JPH0319063A - アドレス・バスの拡張方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は拡張メそリー・ボードを拡張バスに接続する
ことにより、メモリー容量が拡張可能なコンビエータに
関し、４ＩＫアドレス・デコードのビット数が異なる拡
張メモリー・ボードを複数機、同一の拡張バスに接続す
ることができるアドレス空間スの接続方式に関する。

〔従来の技術〕− 複数のアドレス・デコードのビット数の異なる拡張メモ
リー・ボードを同一の拡張バスに接続する場合、アドレ
ス・デコードのビット数が少ない拡張メモリ−９ボード
のアドレス・デコード範囲が狭いために１システムのメ
モリー・アドレス空間にデコード・イメージが発生し、
アドレス・デコーダのビット数が多い拡張メモリー・ボ
ードとバスの衝突が生じる。例えばＣＰＵが３２ビツト
のパソコン（例えばＰＣ−９８０１ＸＬ２）ではアドレ
ス・バスのビット数が２４ビツトの拡張バスが使用され
、その同一〇拡張バスにはアドレス・デコードのビット
数が異なる２種類の拡張メそリー・ボードを接続するこ
とができる。一方、例えばＣＰＵが１６ビツトのパソコ
ンに使用される拡張バスのアドレス・バスのビット数は
ＣＰＵのアドレス・バスに合わせて２０ビツトである。

また、メモリー・デバイス技術の発展により、本体に大
容量のメモリを搭載することが可能となったこともあル
、ＣＰＵが１６ビツトのパソコンに使用される拡張メモ
リー・ボードではＣＰＵが性能向上によって得られた拡
張されたメモリー空間に対応できなくなった。その丸め
、２４ビツト・アドレス・バスに対応する拡張メモリー
・ボードが開発され、結果的に２１１類の拡張メモリー
・ボードが存在することになった。この２種の拡張メモ
リー・ボードの仕様は次のとおシである。

ＣＰＵが３２ビツトのパソコン用拡張メモリー・ボード
（−）　　第１の拡張用メモリー・ボード・Ａｎ＜１９
：００＞１の２０ビツトをデコード（２０ビツト・デコ
ード方式）、 ・拡張メモリーのメモリー・アドレスはｘｘｘｃＯｏＯ
ＯＨ＝　ｘｘｘｃＦＦＦＦＨまたは！！！ＤＯＯＯＯＨ
〜ｘｘｘＤＦＦＦＦＨ（ｘｍｄｏｎ’ｔ　ｅａｒｓ）を
使用。

（ｂ）　　第２の拡張用メモリー・ボード・ＡＢ＜２３
：００＞１の２４ビツトをデコード（２４ビツト・デコ
ード方式）、 ・拡張メモリー・アドレスのメモリー・アドレスは、ｘ
ｘｌｏｏｏ００Ｈ以上を使用。

この第１の拡張メモリー・ボードはＣＰＵのアドレス・
バスのビット数が２０ビツト（アドレス信号名ＡＢ＜１
９：００＞１）であるため、拡張メモリー・ボードのア
ドレス・デコーダも２０ビツト・デコード方式である。

第２の拡張メモリー・ボードはＣＰＵのアドレス・バス
が２４ビツト（アドレス・バス信号名ＡＢ＜２３：００
＞１）であるため、拡張メモリー・ボードのアドレス・
デコーダも２４ビツト・デコード方式である。この２種
類の拡張メモリー・ボードを同一の拡張バスに接続して
、例えばメモリー〇アドレスｘｘｌｃＯＯＯＯＨをアク
セスすると、２０ビツト・デコード方式の拡張メモリー
・ボードはアドレス信号ＡＢ＜２３：２０＞１をデコー
ドしないためにメモリー・アドレス！！０ＣＯＯＯＯＨ
がアクセスされたと判断して、２４ビツト・デコード方
式の拡張メモリー・ボードとバスの衝突が生じる。パソ
コンでは互換性継承のために、この２種類の拡張メモリ
ー〇ボードを同一の拡張バスに接続できるようにする必
要がある。そこで、従来はアドレス・デコーダのビット
数が異なる拡張メモリー・ボード毎に専用の複数のアド
レス信号の発生回路と、発生回路より作成された複数の
アドレス信号のうち１つのアドレス信号を選択するため
の選択スイッチと、この選択スイッチを操作するために
拡張メモリー・ボードに取シ付けられているカムによっ
て、複数のアドレス・デコードのビット数が異なる拡張
メモリｍ−ボードを同一の拡張バスに接続する方式を用
いていた。

第２図は従来のアドレス・バスの拡張方式を示すブロッ
ク図である。同図において、１は拡張において、２０ビ
ツト・デコード方式から２４ビツト・デコード方式への
拡張部分のアドレス信号ムＢ＜２３：２０＞１　、すな
わちメモリ一拳アドレスＸＸ０ＣｘｘｘｘＨ、ｘｘＯＤ
ｘｘｘｘＨｓ　ｘｘＦｃｘｘｘｘＦｌ　、ｘｘＦＤｘｘ
ｘｘＨをデコードするアドレス・デコーダ、２はアドレ
ス信号ＡＢ＜１９：１７＞　１信号から２０ビツト・デ
コード方式のメモリー空間、すなわちメモリー〇アドレ
スｘｘＯｃｘｘｘｘＨ＋ｘｘＯＤｘｘｘｘＨ＋ｘｘＦｃ
ｘｘｘｘＨ＋ｘｘＦＤｘｘｘｘＨをデコードするアドレ
ス・デコーダ、３は２つのアドレス・デコーダ１および
アドレス・デコーダ２の結果の論理積を取シ、ＭＡＢ１
９１信号を出力するＡＮＤ回路、４はアドレス・デコー
ダのビット数を判別するためＭＡＢ１９１信号とＡＢ１
９１信号の一方を選択する切シ替えスイッチ、５はこの
切シ替えスイッチ４を操作するカム６を実装した２４ビ
ツト・デコーダ方式の拡張メモリー・ボード、７は拡張
バスのアドレス、８はアドレス・デコーダ１および２．
ＡＮＤ回路３．切り替えスイッチ４を備えたアドレス・
バス・インターフニーステアル。

次に上記構成によるアドレス・バスの拡張方式の動作に
ついて説明する。まず、２つのアドレス・デコーダ１お
よび２から出力されたアドレス信号は謄Φ回路３により
論理積をとシ、その論理積信号であるＭＡＢ１９１信号
が出力する。このＭＡＢＩ９１信号は切シ替えスイッチ
４で選択されて２０ビツト・デコード方式の拡張メモリ
ー・ボードへＡＢ１９１信号として出力する。このＭＡ
Ｂ１９１信号は拡張バスのアドレス・バスにメモリー・
アドレスｘｘＯｃｘｘｘｘＨ＋　ｘｘＯＤｘｘｘｘＨ＋
ｘｘＦｃｘｘｘｘＨまたはｘｘＦＤｘｘｘｘＨが出力し
たときのみｒｌＪをドライブする。例えば拡張バスのア
ドレス［有］バスにメモリー・アドレスｘｘｌｃＯＯＯ
ＯＨが出力したとき、２４ビツト・デコード方式の拡張
メモリー・ボードはメモリー・アドレスｘｘｌｃＯＯＯ
ＯＨのデータが出力し、２０ビツト・デコード方式の拡
張メモリー・ボードにはＭＡ１９１信号が「０」となる
ため、メモリー・アドレスｘｘ７０００Ｈとデコードし
、データは出力しない。このため、バスの衝突を回避す
ることができる。なお、上述の例では切シ替えスイッチ
４を１つのみ示したが、切シ替えスイッチ４を拡張バス
のスロット数分を用意することはもちろんである。

〔発明が解決しようとする課題〕

上述した従来のアドレス・バスの拡張方式は、２種類の
アドレス信号ＭＡＢ１９１信号とＡＢ１９１信号の選択
切シ替えスイッチとカムで機械的に行っているため、拡
張メモリー・ボードのカムの実装精度と、切シ替えスイ
ッチを実装するバック・ボードと切シ替えスイッチの実
装精度が実装技術上の難題となる。また、機械式の切〕
替えスイッチは耐久性および信頼性を低下させる。さら
にアドレス・デコードのビット数が異なる拡張メモリー
〇ボードの種類数に比例してカムと切シ替えスイッチの
数が増え、信頼性はその数の自乗に比例して悪くなると
いう欠点がある。

〔課題を解決するための手段〕

この発明に係るアドレス・バスの拡張方式は、アドレス
・デコーダのビット数が異なる拡散メモリー・ボード毎
に専用の複数のアドレス信号の発生手段と、この発生手
段より作成された複数のアドレス信号のうち１つのアド
レス信号を選択するための選択回路と、この選択回路の
選択状態を指示するレジスタと、拡張メモリー・ボード
のアドレス・デコードのビット数の種別を判別するため
に拡張バスに用意された種別信号を一時的に記憶して読
み出す種別回路とを有し、拡張メモリー−ボードのアド
レス・デコードのビット数の種別を判別し、この複数の
アドレス信号を選択するものである。

〔作用〕

この発明はすべて電子的に構成することができるので、
耐久性および信頼性を向上することができる。

〔実施例〕

第１図はこの発明に係るアドレス・バスの拡張方式の一
実施例を示すブロック図である。同図において、９はＡ
Ｂ１９１信号とＭＡＢ１９１信号の選択を行う選択回路
、１０はこの選択回路９にＡＢ１９１信号とＭＡ　１９
１信号の選択を指示するレジスタ、１１は拡張メモリー
・ボードのアドレスＯデコーダのビット数の種類を読み
出す種別回路、１２は拡張メモリー・ボードのアドレス
Φデコーダを動作させるかどうかを指示するレジスタ、
１３はアドレス・デコーダのビット数が多い拡張メモリ
ー・ボードが返答する種別信号、１４はアドレス・バス
、１５は拡張メモリー・ボードにメモリーｅアクセスが
起ったときに返答するメモリー・アドレス・デコーダで
ある。

次に、上記構成によるアドレス・バスの拡張方式の動作
について説明する。まず、アドレス・デコーダ１はアド
レス信号ＡＨ＜２３：２０＞１をデコードしてデコード
信号を出力し、アドレス・デコーダ２はアドレス信号Ａ
Ｂ＜１９：１７＞１をデコードしてデコード信号を出力
する。このため、にΦ回路３はとれらのデコード信号の
論理積を取るととＫより、拡張バスのアドレス・バス１
４にメモリー・アドレスｘｘＯＣｘｘｘｘＨ，ｘｘＯＤ
ｘｘｘｘＨ，ｘｘＦｃｘｘｘｘＨｔたはｘｘＦＤｘｘｘ
ｘＨが出力されたときＫＳＭＡＢ１９１信号をｒｌＪに
ドライブする。また、ＡＢ１９１信号はアドレス・バス
のアドレス信号である。この２つのムＢ１９１信号およ
びＭＡＲ１９１信号のいずれかを拡張バスのスロット毎
に用意された選択回路９で選択する。そして、選択指示
はＣＰＵがレジスタ１０にスロットに選択値を書き込む
ことによって行なう。このレジスタ１０は拡張メモリー
・ボードのアドレス・デコーダ毎に機能をイネーブル／
ディセーブルする。また、レジスタ１２は本体メモリー
のアドレス・デコーダをイネーブル／ディセーブルする
。そして、アドレス・デコーダ１５は拡張メモリー・ボ
ードのメモリー空間にアクセスがあったときに種別信号
を「１」Ｋドライブする。ＡＢ１９１信号とＭＡＲ１９
１信号のいずれを選択するかはＣＰＵが種別回路１１の
結果をレジスタ１２から読み出して判断する。

すなわち、２４ビツト・デコード方式の拡張メモリー・
ボードの場合にはＡＢ１９１信号を選択し、２０ビツト
・デコード方式の拡張メモリー・ボードの場合にはＭＡ
Ｂ１９１信号を選択する。この人Ｂ１９１信号とＭＡＲ
１９１信号の選択は下記のソフトウェアにより行なう。

すなわち、レジスタ１０を使用してアドレス・デコーダ
のビット数を判定する拡張メモリー・ボードを選択する
。このとき、同時にレジスタ１２を用いて本体メモリの
メモリー・アドレスｘｘＯＣＯＯＯＯＨ〜ｘｘＯＣＦＦ
ＦＦＨ＋　ｘｘＯＤＯｏｏｏＨ〜ｘｘＯＤＦＦＦＦＨを
読み出しと書き込みが共にディセーブルとなるようにす
る。アドレス・デコーダのビット数を判定する拡張メモ
リー〇ボードの選択回路９にＡＢ１９１信号を選択する
ようレジスタ１０にコマンドを書き込む。次に、メモリ
ー・アドレスＸＸ０ＣＸＸＸＸＨ〜！！０ＣＦＦＦＦＨ
またはＸ）ＣＯＤＯＯＯＯＨ〜！Ｘ０ＤＦＦＦＦＨに対
してメモト・アクセスを行う。次に、ｘｘｌｃＯＯＯＯ
Ｈ〜ｘｘｌＣＦＦＦＦＨ１たはｘｘｌＤＯＯＯＯＨ〜ｘ
ｘｌＤＦＦＦＦＨに対してメモリー・アクセスを行う。

この２つのメモリー・アクセスが正しく実行できる々ら
ば、その判定対象の拡張メモリー・ボードはアドレス・
デコーダのビット数が少ない拡張メモリ・ボードと判定
する。この判定手順を拡張バスに接続されている全ての
拡張メモリー・ボードについて行い、その結果をまとめ
てレジスタ１０に書き込むものである。

〔発明の効果〕

以上詳細に説明したように、この発明に係るアドレス・
バスの拡張方式によれば、従来の切）替えスイッチの代
わシにレジスタを用い、従来のカムの代シに判別信号１
判別回路およびレジスタを用いて全て電子的に行なうこ
とにより、耐久性と信頼性を向上することができる効果
がある。

【図面の簡単な説明】

第１図はこの発明に係るアドレス・バスの拡張方式の一
実施例を示すブロック図、第２図は従来のアドレス・バ
スの拡張方式を示すブロック図である。 １０・・・・レジスタ、１１・・・・種別回路、１２・
・・・レジスタ、１３・・・・種別信号、１４・・・・
アドレス・バス、１５・・・・メモリー・アドレス・デ
コーダ。

Claims (1)

【特許請求の範囲】
1. アドレス・デコードのビット数が異なる複数の拡張メモ
   リー・ボードを同一の拡張バスに接続することによりメ
   モリー容量が拡張可能なシステムにおいて、アドレス・
   デコードのビット数が異なる拡張メモリー・ボード毎に
   専用の複数のアドレス信号の発生手段と、この発生手段
   より作成された複数のアドレス信号のうち１つのアドレ
   ス信号を選択するための選択回路と、この選択回路の選
   択状態を指示するレジスタと、拡張メモリー・ボードの
   アドレス・デコードのビット数の種類を判別するために
   拡張バスに用意された種別信号を一時的に記憶して読み
   出ナ種別回路とを有し、拡張メモリー・ボードのアドレ
   ス・デコードのビット数の種別を判別し、この複数のア
   ドレス信号を選択することを特徴とするアドレス・バス
   の拡張方式。