KR940017582A - 전전자 교환기의 시스템에서의 제어시스템의 이중화 운용 방법 - Google Patents

전전자 교환기의 시스템에서의 제어시스템의 이중화 운용 방법 Download PDF

Info

Publication number
KR940017582A
KR940017582A KR1019920026062A KR920026062A KR940017582A KR 940017582 A KR940017582 A KR 940017582A KR 1019920026062 A KR1019920026062 A KR 1019920026062A KR 920026062 A KR920026062 A KR 920026062A KR 940017582 A KR940017582 A KR 940017582A
Authority
KR
South Korea
Prior art keywords
active
standby
redundancy
steps
control
Prior art date
Application number
KR1019920026062A
Other languages
English (en)
Other versions
KR950010490B1 (ko
Inventor
전성익
박준철
조주현
Original Assignee
양승택
재단법인 한국전자통신연구소
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 양승택, 재단법인 한국전자통신연구소 filed Critical 양승택
Priority to KR1019920026062A priority Critical patent/KR950010490B1/ko
Publication of KR940017582A publication Critical patent/KR940017582A/ko
Application granted granted Critical
Publication of KR950010490B1 publication Critical patent/KR950010490B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04M—TELEPHONIC COMMUNICATION
    • H04M3/00—Automatic or semi-automatic exchanges
    • H04M3/22—Arrangements for supervision, monitoring or testing

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Hardware Redundancy (AREA)

Abstract

본 발명은 대용량 전전자 교환시스템에서의 제어시스템의 이중화 운용 방법에 관한 것이다.
본 발명은 교환 시스템의 고도의 고장 감내 기능을 구현함과 함께 이의 실현에 있어서 필수인 성능저하를 최소로 하고, 동시에 최소한의 소프트웨어 부담으로 데이타의 일치성 및 장애 발생시 빠른 재구성과(reconfiguration)과 재시동(recovery)을 갖는 제어시스템의 이중화 운영방법을 제공한다.

Description

전전자 교환 시스템에서의 제어시스템의 이중화 운용 방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제 1 도는 본 발명이 적용되는 하드웨어 시스템의 구성도, 제 2 도는 본 발명에 따른 소프트웨어 블럭구성도, 제 3 도 내지 제 4 도는 본 발명에 따른 처리 흐름도.

Claims (2)

  1. 본 발명에 따른 소프트웨어가 탑재되어 동작하는 주 처리 및 메모리 관리보드(2 : MPMA)와, 상기 주처리 및 메모리 관리보드(2)의 제어를 받아 타 프로세서와의 통신을 담당하는 프로세서 통신제어 보드(3 : PCCA)와, 이중화와 관련된 D-채널및 C-채널 제어를 담당하는 이중화 운용 제어 보드(4 : DCCA)와, 그리고 입출력 인터페이스 보드(5 : IOIA)와, 상기 보드들을 연결하는 시스템 주버스(9 : MPS-bus)를 구비하여 이중화되어 있는 전전자 교환 시스템의 제어시스템의에 적용되는 이중화 운영 방법에 있어서, 시스템 파워를 온(on)하면 상기 DCCA(4)의 제어 레지스터와 시스템 부트(booter)의 도움으로 동작(이하, active라 함), 대기(이하, standby라 함) 협상(negotiation)을 하여 협상 결과에 따라 동작 모드를 결정하여 두는 제 1 단계(111)와, 상기 제 1 단계(111) 수행후, 시스템 초기 로딩에 해당하는 운영 체계를 로딩하고 로딩 종료와동시에 운용모드가 active인 경우에는 운영체계를 active로 기동시키고, standby이면 운영체계를 standby로 기동시키는제 2 단계(113 내지 115)와, 상기 제 2 단계(113 내지 115) 수향후, 양측(active, standby측) 정보를 통신하며 양쪽 이중화 운용을 개시하여 active측은 운영체계의 초기화가 끝났다면 standby측의 동기요구를 수신함과 동시에 이중화 동기 시작을 행하여 시스템 전 상태의 양측 동기화를 시키고, standby측이 먼저 운영체계 조기화가 끝나면 active측의 초기화 완료시까지 동기 요구만 주기적으로 보내며 대기하는 제 3 단계(116)와, 상기 제 3 단계(116) 수행후, 시스템 동기화 작업이 끝나면 active측은 active 정상 상태로, standby측은 standby 정상 상태로 천이 하는 제 4 단계(117,118)와, 상기 제4 단계(117,118) 수행후, 이중화 운용중에 사용자요구(MMC), 시스템 실패(fail), 전원(power)실패, 보드 탈장에 기인하는 강제적 절체요인이 발생하면 이중화 절체를 행하여 active측은 standby로, standby측은 active로 천이하고 또다시 시스템동기화를 행하여 양측 정상 상태를 만드는 제 5 단계(119)와, 상기 제 5 단계(119) 수행중, active에서 active로 천이하고자 하는 쪽에서 시스템 메모리내의 이상(텍스트(text)파손)이나 사용자가 재시동 요구를 행했을 때는 제 1 단계(111)로천이하는 제 6 단계(120)를 구비하여 수행되는 것을 특징으로 하는 제어시스템 이중화 운영방법.
  2. 제 1 항에 있어서, 상기 제 5 단계(119)는, 상기 DCCA(4) 및 하드웨어와 운영체계의 각 관리기들을 통해 장애 발생을 감지하는 단계(30 내지 40)와, 상기 단계(30 내지 40) 수행후, 발생된 장애를 위급(critical), 중대(major), 중요하지 않음(minor)으로 분류하는 단계(41 내지 50)와, 상기 단계 수행후, 각 장애에 대해서 적절한 복구 루틴을 통하여 조치를 취하는 단게(51 내지 66)와, 상기 단계(51 내지 66) 수행후, 이중화 상태 관리를 행하는 단계(70 내지 79)를 구비하는 것을 특징으로 하는 제어시스템 이중화 운영 방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019920026062A 1992-12-29 1992-12-29 전전자 교환 시스템에서의 제어시스템의 이중화 운용 방법 KR950010490B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019920026062A KR950010490B1 (ko) 1992-12-29 1992-12-29 전전자 교환 시스템에서의 제어시스템의 이중화 운용 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019920026062A KR950010490B1 (ko) 1992-12-29 1992-12-29 전전자 교환 시스템에서의 제어시스템의 이중화 운용 방법

Publications (2)

Publication Number Publication Date
KR940017582A true KR940017582A (ko) 1994-07-27
KR950010490B1 KR950010490B1 (ko) 1995-09-18

Family

ID=19347182

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019920026062A KR950010490B1 (ko) 1992-12-29 1992-12-29 전전자 교환 시스템에서의 제어시스템의 이중화 운용 방법

Country Status (1)

Country Link
KR (1) KR950010490B1 (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990000937A (ko) * 1997-06-11 1999-01-15 윤종용 사설교환기에서의 운용 프로그램 및 데이터베이스 교체방법
KR19990048567A (ko) * 1997-12-10 1999-07-05 김영환 통신 시스템의 프로세서 이중화 방법
KR100426943B1 (ko) * 1998-12-30 2004-06-12 엘지전자 주식회사 교환기의이중화시스템에서운용체제오류처리방법
KR100738403B1 (ko) * 2006-01-06 2007-07-11 에스케이 텔레콤주식회사 인트라넷 게이트웨이를 이용하여 구내 무선전화 시스템의콜 에이전트 이중화 방법

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990000937A (ko) * 1997-06-11 1999-01-15 윤종용 사설교환기에서의 운용 프로그램 및 데이터베이스 교체방법
KR19990048567A (ko) * 1997-12-10 1999-07-05 김영환 통신 시스템의 프로세서 이중화 방법
KR100426943B1 (ko) * 1998-12-30 2004-06-12 엘지전자 주식회사 교환기의이중화시스템에서운용체제오류처리방법
KR100738403B1 (ko) * 2006-01-06 2007-07-11 에스케이 텔레콤주식회사 인트라넷 게이트웨이를 이용하여 구내 무선전화 시스템의콜 에이전트 이중화 방법

Also Published As

Publication number Publication date
KR950010490B1 (ko) 1995-09-18

Similar Documents

Publication Publication Date Title
US4941087A (en) System for bumpless changeover between active units and backup units by establishing rollback points and logging write and read operations
US4455601A (en) Cross checking among service processors in a multiprocessor system
US7676649B2 (en) Computing machine with redundancy and related systems and methods
DE69614138T2 (de) Prüfpunkt-fernspeichersystem und -verfahren für ein fehlertolerantes system
CN107025152B (zh) 基于任务级的双冗余热备份设备的数据同步方法
US7194614B2 (en) Boot swap method for multiple processor computer systems
JPH11143729A (ja) フォールトトレラントコンピュータ
KR940017582A (ko) 전전자 교환기의 시스템에서의 제어시스템의 이중화 운용 방법
KR20040007310A (ko) 정보 처리 장치
JPH06242979A (ja) 二重化コンピュータ装置
JP3231561B2 (ja) バックアップメモリ制御方式
JP3022768B2 (ja) 仮想計算機システム
JPS6113626B2 (ko)
KR0152240B1 (ko) 메모리 데이타 불일치 검출 및 복구 방법
JP3448197B2 (ja) 情報処理装置
JPS5843775B2 (ja) プロセツサバツクアツプシステム
CN112883384B (zh) 一种强鲁棒性的嵌入式计算机引导加载程序的保护方法
JP4070398B2 (ja) 多重化計算機間のデータ利用方法
KR930010952B1 (ko) 메모리 장애 처리 방법
JP2985188B2 (ja) 二重化計算機システム
JPH05341803A (ja) プログラマブルコントローラの二重化切替装置
JPH0764814A (ja) 多重構成システムによるプログラム実行方式
JPS60237545A (ja) 計算機の二重化方式
JPH0827761B2 (ja) 二重化メモリの両系同時書込方法
KR19990050415A (ko) 입출력 동작 비교에 의한 이중화 제어장치

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 19980616

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee