KR930010952B1 - 메모리 장애 처리 방법 - Google Patents

Abstract

내용 없음.

Description

메모리 장애 처리 방법

제1도는 본 발명이 적용되는 하드웨어 시스템의 구성도.

제2도는 본 발명의 흐름도.

* 도면의 주요부분에 대한 부호의 설명

1, 5 : 메인보드 2, 6 : 기억장치

3, 7 : 입출력 및 제어보드 4, 8 : 이중포트 램

본 발명은 대용량 전전자 교환시스템의 메모리 장애 처리방법에 관한 것이다.

일반적으로, 전전자 교환시스템은 고신뢰도가 요구되는 시스템으로서 어떠한 장애에 대해서도 시스템이 다운(down)되지 않고, 사용자에게 연속적인 서비스를 보장해줄 수 있는 구조가 되어야 한다. 그러나, 기존의 범용 통신시스템 및 종래의 전전자 교환 시스템은 메모리 장애를 처리하는데 있어서 서비스의 연속성 보장이라는 측면을 무시한채 메모리 장애를 처리하는 기술을 사용하고 있다.

따라서, 본 발명은 전전자 교환시스템의 여러가지 장애발생중 그 하나로서 메로리 장애가 발생하였을 경우, 시스템 서비스의 연속성을 보장하여 고장 감내형시스템으로 동작하게 하는 메모리 장애 처리방법을 제공하는데 그 목적이 있다.

상기한 목적을 달성하기 위하여 본 발명은, 메인보드, 기억장치, 입출력 및 제어보드를 구비한 프로세서가 동작측과 대기측으로 이중화되어 있는 하드웨어에 적용되는 메모리 장애 처리방법에 있어서, 동작 프로세서와 대기 프로세스로 이중화되어 운용될때 동작 프로세서에서 장애가 발생했을 경우 대기 프로세서로 부터 장애영역을 읽어 동작 프로세서의 장애영역에 쓰기를 하여 정상동작을 재시도 하는 제1단계; 상기 1단계 후, 다시 똑같은 장애가 발생하면 대기 프로세서로 절제하여 대기 프로세서가 동작상태로 되어 시스템수행의 연속성을 보장하고 장애 메세지를 출력, 재시동하여 대기상태로 만들고, 다시 장애가 발생하지 않으면 장애가 복구된 것이므로 수행을 끝내는 제2단계; 대기 프로세서에서 장애가 발생했을 경우 동작 프로세서를 통해 장애 메세지를 출력하고 재시동하여 다시 대기상태로 만드는 제3단계를 구비하여 수행하는 것을 특징으로 한다.

이하, 첨부된 도면을 참조하여 본 발명의 일실시예를 상세히 설명하면 다음과 같다.

제1도는 본 발명의 기능을 실행하기 위한 하드웨어 구성도로서, 도면에서 (1)과(5)는 메인보드(MPMA), (2)와(6)은 기억장치(MEMORY), (3)과(7)은 입출력 및 제어보드, (4)와 (8)은 입출력 및 제어보드를 위한 이중 포트메모리(DPRAM)을 각각 나타내며, 이구조는 이중화 구성도이다. 즉, 메인보드, 기억장치, 입출력 및 제어보드 한 세트(1,2,3/5,6.7)가 각각 하나의 단위 프로세서로 구성되며, 한 프로세서는 동작모드로 되고 나머지 한 프로세서는 수행 대기상태로 있게 된다.

본 발명은 기억장치(2,6)내에 존재하는 소프트웨어로서, 기억장치 자체의 장애와 메인보드(1,5) 내에 존재하는 입출력 및 제어보드(3,7)를 위한 이중 포트 메모리(4,8)에 장애가 발생했을 경우에 시스템의 수행에는 전혀 영향을 주지않고 이중화된 시스템을 운용하여, 동작중인 프로세서에서 장애가 발생했을 경우는 복구가능한 장애는 복구하며, 복구 불가능한 경우에 대해서는 대기중인 프로세서로 절체를 하여 수행이 계속되도록 하며, 대기중인 프로세서에서 장애 발생시에는 재시동하여 다시 대기상태가 돠도록 준비해 두므로써 장채의 복구기능 제공 및 사용자에게 서비스의 연속성을 보장하는 장애 처리기능을 수행하도록 하였다.

제2도는 본 발명에 따른 메모리 장애 처리방법의 일실시예에 따른 처리 흐름도이다.

메모리 장애는 기억장치(2,6)에 이상이 발생했을 경우, 입출력 및 제어보드(3,7)를 위한 이중 포트메모리(4,8)에 장애가 발생했을 경우, 입출력 및 제어보드(3,7) 자체에 탈장 등의 장애가 발생했을 경우에 나타나게 된다.

이중화되어 있는 프로세서 중 어느 하나가 이러한 장애가 발생되어 메인 프로세서로 부터 장애발생 신호가 수신되면, 우선 그 프로세서가 이중화된 프로세서 중에서 동작 프로세서인가를 점검하고(10), 동작 프로세서라면 제어보드(3,7)를 통해 대기측에서 그 영역의 내용을 읽어서 동작 프로세서 자신의 영역에 쓴(11)후, 메모리 접근을 다시 시도해 본다(12).

메모리 하드웨어 코드는 장애를 일으켰더라도, 읽지 않고 바로 쓰기를 해주면 복구가 되므로, 이로써 장애부분이 복구되어 다시 수행을 제개할 수 있다.

그래도 다시 장애가 발생하는지를 검사하여(13), 똑같은 장애가 다시 발생하였으면 제어보드(3,7)를 통해 동작을 대기 프로세서로 철체하여 대기측을 동작상태로 만들어 시스템 수행은 연속적으로 되도록 하고, 새로 동작된 프로세서를 통해 장애를 분석하여 해당 메세지를 출력한다(14). 그 후 장애발생 프로세서는 재시도 한다(15). 다시 장애가 발생하지 않았다면 복구된 것이므로 수행을 끝낸다. 시작시점에서 자신이 동작측이 아니고 대기중인 프로세서라면, 동작측을 통해서 장애 메세지를 출력하고(16) 재시동하고(15) 수행을 끝낸다.

따라서, 본 발명은 상기와 같은 처리절차에 의해 수행됨으로 고신뢰도를 요구하는 전전자 교환시스템에서 상기화된 프로세서 중 어느 프로세서에서 메모리 장애가 발생하더라도 시스템의 서비스에는 연속성을 보장하면서 이중화의 상태를 계속 보존하여 고장감내형 시스템기능을 달성할 수 있는 적용 효과가 있다.

Claims (1)

1. 메인보드(MPMA)(1), 기억장치(MEMORY)(2), 입출력 및 제어보드(3)를 구비한 프로세서가 동작측과 대기측으로 이중화되어 있는 하드웨어에 적용되는 메모리 장애 처리방법에 있어서, 동작 프로세서와 대기 프로세서로 이중화되어 운용될때 동작 프로세서에서 장애가 발생했을 경우 대기 프로세서로 부터 장애 영역을 읽어 동작 프로세서의 장애영역에 쓰기를 하여 정상동작을 재시도 하는 제1단계; 상기 1단계 후, 다시 똑같은 장애가 발생하면 대기 프로세서로 절체하여 대기 프로세서가 동작상태로 되어 시스템 수행의 연속성을 보장하고 장애 메세지를 출력, 재시동하여 대기상태로 만들고, 다시 장애가 발생하지 않으면 장애가 복구된 것이므로 수행을 끝내는 제2단계; 대기 프로세서에서 장애가 발생했을 경우 동작 프로세서를 통해 장애 메세지를 출력하고 재시동하여 다시 대기상태로 만드는 제3단계를 구비하여 수행하는 것을 특징으로 하는 메모리 장애 처리방법.