KR950010490B1 - 전전자 교환 시스템에서의 제어시스템의 이중화 운용 방법 - Google Patents

전전자 교환 시스템에서의 제어시스템의 이중화 운용 방법 Download PDF

Info

Publication number
KR950010490B1
KR950010490B1 KR1019920026062A KR920026062A KR950010490B1 KR 950010490 B1 KR950010490 B1 KR 950010490B1 KR 1019920026062 A KR1019920026062 A KR 1019920026062A KR 920026062 A KR920026062 A KR 920026062A KR 950010490 B1 KR950010490 B1 KR 950010490B1
Authority
KR
South Korea
Prior art keywords
active
standby
redundancy
failure
board
Prior art date
Application number
KR1019920026062A
Other languages
English (en)
Other versions
KR940017582A (ko
Inventor
전성익
박준철
조주현
Original Assignee
한국전기통신공사
조백제
재단법인한국전자통신연구소
양승택
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국전기통신공사, 조백제, 재단법인한국전자통신연구소, 양승택 filed Critical 한국전기통신공사
Priority to KR1019920026062A priority Critical patent/KR950010490B1/ko
Publication of KR940017582A publication Critical patent/KR940017582A/ko
Application granted granted Critical
Publication of KR950010490B1 publication Critical patent/KR950010490B1/ko

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04MTELEPHONIC COMMUNICATION
    • H04M3/00Automatic or semi-automatic exchanges
    • H04M3/22Arrangements for supervision, monitoring or testing

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Hardware Redundancy (AREA)

Abstract

내용 없음.

Description

전전자 교환 시스템에서의 제어시스템의 이중화 운용 방법
제 1 도는 본 발명이 적용되는 하드웨어 시스템의 구성도.
제 2 도는 본 발명에 따른 소프트웨어 블럭구성도.
제 3 도 내지 제 7 도는 본 발명에 따른 처리 흐름도.
제 8 도는 본 발명의 이중화 상태 천이도.
* 도면의 주요부분에 대한 부호의 설명
1 : PU(프로세서 유니트)
2 : MPMA(주 처리 및 메모리 관리 보드)
3 : PCCA(프로세서 통신 제어 보드) 4 : DCCA(이중화 운용 제어 보드)
5 : IOIA(입출력장치 정합 회로팩) 6 : MSIA(대용량 저장 회로팩)
7 : D-ch(D-채널) 8 : C-ch(C-채널)
9 : MPS-bus(시스템 주 버스)
본 발명은 대용량 전전자 교환시스템에서의 제어시스템의 이중화 운용 방법에 관한 것이다.
고신뢰도가 요구되는 전전자 교환 시스템에서는 높은 가용성(availability)과 신뢰성을 위해 동작(이하, active라 함) 및 대기(이하, standby라 함) 프로세서로 구분되어 동작되는 이중화 구조(duplication architecture)를 채택하는 것이 일반적이며, 이를 위해 특수한 하드웨어와 제어용 소프트웨어가 필수적으로 요구된다.
따라서, 본 발명은 교환 시스템의 고도의 고장 감내 기능을 구현함과 함께 이의 실현에 있어서 필수인 성능저하를 최소로 하고, 동시에 최소한의 소프트웨어 부담으로 데이타의 일치성 및 장애 발생시 빠른 재구성과(reconfiguration) 재시동(recovery)을 갖는 제어시스템의 이중화 운용방법을 제공하는데 있다.
상기 목적을 달성하기 위하여 본 발명은, 시스템 파워를 온(on)하면 이중화 운용 제어보드의 제어 레지스터와 시스템 부트(booter)의 도움으로 active, standby 협상(negotiation)을 하여 협상 결과에 따라 동작모드를 결정하여 두는 제 1 단계와, 상기 제 1 단계 수행후, 시스템 초기 로딩에 해당하는 운영체계를 로딩하고 로딩 종료와 동시에 운용모드가 active인 경우에는 운영체계를 active로 가동시키고, standby이면 운영체계를 standby로 기동시키는 제 2 단계와, 상기 제 2 단계 수향후, 양측(active, standby 측) 정보를 통신하며 양쪽 이중화 운용을 개시하여 active측은 운영체제의 초기화가 끝났다면 standby측의 동기 요구를 수신함과 동시에 이중화 동기 시작을 행하여 시스템 전 상태의 양측 동기화를 시키고, standby측이 먼저 운영체계 조기화가 끝나면 active측의 조기화 완료시까지 동기 요구만 주기적으로 보내며 대기하는 제 3 단계와, 상기 제 3 단계 수행후, 시스템 동기화 작업이 끝나면 active측은 active 정상 상태로, standby측은 standby 정상 상태로 천이하는 제 4 단계와, 상기 제 4 단계 수행후, 이중화 운용중에 사용자요구(MMC), 시스템 실패(fail), 전원(power)실패, 보드탈장에 기인하는 강제적 절체요인이 발생하면 이중화 절체를 행하여 afctive측은 standby로, standby측은 active로 천이하고 또다시 시스템 동기화를 행하여 양측 정상 상태를 만드는 제 5 단계와, 상기 제 5 단계 수행중, active에서 active로 천이하고자 하는 쪽에서 시스템 메모리내의 이상(텍스트(text)파손)이나 사용자가 재시동 요구를 행했을 때는 제 1 단계로 천이하는 제 6 단계를 구비하여 수행하는 것을 특징으로 한다.
이하 첨부된 도면을 참조하여 본 발명의 일실시예를 상세히 설명하면 다음과 같다.
제 1 도는 전전자 교환기의 제어 시스템의 이중화 운영을 위한 관련 하드웨어 구성도로서, 각 프로세서 유니트(1 : PU)는 중앙 처리 장치와 메모리를 가지며, 본 발명의 소프트웨어가 탑재되어 동작하는 주 처리 및 메모리 관리보드(2 : MPMA), 주 처리 및 메모리 관리 보드(2)의 제어를 받아 타 프로세서와의 통신을 담당하는 프로세서 통신제어 보드(3 : PCCA), 그리고, 이중화와 관련된 D-채널 및 C-채널 제어를 담당하는 이중화 운용 제어 보드(4 : DCCA), 그리고 입출력 인터페이스 보드(5 : IOIA), 그리고 대용량 저장 보드(6 : MZIA) 등이 장착되어 있으며 이 프로세서 유니트가 쌍(pair)으로 구성되어 시스템 주 보스(9 : MPS-bus)에 연결되어 있다.
또한 양 이중화 운용 제어 보드(4)는 양측 프로세서간 동기를 위한 D-채널(7 : D-ch), 통신을 위한 C-채널(8 : C-ch)로 연결되어 있다. 부가적으로 이중화운용시 발생할 수 있는 장애에 대비하여 워치독 타이머등 여러 장에 처리 관련 기능을 제공하고 있다.
이외에 이중화 프로세서간에 데이타 교환 채널로는 IPC 네트웍, 그리고 MPMA(2)간 시리얼 채널인 S-채널(10 : S-ch)이 연결되어 있다.
제 2 도는 본 발명에 따른 이중화 운용 전반에 대한 소프트웨어 블럭 구성도이다.
이중화 소프트웨어는 크게 장애 발생을 감지해 내는 장애 감지블럭(21), 장애를 분류하여 적절한 조치를 취하는 장애 관리 블럭(22), 전반적인 이중화 상태 관리 및 상태 천이를 관장하는 이중화 상태 관리 블럭(23), 이중화 접체를 포함하는 장애 복구(recovery) 블럭(24), 그리고 사용자의 MMC, 셀 등에 대한 인터페이스 부분(25)으로 구성되며, 이들은 이중하 상태 관리 블럭의 관리 아래 서로 연동되어 동작하게 된다.
장애 감지 블럭(21)은 이중화 운용시 발생하는 심각한 장애의 조기 검출기능을 수행하며 대부분 하드웨어와 관련된 인터럽트로 나타내며 그 종류와 심각성 정도에 따라 이중화 절체 요구 조치와 그렇지 않은 것으로 구분된다.
장애 관리 블럭(22)는 감지된 장애에 대해서 이를 위급한(이하, critical이라 함), 중대한(이하, major라 함), 중요하지 않은(이하, minor라 함) 장애로 분류(28)하고 major, mimor 장애에 대해서는 적절한 복구 루틴을 부르며, critical 장애에 대해서는 이중화 절체를 요구하고 하드웨어 교체 등 적절한 조치를 취한다.
이러한 모든 과정에서 이중화 상태 관리 정보를 엑세스하게 되며 복구 결과는 즉각 이중하 상태 정보 데이타 베이스(DB)(30)에 반영되게 된다. 또한 이러한 장애 정보는 운용자에게 장애 메시지의 형태로 통보되고, 추후 장애 업그래이드 및 통계 정보 수집(29)등이 목적으로 계속 모아지고 관리된다.
장애 관리 블럭(22)에서 다루는 운영 체계 및 하드웨어 관련 장애는 크게 IPC 관련 장애, 이중화 관련 장애, 메모리 관련 장애, 프로세스 관련 장애, 입출력 관련 장애화일 시스템 및 MSIA(6) 관련 장애, 프로세서 및 소프트웨어 관련 장애 등으로 구분된다.
이중화 상태 관리 블럭(23)은 이중화를 위한 active/standby 결정에서 시작하여 운영체계가 완전히 살아난 상태에서의 이중화 운용, 절체와 관련된 이중화 상태 천이 제어, 소프트웨어 프로그램 변경을 위한 Standby 로딩 등 이중화 상태 천이에 관계되는 제어를 담당하고, 또한 이를 위하여 제어에 필요한 전반적인 이중화 상태 정보를 유지하고 갱신하는 것을 말한다.
장애 복구 블럭(24)의 이중화 절체 기능은 이중화로 운용되는 시스팀에서 active 프로세서의 하드웨어적인 치명적인 고장 즉, 전원중단(power off), 각종 프로세서 보드 고장 등의 발생시 즉각적으로 이중화 절체를 수행하여 현재 수행하고 있는 사용자 프로그램에 영향을 주지 않는 방법이 요구된다.
아울러 active 프로세서의 하드웨어 상태를 점검하고자 하는 경우 등에 제어를 standby 프로세서로 넘겨 active로 동작케 하고 자신은 standby 상태로 가거나 혹은 디버거 상태로 천이되어 원하는 작업을 수행할 수 있는 기능이 반드시 필요하다.
이렇게 active 프로세서의 요구 또는 고장시 standby 프로세서로 하여금 activ 프로세서가 되어 프로그램을 수행할 수 있도록 제어를 넘기는 기능을 이중화 절체 기능이라고 하며, 이는 운용 시스팀의 장애 성격에 따라 여러 등급 분류되어 적절한 복구기능을 수행한다.
본 발명에서는 상기와 같이 이중화 운용을 행함으로써 전전자 교환시스템의 active와 standby의 운용이 가능하며 고장 및 장애에 대하여 교환 서비스의 연속성이 보장되어 고장 감래 시스템을 구성할 수 있다.
제 3 도는 장애 감지 기능에 대한 흐름도이다.
시스템 초기화 시에 장애처리 초기화 요구를 수신하면(30), 이를 등록하여(31)두고, 다음과 같이 장애의 발생을 검출된다.
각종 하드웨어 장애에 대하여 인터럽트 형태로 발생되며(32), 이 인터럽트는 어떠한 인터럽트보다도 우선도가 높아서 발생 즉시 검출되며 그 심각성의 정도에 따라 해당 인터럽트 처리를 행한다(33). 그리고 상태 변경이 요구되면(34) 상태 변경 요구를 행하여 둔다(35).
각종 소프트웨어에 대한 장애는 운영체계의 각종 관리기에서 장애(fault) 발생을 통보(36)하게 되며, 이러한 장애 발생 통보에 대하여 조회하여 장애의 위치를 식별(37)하고, 이 정보를 가지고 장애 관리기에 장애 서비스 욕구를(38) 행한다.
기타 미정의 장애가 발생하면(39) 미정의 장애에 대한 정보를 출력하여 보고한다(40).
제 4 도는 장애 관리 기능에 대한 흐름도이다.
감지된 장애에 대한 서비스 요구로 시작되며(41), 장애 코드와 등록표를 조회하여 장애 분류 범위를 점검하여 범위에 포함되지 않으면 이상 보고를 행한다(43). 서비스 가능한 장애에 대하여는 장애 위치 정보와 장애 코드를 가지고 장애 분류표를 참조하여 구체적인 장애 분류를 행한다(44).
장애 분류는 크게 critical, major, minor, 기타로 분류되며(45), critical 장애에 대하여는 해당 복구 루틴을 설정함과 동시에 이중화 절체를 포함한 요구를 한다(46,51). jajor, minor 장애에 대하여는 각각의 해당 보고 정보로 복구 요구로 행한다(47,48,51) 기타분류에 해당할 때는 IPC 관련, 이중화 관련, 메모리 관련, 프로세스 관련, 입출력 관련, 화일 시스템 관련 등의 소분류 정의와 함께 복구 요구를 행한다(49,50,51). 장애 관리기는 복구 종료를 수신하면(52) 복구 현황을 분석하여(53) 기록하고 추후에 이용 가능케 한다. 여기서 상태 변경이 필요하면(54) 상태 변경 요구를 한다(55).
제 5 도는 장애 복구 기능에 대한 흐름도이다.
감지된 장애에 대한 복구 요구로 시작되며(60), 복구 가능성을 타진하여(61), 복구 불가능인 경우에 한해서 이상한 장애로 등록함과 동시에 장애출력을 행한다(62).
복구가능인 경우에는 복구 시도 카운트를 증가(63)시키고 해당장애 처리 루틴을 기동시킨다(64). 복구 결과에 따른 복구 상태 카운트를 증가시키고(65) 복구 종료를 통지한다(66).
제 6(a) 도는 상태 관리 기능에 대한 전체 흐름도이고, 제 6(b) 도는 이중화 절체에 관한 흐름도이다.
시스템 초기화시에 상태 관리 초기화 요구에 따라(70), sctive, standby 결정 정보와 양측 통신 결과에 따른 정상동작 혹은 비정상 상태 정보와, 사용하는 축(side) 정보를 기록하여 두고 상태관리 초기화를 행한다(71). 상태 정보 조회에 해당하는 사용자 요구가 있으면(72), 상태관리 테이블을 조회하여(73), 상태보고를 한다(74). 그리고 상태 변경 요구가 있으면(75) 상태 관리 테이블을 변경하여 둔다(76). 그리고 사용자가 이중화 운용을 변경하고자 할 때(77)는 이중화 절체를 수행하고(78), 상태변경 요구를 한다(79).
한편, 이중화 운용의 변경 내용이 시스템 재동시의 경우는(80) 시스템 재시동을 수행(81)하고 부분적인 변경을 요할 때(82)는 부분적 재로딩 및 기동을 수행하고(83), 시스템 하드웨어 등의 문제등으로 시스템 다운을 요할 때는(84), 원하는 측(side)의 시스템 다운 종용을(85)행하고, 강제 절체를 필요로 할 때는(86), C-채널 및 S-채널을 통하여 절체 관련 정보를 전달하고 이중화 절체를 수행한다(87). 이상과 같은 일련의 이중화, 운용 서비스가 끝나면 상태 변경에 따른 상태 변경을 행한다(79).
제 7 도는 복구 관련 기능중 핵심이 되는 이중화 절체 상세흐름도로서, active측과 standby측이 서로 통신을 하면서 각가의 흐름을 가진다.
사용자의 적체 요구나 장애 관리 블럭의 판정에 따라 active측에서 절체 요구가 도착하면(90), 절체 관련 준비를 standby측에 알리고 그 결과가 동기가 되어 있는 상태면 절체가 가능하다(92,93). 절체 준비가 된 경우에 한해서 모든 인터럽트를 막고(95), 모드 레지스터를 안전한 메모리에 대피시키고(97), standby측에 대피 완료를 알림으로써 standby측에서 절체 시점을 인지하고도록 한다(98). standby측으로부터의 대피로부터 복수를 D-채널을 통해 인지하면 standby로 초기화를 시작함(105)으로서 active측의 절체관련 작업을 완료한다.
standby측의 절체 시작은 active측의 준비 통보로 시작되며(91), 동기화 상태를 active측에 회신한다(94). 그리고 standby측에 도착하는 모든 인터럽트를 막고(96), active측의 레지스터 대피 완료를 통보받을때 카운터 다운을 시작한다. 만일 카운트 다운이 다 경과했는데도 레지스터 대피 완료를 받지 못하면(100) active측의 하드웨어 및 채널의 이상으로 절체 관련 정보를 전달받지 못하는 것으로 판단하여 자기측을 active로 초기화 시킨다(101). 임계 시간 내에 레지스터 대피 완료를 통보 받았을 때에는(99) 각종 레지스터를 자기측의 CPU의 레지스터에 복구하고(102) 인터럽트를 가능상태로 하며(103), 이중화 모드를 active로 하고 active 측에서 수행되던 일을 계속한다(104).
제 8 도는 제 3 도 내지 제 7 도에서 밝힌 흐름에 따른 이중화 전반에 관한 상태 천이도로서, 도식은 세계적으로 널리 사용하고 있는 상태 천이도를 따랐다.
시스템 파워를 온(on)하면 DCA(4)의 제어 레지스터와 시스템부트(booter)의 도움으로 active, standby 협상(negotiation)(111)을 하여 형상 결과에 따라 동작 모드를 결정하여 둔다. 그리고 시스템 초기 로딩에 해당하는 운영체계를 로딩한다(113). 로딩 종료와 동시에 운용모드가 active인 경우에는 운영체계를 active로 기동시키고(115), standby이면 운영체계를 standby로 기동시킨다(114). C-채널, S-채널을 통하여 양측 정보를 통신하며 양쪽 이중화 운용을 개시한다. active측은 운영체제의 초기화가 끝났다면 standby측의 동기요구를 수신함과 동시에 이중화 동기 시작을 행하여 시스템 전 상태의 양측 동기화를 시킨다(116). 만일 standby측이 먼저 운용체계 조기화가 끝나면 active측의 초기화 완료시까지 동기 요구만 주기적으로 보내며 대기 된다(117). 시스템 동기화 작업이 끝나면 active 측은 active 정상 상태로(118), Standby 축은 standby 정상 상태(117)로 천이한다. 이상과 같은 일련의 이중화 운용 초기화가 끝나면 각종 장애 및 사용자 요구에 따른 이중화 운용이 가능하다.
이중화 운용중에서 가장 중요한 절체는 크게 사용자요구(MMC)로 진행하는 강제적인 절체와 시스템 실패(fail)에 따른 것과 전원(power) 실피에 따른 것과 보드 탈장에 기인하는 원인이 있을 수 있는데 각 경우에 해당하는 이중화 절체를 행하여(119) active측은 standby로 standby측은 active로 천이하고 또다시 시스템 동기화를 행하여 양측 정상 상태를 만든다.
이때 active에서 active로 천이하고자 하는 쪽에서 시스템 메모리내의 이상(텍스트(text)파손)이나 사용자가 재시동 요구를 행했을 때는 시스템 로딩부터 다시(재로딩) 행한다(120). 그리고 active 측의 보드 탈장 및 전원 실패에 따른 절체는 standby로 있었던 쪽이 active로 절체되어 교환 제어 서비스를 계속한다. 여기서 보드 복구 및 전원 온(on)에 따른 천이는 앞에서 기술한 상태 천이를 그대로 따른다. 기타 디버깅을 목적으로 강제 시스템 다운 및 디버거로 천이(112)시켰을 때에는 수동으로 재 시동이 가능하다.
본 발명은 상기와 같이 구성되어 이중화로 동작하는 전전자 교환 시스템의 active와 standby 프로세서 운영이 가능하다. 즉, 한쪽 프로세서(active 프로세서)에서 문제가 되는 상황은 신속히 다른쪽 프로세서(standby 프로세서)가 이어 받아 동작함으로써 고장 감래 기능 실현과 동시에 실시간성의 요구를 충족시킬 수 있다. 본 발명에서 사용하고 있는 비동기 방식 이중화 운용은 교환 소프트웨어의 부담이나 오버헤드는 거의 없이 수행될 수 있으며, 종래의 전전자 교환기 등에서 적용하고 있는 동기방직에 비하여 소프프웨어의 오버헤드를 최소화하였으며, 특히 양측동기화를 위한 정보 전달량의 많을 경우 비동기 방식기 효과적이다.
본 발명의 역할은 효과적인 교환 서비스의 연속성 보장과, 사용자 무관성 보장 및 이중화 운용으로 인한 부하의 최소화함에 있다. 그리고 전전자 교환기 상위 프로세서계에서는 이중화를 위한 하드웨어를 공유하지 않고 active, standby의 양 프로세서가 각각의 DCCA(4)를 운용하여 어느 한 쪽 프로세서의 고장이 다른쪽에 영향을 주지 않으므로 궁극적으로 이중화 절체를 위한 고장 분리가 쉬운 장점이 있다. 또한 D-채널을 통해 향상 동일한 상태를 유지하고 있으므로 절체 후 다시 운용되기 까지의 시간이 절체 자체의 시간을 포함하여도 극히 짧다는 장점도 있다.

Claims (2)

  1. 본 발명에 따른 소프트웨어가 탑재되어 동작하는 주 처리 및 메모리 관리보드(2 : MPMA)와, 상기 주처리 및 메모리 관리 보드(2)의 제어를 받아 타 프로세서와의 통신을 담당하는 프로세서 통신제어 보드(3 : PCCA)와, 이중화와 관련된 D-채널 및 C-채널 제어를 담당하는 이중화 운용 제어 보드(4 : DCCA)와, 그리고 입출력 인터페이스 보드(5 : IOIA)와, 상기 보드들을 연결하는 시스템 주버스(9 : MPS-bus)를 구비하여 이중화되어 있는 전전자 교환 시스템의 제어시스템의에 적용되는 이중화 운영 방법에 있어서, 시스템 파워를 온(on)하면 상기 DCCA(4)의 제어 레지스터와 시스템 부트(booter)의 도움으로 동작(이하, active라 함), 대기(이하, standby라 함) 협상(negotiation)을 하여 협상 결과에 따라 동작 모드를 결정하여 두는 제 1 단계(111)와, 상기 제 1 단계(111) 수행후, 시스템 초기 로딩에 해당하는 운영 체계를 로딩하고 로딩 종료와 동시에 운용모드가 active인 경우에는 운영체계를 active로 기동시키고, standby이면 운영체계를 standby로 기동시키는 제 2 단계(113 내지 115)와, 상기 제 2 단계(113 내지 115) 수향후, 양측(active, standby측) 정보를 통신하며 양쪽 이중화 운용을 개시하여 active측은 운영체계의 초기화가 끝났다면 standby측의 동기요구를 수신함과 동시에 이중화 동기 시작을 행하여 시스템 전 상태의 양측 동기화를 시키고, standby측이 먼저 운영체계 조기화가 끝나면 active측의 초기화 완료시까지 동기 요구만 주기적으로 보내며 대기하는 제 3 단계(116)와, 상기 제 3 단계(116) 수행후, 시스템 동기화 작업이 끝나면 active측은 active 정상 상태로, standby측은 standby 정상 상태로 천이 하는 제 4 단계(117,118)와, 상기 제 4 단계(117,118) 수행후, 이중화 운용중에 사용자요구(MMC), 시스템 실패(fail), 전원(power)실패, 보드 탈장에 기인하는 강제적 절체요인이 발생하면 이중화 절체를 행하여 active측은 standby로, standby측은 active로 천이하고 또다시 시스템 동기화를 행하여 양측 정상 상태를 만드는 제 5 단계(119)와, 상기 제 5 단계(119) 수행중, active에서 active로 천이하고자 하는 쪽에서 시스템 메모리내의 이상(텍스트(text)파손)이나 사용자가 재시동 요구를 행했을 때는 제 1 단계(111)로 천이하는 제 6 단계(120)를 구비하여 수행되는 것을 특징으로 하는 제어시스템 이중화 운영방법.
  2. 제 1 항에 있어서, 상기 제 5 단계(119)는, 상기 DCCA(4) 및 하드웨어와 운영체계의 각 관리기들을 통해 장애 발생을 감지하는 단계(30 내지 40)와, 상기 단계(30 내지 40) 수행후, 발생된 장애를 위급(critical), 중대(major), 중요하지 않음(minor)으로 분류하는 단계(41 내지 50)와, 상기 단계 수행후, 각 장애에 대해서 적절한 복구 루틴을 통하여 조치를 취하는 단게(51 내지 66)와, 상기 단계(51 내지 66) 수행후, 이중화 상태 관리를 행하는 단계(70 내지 79)를 구비하는 것을 특징으로 하는 제어시스템 이중화 운영 방법.
KR1019920026062A 1992-12-29 1992-12-29 전전자 교환 시스템에서의 제어시스템의 이중화 운용 방법 KR950010490B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019920026062A KR950010490B1 (ko) 1992-12-29 1992-12-29 전전자 교환 시스템에서의 제어시스템의 이중화 운용 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019920026062A KR950010490B1 (ko) 1992-12-29 1992-12-29 전전자 교환 시스템에서의 제어시스템의 이중화 운용 방법

Publications (2)

Publication Number Publication Date
KR940017582A KR940017582A (ko) 1994-07-27
KR950010490B1 true KR950010490B1 (ko) 1995-09-18

Family

ID=19347182

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019920026062A KR950010490B1 (ko) 1992-12-29 1992-12-29 전전자 교환 시스템에서의 제어시스템의 이중화 운용 방법

Country Status (1)

Country Link
KR (1) KR950010490B1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990000937A (ko) * 1997-06-11 1999-01-15 윤종용 사설교환기에서의 운용 프로그램 및 데이터베이스 교체방법
KR19990048567A (ko) * 1997-12-10 1999-07-05 김영환 통신 시스템의 프로세서 이중화 방법
KR100426943B1 (ko) * 1998-12-30 2004-06-12 엘지전자 주식회사 교환기의이중화시스템에서운용체제오류처리방법
KR100738403B1 (ko) * 2006-01-06 2007-07-11 에스케이 텔레콤주식회사 인트라넷 게이트웨이를 이용하여 구내 무선전화 시스템의콜 에이전트 이중화 방법

Also Published As

Publication number Publication date
KR940017582A (ko) 1994-07-27

Similar Documents

Publication Publication Date Title
US6477663B1 (en) Method and apparatus for providing process pair protection for complex applications
US4823256A (en) Reconfigurable dual processor system
US5155729A (en) Fault recovery in systems utilizing redundant processor arrangements
KR100408047B1 (ko) 이동통신 시스템의 프로세서 보드 이중화 장치 및 방법
JP2000181890A (ja) マルチプロセッサ交換機及びその主プロセッサ切替方法
CN107025152B (zh) 基于任务级的双冗余热备份设备的数据同步方法
CN100438362C (zh) 一种实现软件上主备双机热备份的方法
GB2359384A (en) Automatic reconnection of linked software processes in fault-tolerant computer systems
CN100496030C (zh) 基于高可用性系统的综合接入媒体网关设备
JPS6375963A (ja) システム回復方式
KR950010490B1 (ko) 전전자 교환 시스템에서의 제어시스템의 이중화 운용 방법
KR0133337B1 (ko) 타켓 시스템 이중화 운용관리 장치 및 방법
JP3447347B2 (ja) 障害検出方法
CN116340058A (zh) 主备切换方法及装置
CN110333973A (zh) 一种多机热备的方法和系统
JP3394189B2 (ja) 任意プロセッサのプログラム・データ無中断更新システム
CN100490343C (zh) 一种通讯设备中主备用单元倒换的实现方法和装置
JP2000148525A (ja) サービスプロセッサ二重化システムの現用系負荷軽減方法
KR20020065188A (ko) 컴퓨터 시스템의 장애관리 방법
KR100388965B1 (ko) 교환기의 프로세서 보드별 크로스 이중화 장치
JP3363579B2 (ja) 監視装置及び監視システム
JPH08249196A (ja) タスクの冗長化実行方式
KR960010879B1 (ko) 공통의 버스 자원을 공유한 다수 프로세서의 버스 이중화 제어 및 버스 이상 상태 발생시 복구 처리방법
KR20050097015A (ko) 대형시스템에서 고장 감내 기능 구현을 위한 이중화 방법
KR930010952B1 (ko) 메모리 장애 처리 방법

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 19980616

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee