JPH06110824A - バスブリッジ装置 - Google Patents
バスブリッジ装置Info
- Publication number
- JPH06110824A JPH06110824A JP4255294A JP25529492A JPH06110824A JP H06110824 A JPH06110824 A JP H06110824A JP 4255294 A JP4255294 A JP 4255294A JP 25529492 A JP25529492 A JP 25529492A JP H06110824 A JPH06110824 A JP H06110824A
- Authority
- JP
- Japan
- Prior art keywords
- access
- transfer
- slave
- transfer size
- word
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Bus Control (AREA)
Abstract
(57)【要約】
【目的】 最適な転送サイズによるアクセスを可能に
し、データ転送を高速に行う。 【構成】 複数のバス２、３に接続され、複数のバスに
またがるアクセス要求を検知して、このアクセス要求を
中継するバスブリッジ１１は、不揮発性メモリ１２を有
している。バスブリッジ１１は、アクセスされるデバイ
スから転送サイズが不適合であるという返信があった場
合に、自動的に転送サイズを変更してアクセスの再試行
を行い、この再試行の情報を不揮発性メモリ１２に記憶
しておき、次回からのアクセスの際には、不揮発性メモ
リ１２の記憶内容を参照して最適な転送サイズで転送を
行う。
し、データ転送を高速に行う。 【構成】 複数のバス２、３に接続され、複数のバスに
またがるアクセス要求を検知して、このアクセス要求を
中継するバスブリッジ１１は、不揮発性メモリ１２を有
している。バスブリッジ１１は、アクセスされるデバイ
スから転送サイズが不適合であるという返信があった場
合に、自動的に転送サイズを変更してアクセスの再試行
を行い、この再試行の情報を不揮発性メモリ１２に記憶
しておき、次回からのアクセスの際には、不揮発性メモ
リ１２の記憶内容を参照して最適な転送サイズで転送を
行う。
Description
【０００１】
【産業上の利用分野】本発明は、複数のバスに接続さ
れ、複数のバスにまたがるアクセス要求を検知して、こ
のアクセス要求を中継するバスブリッジ装置に関する。
れ、複数のバスにまたがるアクセス要求を検知して、こ
のアクセス要求を中継するバスブリッジ装置に関する。
【０００２】
【従来の技術】一般に、バス上のアクセスはなるべく大
きな転送サイズを用いた方が、転送に要する時間が短く
て済み、効率が良い。このことを、４ワードのデータを
転送するのに必要なクロックサイクルを例にとって説明
する。
きな転送サイズを用いた方が、転送に要する時間が短く
て済み、効率が良い。このことを、４ワードのデータを
転送するのに必要なクロックサイクルを例にとって説明
する。
【０００３】図５は、バスの規格の１つであるＳバスを
例にとって１ワードの転送サイズを用いて４回の転送を
行った場合の動作を示すタイミングチャートである。こ
の図に示すように、マスタは、バスにアドレスストロー
ブ信号ＡＳ* （なお、論理の否定を、図面ではバーで示
すが、本明細書では“* ”で示す。）を出力した後、ア
ドレスとデータＤを出力する。バスに接続されているス
レーブ装置は自身がアクセスされたと判断すると、バス
上のデータＤを取り込み、アクノリッジ信号ＡＣＫ* を
返す。１ワード転送を４回行う場合、１ワードのデータ
毎にマスタはアドレスストローブ信号ＡＳ* を出力し、
スレーブ装置はアクノリッジ信号ＡＣＫ * を返すため、
４ワードのデータを転送するのに合計１２クロックサイ
クルかかる。
例にとって１ワードの転送サイズを用いて４回の転送を
行った場合の動作を示すタイミングチャートである。こ
の図に示すように、マスタは、バスにアドレスストロー
ブ信号ＡＳ* （なお、論理の否定を、図面ではバーで示
すが、本明細書では“* ”で示す。）を出力した後、ア
ドレスとデータＤを出力する。バスに接続されているス
レーブ装置は自身がアクセスされたと判断すると、バス
上のデータＤを取り込み、アクノリッジ信号ＡＣＫ* を
返す。１ワード転送を４回行う場合、１ワードのデータ
毎にマスタはアドレスストローブ信号ＡＳ* を出力し、
スレーブ装置はアクノリッジ信号ＡＣＫ * を返すため、
４ワードのデータを転送するのに合計１２クロックサイ
クルかかる。
【０００４】図６は同じ４ワードのデータを転送するの
に４ワードの転送サイズを用いた場合の動作を示すタイ
ミングチャートである。この場合は、１ワード毎にアド
レスストローブ信号ＡＳ* とアクノリッジ信号ＡＣＫ*
が出力されることがないので、６クロックサイクルで済
む。
に４ワードの転送サイズを用いた場合の動作を示すタイ
ミングチャートである。この場合は、１ワード毎にアド
レスストローブ信号ＡＳ* とアクノリッジ信号ＡＣＫ*
が出力されることがないので、６クロックサイクルで済
む。
【０００５】しかしながら、アクセスされるスレーブ装
置によっては、４ワード転送をサポートしていないもの
もある。このようなスレーブ装置に対して４ワード転送
でアクセスを行うと、図７に示すようにスレーブ装置か
らエラー信号ＥＲＲ* が返信され、３クロックサイクル
かかる。この場合は、データの転送は行われていないの
で、再試行を行う必要がある。
置によっては、４ワード転送をサポートしていないもの
もある。このようなスレーブ装置に対して４ワード転送
でアクセスを行うと、図７に示すようにスレーブ装置か
らエラー信号ＥＲＲ* が返信され、３クロックサイクル
かかる。この場合は、データの転送は行われていないの
で、再試行を行う必要がある。
【０００６】
【発明が解決しようとする課題】ここで、複数のバスを
バスブリッジで接続したシステムを考える。図８は、従
来のシステムの一例であり、この例では、バスブリッジ
１はバスＡ２とバスＢ３に接続され、バスＡ２にはマス
タ４が接続され、バスＢ３にはスレーブ（１）５とスレ
ーブ（２）６とが接続されている。バスブリッジ１はバ
ス２、３にまたがるアクセス要求を検知して、このアク
セス要求を中継する。ここで、スレーブ（１）５は１ワ
ード転送と４ワード転送をサポートとし、スレーブ
（２）６は１ワード転送のみをサポートしているものと
する。
バスブリッジで接続したシステムを考える。図８は、従
来のシステムの一例であり、この例では、バスブリッジ
１はバスＡ２とバスＢ３に接続され、バスＡ２にはマス
タ４が接続され、バスＢ３にはスレーブ（１）５とスレ
ーブ（２）６とが接続されている。バスブリッジ１はバ
ス２、３にまたがるアクセス要求を検知して、このアク
セス要求を中継する。ここで、スレーブ（１）５は１ワ
ード転送と４ワード転送をサポートとし、スレーブ
（２）６は１ワード転送のみをサポートしているものと
する。
【０００７】ここで、従来のデータ転送動作の第１の例
として、マスタ２がスレーブ（１）５とスレーブ（２）
６に対してそれぞれ４ワード転送のアクセスを行ったと
きの経過を以下に示す。
として、マスタ２がスレーブ（１）５とスレーブ（２）
６に対してそれぞれ４ワード転送のアクセスを行ったと
きの経過を以下に示す。
【０００８】 転送サイズ （バスＡ）（バスＢ） 結果 クロックサイクル マスタ→スレーブ（１） ４ワード ４ワード 成功 ６ マスタ→スレーブ（２） ４ワード ４ワード 失敗 ３ （ソフトウェア的再試行） マスタ→スレーブ（２） １ワード １ワード 成功 ３ マスタ→スレーブ（２） １ワード １ワード 成功 ３ マスタ→スレーブ（２） １ワード １ワード 成功 ３ マスタ→スレーブ（２） １ワード １ワード 成功 ３ 計 ２１＋再試行時間
【０００９】この第１の例では、マスタ２が、スレーブ
（２）６に対する４ワード転送の失敗をプログラム上で
検知してソフトウェア的に再試行を行うため再試行時間
が長く、全データをスレーブ（１）５とスレーブ（２）
６に転送するのに要する時間が長くなるという問題点が
ある。また、この第１の例では、マスタ２がスレーブ
（２）６にアクセスする場合には毎回再試行が行われ、
データ転送に時間がかかる。
（２）６に対する４ワード転送の失敗をプログラム上で
検知してソフトウェア的に再試行を行うため再試行時間
が長く、全データをスレーブ（１）５とスレーブ（２）
６に転送するのに要する時間が長くなるという問題点が
ある。また、この第１の例では、マスタ２がスレーブ
（２）６にアクセスする場合には毎回再試行が行われ、
データ転送に時間がかかる。
【００１０】上述のような再試行を避けるため、常にス
レーブ（１）５とスレーブ（２）６に対してそれぞれ１
ワード転送のアクセスを行うようにすることも考えられ
る。そこで、従来のデータ転送動作の第２の例として、
スレーブ（１）５とスレーブ（２）６に対して全て１ワ
ード転送のアクセスを行ったときの経過を以下に示す。
レーブ（１）５とスレーブ（２）６に対してそれぞれ１
ワード転送のアクセスを行うようにすることも考えられ
る。そこで、従来のデータ転送動作の第２の例として、
スレーブ（１）５とスレーブ（２）６に対して全て１ワ
ード転送のアクセスを行ったときの経過を以下に示す。
【００１１】 転送サイズ （バスＡ）（バスＢ） 結果 クロックサイクル マスタ→スレーブ（１） ４ワード １ワード 成功 ３ １ワード 成功 ３ １ワード 成功 ３ １ワード 成功 ３ マスタ→スレーブ（２） ４ワード １ワード 成功 ３ １ワード 成功 ３ １ワード 成功 ３ １ワード 成功 ３ 計 ２４
【００１２】この場合には、２４クロックサイクルの時
間が必要である。もしスレーブ（１）５に対して４ワー
ド転送のアクセスを行い、スレーブ（２）６に対して１
ワード転送のアクセスを行ったとすると１８クロックサ
イクルで済むので、上記第２の例でも、やはり、全デー
タをスレーブ（１）５とスレーブ（２）６に転送するの
に要する時間が長くなるという問題点がある。
間が必要である。もしスレーブ（１）５に対して４ワー
ド転送のアクセスを行い、スレーブ（２）６に対して１
ワード転送のアクセスを行ったとすると１８クロックサ
イクルで済むので、上記第２の例でも、やはり、全デー
タをスレーブ（１）５とスレーブ（２）６に転送するの
に要する時間が長くなるという問題点がある。
【００１３】なお、従来、例えば特開昭６０−１７８５
６７号公報に示されるように、何も接続されていないバ
スへの無駄なアクセスを省く技術や、特開昭６１−３４
６５６号公報に示されるように、Ｉ／Ｏ装置の識別番号
とバス番号とを記憶しておき無駄なアクセスを省く技術
は知られているが、上述のような転送サイズの不適合に
基づく再試行を省いて効率良くデータ転送を行うことは
できなかった。
６７号公報に示されるように、何も接続されていないバ
スへの無駄なアクセスを省く技術や、特開昭６１−３４
６５６号公報に示されるように、Ｉ／Ｏ装置の識別番号
とバス番号とを記憶しておき無駄なアクセスを省く技術
は知られているが、上述のような転送サイズの不適合に
基づく再試行を省いて効率良くデータ転送を行うことは
できなかった。
【００１４】そこで、本発明の目的は、最適な転送サイ
ズによるアクセスを可能にし、データ転送を高速に行う
ことができるようにしたバスブリッジ装置を提供するこ
とにある。
ズによるアクセスを可能にし、データ転送を高速に行う
ことができるようにしたバスブリッジ装置を提供するこ
とにある。
【００１５】
【課題を解決するための手段】請求項１記載の発明のバ
スブリッジ装置は、複数のバスに接続され、複数のバス
にまたがるアクセス要求を検知して、このアクセス要求
を中継する中継手段と、この中継手段によってアクセス
を行った際に、アクセスされる装置からデータの転送サ
イズが不適合であるという返信があった場合、転送サイ
ズを変更してアクセスの再試行を行う再試行手段と、こ
の再試行手段による再試行の結果の情報を記憶する記憶
手段と、この記憶手段によって記憶された情報を参照し
て、中継手段によってアクセスを行う際の転送サイズ
を、アクセスされる装置に適合する転送サイズに変更す
る転送サイズ変更手段とを備えたものである。
スブリッジ装置は、複数のバスに接続され、複数のバス
にまたがるアクセス要求を検知して、このアクセス要求
を中継する中継手段と、この中継手段によってアクセス
を行った際に、アクセスされる装置からデータの転送サ
イズが不適合であるという返信があった場合、転送サイ
ズを変更してアクセスの再試行を行う再試行手段と、こ
の再試行手段による再試行の結果の情報を記憶する記憶
手段と、この記憶手段によって記憶された情報を参照し
て、中継手段によってアクセスを行う際の転送サイズ
を、アクセスされる装置に適合する転送サイズに変更す
る転送サイズ変更手段とを備えたものである。
【００１６】本発明のバスブリッジ装置は、再試行の結
果の情報を記憶しておき、以降のアクセスではこの記憶
された情報を利用してアクセスを行う学習型のバスブリ
ッジ装置である。このバスブリッジ装置では、中継手段
によってアクセスを行った際に、アクセスされる装置か
らデータの転送サイズが不適合であるという返信がある
と、再試行手段によって、転送サイズを変更してアクセ
スの再試行が行われ、この再試行の結果の情報が記憶手
段によって記憶される。また、中継手段によってアクセ
スを行う際に、転送サイズ変更手段によって再試行の結
果の情報が参照され、アクセスされる装置に適合する転
送サイズに変更される。
果の情報を記憶しておき、以降のアクセスではこの記憶
された情報を利用してアクセスを行う学習型のバスブリ
ッジ装置である。このバスブリッジ装置では、中継手段
によってアクセスを行った際に、アクセスされる装置か
らデータの転送サイズが不適合であるという返信がある
と、再試行手段によって、転送サイズを変更してアクセ
スの再試行が行われ、この再試行の結果の情報が記憶手
段によって記憶される。また、中継手段によってアクセ
スを行う際に、転送サイズ変更手段によって再試行の結
果の情報が参照され、アクセスされる装置に適合する転
送サイズに変更される。
【００１７】請求項２記載のバスブリッジ装置は、請求
項１記載の発明において更に、電源投入時に、記憶手段
によって記憶された情報を消去する消去手段を備え、電
源投入時に再試行の結果の情報をクリアするようにした
ものである。
項１記載の発明において更に、電源投入時に、記憶手段
によって記憶された情報を消去する消去手段を備え、電
源投入時に再試行の結果の情報をクリアするようにした
ものである。
【００１８】
【実施例】以下、図面を参照して本発明の実施例につい
て説明する。図１ないし図３は本発明の第１実施例に係
るものである。
て説明する。図１ないし図３は本発明の第１実施例に係
るものである。
【００１９】図１は本実施例のバスブリッジを含むシス
テムの概略の構成を示すブロック図である。本実施例の
バスブリッジ１１はバスＡ２とバスＢ３に接続され、バ
スＡ２にはマスタ４が接続され、バスＢ３にはスレーブ
（１）５とスレーブ（２）６とが接続されている。バス
ブリッジ１１は、マスタ４からのアクセス要求を中継し
てスレーブ（１）５およびスレーブ（２）６へのアクセ
スを行う。本実施例では、バスブリッジ１１内に、アク
セスの再試行の結果の情報を記憶するための不揮発性メ
モリ１２が設けられている。
テムの概略の構成を示すブロック図である。本実施例の
バスブリッジ１１はバスＡ２とバスＢ３に接続され、バ
スＡ２にはマスタ４が接続され、バスＢ３にはスレーブ
（１）５とスレーブ（２）６とが接続されている。バス
ブリッジ１１は、マスタ４からのアクセス要求を中継し
てスレーブ（１）５およびスレーブ（２）６へのアクセ
スを行う。本実施例では、バスブリッジ１１内に、アク
セスの再試行の結果の情報を記憶するための不揮発性メ
モリ１２が設けられている。
【００２０】図２はバスブリッジ１１の構成を示すブロ
ック図である。バスブリッジ１１は、前述の不揮発性メ
モリ１２の他に、各バス２、３からのバス要求信号ＢＲ
を入力し、バスの使用権の調停を行い各バス２、３にバ
ス許可信号ＢＧを出力するバス調停回路１３と、このバ
ス調停回路１３からバス獲得の情報を入力すると共に、
各バス２、３との間でアドレスストローブ信号ＡＳ* 、
転送サイズ信号ＳＩＺＥ、アクノレッジ信号ＡＣＫ* 、
エラー信号ＥＲＲ* 等の入出力を行うアクセス制御回路
１４と、バス２、３間のアドレス信号ＡＤの変換を行う
アドレス変換回路１５と、バス２、３間で転送するデー
タ信号Ｄを記憶するデータバッファ１６とを備えてい
る。アクセス制御回路１４は、アドレス変換回路１５と
データバッファ回路１６を制御して、バス２、３間でア
ドレス信号ＡＤとデータ信号Ｄを中継する。
ック図である。バスブリッジ１１は、前述の不揮発性メ
モリ１２の他に、各バス２、３からのバス要求信号ＢＲ
を入力し、バスの使用権の調停を行い各バス２、３にバ
ス許可信号ＢＧを出力するバス調停回路１３と、このバ
ス調停回路１３からバス獲得の情報を入力すると共に、
各バス２、３との間でアドレスストローブ信号ＡＳ* 、
転送サイズ信号ＳＩＺＥ、アクノレッジ信号ＡＣＫ* 、
エラー信号ＥＲＲ* 等の入出力を行うアクセス制御回路
１４と、バス２、３間のアドレス信号ＡＤの変換を行う
アドレス変換回路１５と、バス２、３間で転送するデー
タ信号Ｄを記憶するデータバッファ１６とを備えてい
る。アクセス制御回路１４は、アドレス変換回路１５と
データバッファ回路１６を制御して、バス２、３間でア
ドレス信号ＡＤとデータ信号Ｄを中継する。
【００２１】本実施例では、アクセス制御回路１４は、
アクセスされる装置からのエラー信号ＥＲＲ* によって
転送サイズの不適合によりアクセスが失敗したことを認
識すると、転送サイズを変更してアクセスの再試行を行
う再試行機能と、この再試行の結果の情報を不揮発性メ
モリ１２に格納する機能と、不揮発性メモリ１２に記憶
された情報を参照して、アクセスを行う際の転送サイズ
を、アクセスされる装置に適合する転送サイズに変更す
る機能とを有している。なお、これらの機能は、例え
ば、マイクロプロセッサによって後述の図３に示す動作
を実行することによって実現される。また、再試行の結
果の情報とは具体的には、再試行を行った装置のアドレ
スと、その装置においてアクセスが失敗したときの転送
サイズと、アクセスが成功したときの転送サイズの情報
である。
アクセスされる装置からのエラー信号ＥＲＲ* によって
転送サイズの不適合によりアクセスが失敗したことを認
識すると、転送サイズを変更してアクセスの再試行を行
う再試行機能と、この再試行の結果の情報を不揮発性メ
モリ１２に格納する機能と、不揮発性メモリ１２に記憶
された情報を参照して、アクセスを行う際の転送サイズ
を、アクセスされる装置に適合する転送サイズに変更す
る機能とを有している。なお、これらの機能は、例え
ば、マイクロプロセッサによって後述の図３に示す動作
を実行することによって実現される。また、再試行の結
果の情報とは具体的には、再試行を行った装置のアドレ
スと、その装置においてアクセスが失敗したときの転送
サイズと、アクセスが成功したときの転送サイズの情報
である。
【００２２】次に本実施例の動作について説明する。図
３は本実施例のバスブリッジ１１の動作を示すフローチ
ャートである。
３は本実施例のバスブリッジ１１の動作を示すフローチ
ャートである。
【００２３】バスブリッジ１１は、まずステップ（以
下、Ｓと記す。）１０１で、マスタ４からスレーブへの
アクセス要求を検知すると、Ｓ１０２で、アクセスしよ
うとするスレーブに関する情報が不揮発性メモリ１２に
記憶されているか否かを判断する。記憶されていれば
（“Ｙ”）、Ｓ１０３で、不揮発性メモリ１２に記憶さ
れているアクセスが成功したときの転送サイズでアクセ
スを行いＳ１０１へ戻る。一方、不揮発性メモリ１２に
情報が記憶されていなければ、Ｓ１０４で、転送サイズ
をマスタ４が要求する転送サイズとして、Ｓ１０５で、
要求されているスレーブに対してアクセスを行う。次に
Ｓ１０６で、スレーブからのエラー信号ＥＲＲ* の有無
により、アクセスが成功したか否かを判断する。アクセ
スが成功していれば（“Ｙ”）、Ｓ１０７で、不揮発性
メモリ１２に対して、そのスレーブのアドレスと、アク
セスが失敗したときの転送サイズと、アクセスが成功し
たときの転送サイズを記憶させて、Ｓ１０１へ戻る。一
方、Ｓ１０６でアクセスが失敗していれば（“Ｎ”）、
Ｓ１０８で、転送サイズを小さくしてＳ１０５へ戻り、
再試行を行う。
下、Ｓと記す。）１０１で、マスタ４からスレーブへの
アクセス要求を検知すると、Ｓ１０２で、アクセスしよ
うとするスレーブに関する情報が不揮発性メモリ１２に
記憶されているか否かを判断する。記憶されていれば
（“Ｙ”）、Ｓ１０３で、不揮発性メモリ１２に記憶さ
れているアクセスが成功したときの転送サイズでアクセ
スを行いＳ１０１へ戻る。一方、不揮発性メモリ１２に
情報が記憶されていなければ、Ｓ１０４で、転送サイズ
をマスタ４が要求する転送サイズとして、Ｓ１０５で、
要求されているスレーブに対してアクセスを行う。次に
Ｓ１０６で、スレーブからのエラー信号ＥＲＲ* の有無
により、アクセスが成功したか否かを判断する。アクセ
スが成功していれば（“Ｙ”）、Ｓ１０７で、不揮発性
メモリ１２に対して、そのスレーブのアドレスと、アク
セスが失敗したときの転送サイズと、アクセスが成功し
たときの転送サイズを記憶させて、Ｓ１０１へ戻る。一
方、Ｓ１０６でアクセスが失敗していれば（“Ｎ”）、
Ｓ１０８で、転送サイズを小さくしてＳ１０５へ戻り、
再試行を行う。
【００２４】次に、バスブリッジ１１の動作の具体的な
一例について説明する。この例では、スレーブ（１）５
は１ワード転送と４ワード転送をサポートとし、スレー
ブ（２）６は１ワード転送のみをサポートしているもの
とする。また、バスブリッジ１１は、マスタ４からのア
クセス要求を中継してスレーブ（１）５およびスレーブ
（２）６へのアクセスを行う。アクセスはスレーブ
（１）５およびスレーブ（２）６に対して、いずれもマ
スタ４からみて４ワードの転送サイズで行うものとす
る。
一例について説明する。この例では、スレーブ（１）５
は１ワード転送と４ワード転送をサポートとし、スレー
ブ（２）６は１ワード転送のみをサポートしているもの
とする。また、バスブリッジ１１は、マスタ４からのア
クセス要求を中継してスレーブ（１）５およびスレーブ
（２）６へのアクセスを行う。アクセスはスレーブ
（１）５およびスレーブ（２）６に対して、いずれもマ
スタ４からみて４ワードの転送サイズで行うものとす
る。
【００２５】最初のアクセスでは、不揮発性メモリ１２
にはスレーブ（１）５、スレーブ（２）６に関する情報
が何も記憶されていないため、まずスレーブ（１）５に
対して４ワードのアクセスが行われ、成功する。続い
て、スレーブ（２）６に対しても４ワードのアクセスが
行われるが、スレーブ（２）６は４ワード転送をサポー
トしていないため、エラー信号が返信される。これを受
けて、バスブリッジ１１は、マスタ４を介さずにバスブ
リッジ１１内部でハードウェア的に再試行を行い、４ワ
ード転送を４回の１ワード転送に分割してスレーブ
（２）６に対してアクセスを行う。さらに、バスブリッ
ジ１１は、スレーブ（２）６が４ワード転送を受け付け
ないことおよび１ワード転送を受け付けることを、不揮
発性メモリ１２に書き込む。
にはスレーブ（１）５、スレーブ（２）６に関する情報
が何も記憶されていないため、まずスレーブ（１）５に
対して４ワードのアクセスが行われ、成功する。続い
て、スレーブ（２）６に対しても４ワードのアクセスが
行われるが、スレーブ（２）６は４ワード転送をサポー
トしていないため、エラー信号が返信される。これを受
けて、バスブリッジ１１は、マスタ４を介さずにバスブ
リッジ１１内部でハードウェア的に再試行を行い、４ワ
ード転送を４回の１ワード転送に分割してスレーブ
（２）６に対してアクセスを行う。さらに、バスブリッ
ジ１１は、スレーブ（２）６が４ワード転送を受け付け
ないことおよび１ワード転送を受け付けることを、不揮
発性メモリ１２に書き込む。
【００２６】この最初のアクセスを行ったときの経過を
以下に示す。
以下に示す。
【００２７】 転送サイズ （バスＡ）（バスＢ） 結果 クロックサイクル マスタ→スレーブ（１） ４ワード ４ワード 成功 ６ マスタ→スレーブ（２） ４ワード ４ワード 失敗 ３ （ハードウェア的再試行） １ワード 成功 ３ １ワード 成功 ３ １ワード 成功 ３ １ワード 成功 ３ 計 ２１＋再試行時間
【００２８】このように本実施例では、最初のアクセス
が失敗して再試行を行う場合、従来のようにマスタ４に
よるソフトウェア的な再試行ではなく、バスブリッジ１
１によるハードウェア的な再試行を行うので、再試行時
間が短く、従来に比べてデータ転送の時間が短くなる。
が失敗して再試行を行う場合、従来のようにマスタ４に
よるソフトウェア的な再試行ではなく、バスブリッジ１
１によるハードウェア的な再試行を行うので、再試行時
間が短く、従来に比べてデータ転送の時間が短くなる。
【００２９】次に、２回目以降の同様なアクセス時に
は、バスブリッジ１１は不揮発性メモリ１２の記憶内容
を参照してアクセスを行う。まずスレーブ（１）５に対
するアクセス時には不揮発性メモリ１２を参照しても関
連するデータが残っていないため、マスタ４からの要求
通り４ワード転送を行う。次に、スレーブ（２）６への
アクセス時には、不揮発性メモリ１２を参照すると、ス
レーブ（２）６が４ワード転送は受け付けないが１ワー
ド転送は受け付けることが分かるため、自動的に４ワー
ド転送を１ワード転送に分割してアクセスを行う。
は、バスブリッジ１１は不揮発性メモリ１２の記憶内容
を参照してアクセスを行う。まずスレーブ（１）５に対
するアクセス時には不揮発性メモリ１２を参照しても関
連するデータが残っていないため、マスタ４からの要求
通り４ワード転送を行う。次に、スレーブ（２）６への
アクセス時には、不揮発性メモリ１２を参照すると、ス
レーブ（２）６が４ワード転送は受け付けないが１ワー
ド転送は受け付けることが分かるため、自動的に４ワー
ド転送を１ワード転送に分割してアクセスを行う。
【００３０】この２回目以降のアクセスを行ったときの
経過を以下に示す。
経過を以下に示す。
【００３１】 転送サイズ （バスＡ）（バスＢ） 結果 クロックサイクル マスタ→スレーブ（１） ４ワード ４ワード 成功 ６ マスタ→スレーブ（２） ４ワード １ワード 成功 ３ １ワード 成功 ３ １ワード 成功 ３ １ワード 成功 ３ 計 １８
【００３２】このように２回目以降のアクセス時には、
１８クロックサイクルという短い時間でアクセスを行う
ことができる。
１８クロックサイクルという短い時間でアクセスを行う
ことができる。
【００３３】以上説明したように本実施例によれば、不
揮発性メモリ１２に記憶された再試行の結果の情報を参
照してアクセスを行うため、無用な再試行が行われない
ので、バスの使用効率が高く、高速なデータ転送を行う
ことができる。
揮発性メモリ１２に記憶された再試行の結果の情報を参
照してアクセスを行うため、無用な再試行が行われない
ので、バスの使用効率が高く、高速なデータ転送を行う
ことができる。
【００３４】また、アクセスされる装置がどのようなサ
イズの転送をサポートしているかにかかわらず、少なく
とも２回目以降のアクセス時には、常に最適な転送サイ
ズでデータ転送を行うことができる。
イズの転送をサポートしているかにかかわらず、少なく
とも２回目以降のアクセス時には、常に最適な転送サイ
ズでデータ転送を行うことができる。
【００３５】図４は本発明の第２実施例のバスブリッジ
の動作を示すフローチャートである。本実施例は、電源
投入時に不揮発性メモリ１２の記憶内容をクリアするよ
うにしたものである。図４に示すように、本実施例にお
ける動作では、電源投入後、Ｓ１１１で不揮発性メモリ
１２がクリアされる。それ以降のＳ１１２〜１１９は、
図３のＳ１０１〜１０８と同様である。
の動作を示すフローチャートである。本実施例は、電源
投入時に不揮発性メモリ１２の記憶内容をクリアするよ
うにしたものである。図４に示すように、本実施例にお
ける動作では、電源投入後、Ｓ１１１で不揮発性メモリ
１２がクリアされる。それ以降のＳ１１２〜１１９は、
図３のＳ１０１〜１０８と同様である。
【００３６】本実施例によれば、特にプラグイン式のボ
ードを用いたシステム等において、システムの構成を変
更して電源を投入した後に、自動的に再試行に関する情
報の再構築が行われるため、システムの構成の変化にも
柔軟に対応することができるようになる。
ードを用いたシステム等において、システムの構成を変
更して電源を投入した後に、自動的に再試行に関する情
報の再構築が行われるため、システムの構成の変化にも
柔軟に対応することができるようになる。
【００３７】その他の構成、作用および効果は第１実施
例と同様である。
例と同様である。
【００３８】
【発明の効果】以上説明したように請求項１記載の発明
によれば、記憶手段によって記憶された再試行の結果の
情報を参照してアクセスが行われるので、最適な転送サ
イズによるアクセスが可能となると共に、無用な再試行
が行われないので、データ転送を高速に行うことができ
るという効果がある。
によれば、記憶手段によって記憶された再試行の結果の
情報を参照してアクセスが行われるので、最適な転送サ
イズによるアクセスが可能となると共に、無用な再試行
が行われないので、データ転送を高速に行うことができ
るという効果がある。
【００３９】また、請求項２記載の発明によれば、電源
投入時に、記憶手段によって記憶された情報を消去する
ようにしたので、上記効果に加え、システムの構成を変
更して電源を投入した後に、自動的に再試行に関する情
報の再構築が行われるため、システムの構成の変化にも
柔軟に対応することができるようになるという効果があ
る。
投入時に、記憶手段によって記憶された情報を消去する
ようにしたので、上記効果に加え、システムの構成を変
更して電源を投入した後に、自動的に再試行に関する情
報の再構築が行われるため、システムの構成の変化にも
柔軟に対応することができるようになるという効果があ
る。
【図１】 本発明の第１実施例のバスブリッジを含むシ
ステムの概略の構成を示すブロック図である。
ステムの概略の構成を示すブロック図である。
【図２】 第１実施例のバスブリッジの構成を示すブロ
ック図である。
ック図である。
【図３】 第１実施例のバスブリッジの動作を示すフロ
ーチャートである。
ーチャートである。
【図４】 本発明の第２実施例のバスブリッジの動作を
示すフローチャートである。
示すフローチャートである。
【図５】 １ワードの転送サイズを用いて４回の転送を
行った場合の動作を示すタイミングチャートである。
行った場合の動作を示すタイミングチャートである。
【図６】 ４ワードのデータを転送するのに４ワードの
転送サイズを用いた場合の動作を示すタイミングチャー
トである。
転送サイズを用いた場合の動作を示すタイミングチャー
トである。
【図７】 ４ワード転送が失敗した場合の動作を示すタ
イミングチャートである。
イミングチャートである。
【図８】 従来のバスブリッジを含むシステムの概略の
構成を示すブロック図である。
構成を示すブロック図である。
２、３…バス、４…マスタ、５、６…スレーブ、１１…
バスブリッジ、１２…不揮発性メモリ、１４…アクセス
制御回路、１５…アドレス変換回路
バスブリッジ、１２…不揮発性メモリ、１４…アクセス
制御回路、１５…アドレス変換回路
Claims (2)
- 【請求項１】 複数のバスに接続され、複数のバスにま
たがるアクセス要求を検知して、このアクセス要求を中
継する中継手段と、 この中継手段によってアクセスを行った際に、アクセス
される装置からデータの転送サイズが不適合であるとい
う返信があった場合、転送サイズを変更してアクセスの
再試行を行う再試行手段と、 この再試行手段による再試行の結果の情報を記憶する記
憶手段と、 この記憶手段によって記憶された情報を参照して、前記
中継手段によってアクセスを行う際の転送サイズを、ア
クセスされる装置に適合する転送サイズに変更する転送
サイズ変更手段とを具備することを特徴とするバスブリ
ッジ装置。 - 【請求項２】 複数のバスに接続され、複数のバスにま
たがるアクセス要求を検知して、このアクセス要求を中
継する中継手段と、 この中継手段によってアクセスを行った際に、アクセス
される装置からデータの転送サイズが不適合であるとい
う返信があった場合、転送サイズを変更してアクセスの
再試行を行う再試行手段と、 この再試行手段による再試行の結果の情報を記憶する記
憶手段と、 この記憶手段によって記憶された情報を参照して、前記
中継手段によってアクセスを行う際の転送サイズを、ア
クセスされる装置に適合する転送サイズに変更する転送
サイズ変更手段と、 電源投入時に、前記記憶手段によって記憶された情報を
消去する消去手段とを具備することを特徴とするバスブ
リッジ装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4255294A JPH06110824A (ja) | 1992-09-25 | 1992-09-25 | バスブリッジ装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4255294A JPH06110824A (ja) | 1992-09-25 | 1992-09-25 | バスブリッジ装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06110824A true JPH06110824A (ja) | 1994-04-22 |
Family
ID=17276771
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4255294A Pending JPH06110824A (ja) | 1992-09-25 | 1992-09-25 | バスブリッジ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06110824A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0764907A1 (en) * | 1995-09-22 | 1997-03-26 | International Business Machines Corporation | Method and system for error recovery in a data processing system |
| KR100316190B1 (ko) * | 1998-08-21 | 2001-12-12 | 포만 제프리 엘 | 로컬 메모리에서 패킷화된 동작 정보의 기억을 통한 입출력 성능을 증가시키기 위한 시스템 |
-
1992
- 1992-09-25 JP JP4255294A patent/JPH06110824A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0764907A1 (en) * | 1995-09-22 | 1997-03-26 | International Business Machines Corporation | Method and system for error recovery in a data processing system |
| KR100316190B1 (ko) * | 1998-08-21 | 2001-12-12 | 포만 제프리 엘 | 로컬 메모리에서 패킷화된 동작 정보의 기억을 통한 입출력 성능을 증가시키기 위한 시스템 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3645281B2 (ja) | 共用メモリを有するマルチプロセッサ・システム | |
| JP3108080B2 (ja) | アクセス制御回路装置 | |
| JPH06110824A (ja) | バスブリッジ装置 | |
| JP2000207348A (ja) | デ―タ処理装置および方法 | |
| JPH11232213A (ja) | 入出力装置におけるデータ転送方式 | |
| JPH10116224A (ja) | 遠隔メモリ間でデータを移動する回路、およびそのような回路を含む計算機 | |
| JPS61165170A (ja) | バス制御方式 | |
| JPH0140432B2 (ja) | ||
| JPH05120207A (ja) | デ−タ転送方式 | |
| JP2687716B2 (ja) | 情報処理装置 | |
| JPH0756803A (ja) | 高速ｄｍａ転送装置 | |
| JP3077992B2 (ja) | データ伝送装置 | |
| JPS59135684A (ja) | バツフアメモリ間のデ−タバイパス方式 | |
| KR100454652B1 (ko) | 하이파이버스시스템의주기억장치 | |
| JPS5999522A (ja) | 入出力制御方式 | |
| JPH02307149A (ja) | 直接メモリアクセス制御方式 | |
| JPH04192055A (ja) | Ｄｍａ転送制御装置 | |
| JP2847920B2 (ja) | バス中継装置 | |
| JP3207329B2 (ja) | バスコントローラおよびバス転送方法 | |
| JPS61256458A (ja) | 情報転送方式 | |
| JPS63155346A (ja) | Ｒａｍチエツク方式 | |
| JPS6075947A (ja) | メモリ制御方式 | |
| JPH03263253A (ja) | マルチプロセッサ数値制御装置 | |
| JPS63271652A (ja) | Ｄｍａ制御装置 | |
| JPS63223946A (ja) | デ−タメモリ方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees | ||
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313115 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |