JPS61256458A

JPS61256458A - 情報転送方式

Info

Publication number: JPS61256458A
Application number: JP9770785A
Authority: JP
Inventors: Masayuki Yokota; 雅之横田
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1985-05-10
Filing date: 1985-05-10
Publication date: 1986-11-14

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔発明の利用分野〕本発明は、マイクロコンピュータを複数個使用したシス
テムに係り、特に、特定の情報交換用テーブルを有し、
そのテーブルを介して情報交換を行う装Ｍ好適な情報転
送方式に関する。

〔発明の背景〕

従来、メモリからメモリへの情報転送は、ＣＰＵやＤＭ
Ａコントローラ（たとえば、１ｎｔｅｒ社殿８０８８．
８２３７）のように、メモリ内処格納された情報を一反
、悄＠転送をつかさどる処理装置に読込み、次のメモリ
拳すイクル忙て、その情報をメそすの別のアドレスへ誉
込むことにより、メそりからメモリへ情報転送を行って
いた。このように従来の方法では、メモリからメモリへ
情報転送する際、２段階を踏む必要があった。

〔発明の目的〕

本発明の目的は、システム全体の処理効率の向上に６る
。すなわち、大量の情報を各プロセッサ間で転送する必
要があるシステムや、一定の短周期で、処理アルゴリズ
ムを実行しなければならない場合、プロセッサ間の情報
交換の効率アップを図り、処理アルゴリズムの占有時間
を増加ざぜ、アルゴリズムにかかる負担を軽減し、高性
能化を実現することＫある。

〔発明の概要〕

本発明は各プロセッサ間の情報転送の効率アップを図り
、実際の処理アルゴリズムの高性能化を実現するととに
６る。従来、情報転送を行う場合、一度処理装置が読込
み、次のサイクルで転送先に書込むといった２段階のス
テップを踏む必要があった０これをメモリからメモリへ
直接転送することで、情報転送を１ステツプで終了させ
、転送効軍を向上させようというものでおる。

〔発明の実施例〕

第１図に本発明の一実施例を示す。本図は第１のメモ＋
７１８と第２のメモリ１９の間の情報転送に必要な部分
の構成のみを示している。第１０メ％ＩＪ１８のアドレ
スバス３１は第１のアドレスマルチプレクサ８を介して
、第１のプロセッサ１のアドレスバスｌまたけアドレス
設定レジスタ１０からのアドレスバス２のいずれかが接
続される〇データバス５は第１のデータバッファ１２を
介して第１のプロセッサｌのデータバス４に接続される
。さらに第１のメモリ１８と第２のメモリ１９の間をデ
ータバッファ１３を介して接続している。

第２のメモリ１９のアドレスバス３２は＠２のプロセッ
サ１６のアドレスバス３またはアドレス設定レジスタ１
０からのアドレスバス２がｗ、２のアドレスマルチプレ
クサ９を介して接続されている。

第２のメモリ１９のデータバス６は７％２のデータバッ
ファ１３を介して第１のメモリ１８のデータバス５と接
続され、又、第３のデータバッファ１４抄して第２のプ
ロセッサ１６のデータバス７と接続される。第１のメモ
リ１８のメモリライト信号ＭＷＲ，２７，メモリリード
信号ＭＲＤ、２８゜又メモリ１９のメモリリード信号Ｍ
ＲＤ、２９゜メモリライト信号ＭＷＲ，３０はメモリコ
ント四−ル信号でおり、コントロール信号発生缶１５よ
り発生される。コントロール信号発生器１５Ｆｉレジス
タ１１にセットされる第１のメモリ１８と第２のメモＩ
７１９間の情報転送要求信号ＲＱ２６゜第１のメモ＋７
１８から第２のメモリ１９への転送要求信号Ｍ１，２５
．第２のメモリ１９から第１のメモリ１８への転送要求
信号Ｍ□２４により、第１のプロセッサｌ側のメモリリ
ード信号２０．メモリライト信４１２１．第２のプロセ
ッサ１６からのメモリリード信号２２．メモリライト信
号２３゜工１０ライト信号３３をコントロールする。第
２のプロセッサ１Ｇはメモリ１７を内置するプロセッサ
である。メモリ１７は、データバス７と接続されている
。

動作例を以下で説明する。

第１のプロセッサから第１のメモリ１８へ情報転送する
場合、第１のアドレスマルチプレクサ８をａ側にし、ア
ドレスバス１′ｔ−経由して、アドレスバス３１にて第
１のメモリ１８のアドレス指定する。情報はデータバッ
ファ１２をイネーブルし、データバス４からデータバス
５を介して、第１のメモ＋７１８へ書込む。この際、第
２のデータバッファ１３はディスエーブルし、第３のデ
ータバッファ１４はイネーブルし、第２のアドレスマル
チプレクサ９はａｉｌｌＪＫし第２のプロセッサ１６が
第２のメモリ１９ヘアクセス可能とする。

第１のメモリ１８から第２のメモリ１９へ情報転送する
場合、＠１のデータバッファ１２．第３のデータバッフ
ァ１４をディスエーブルし第２のデータバッファ１３を
イネーブルする。また第１のアドレスマルチプレクサ８
をｂ側にし、第２のアドレスマルチプレクサ９をＯ＠に
する。ここであらかじめメモり１７に誉いておいたアド
レスをアドレス設定レジスタｌＯを介してアドレスバス
２に出力し、第１のアドレスマルチプレクサ８゜第２の
アドレスマルチプレクサ９を介して、それぞれアドレス
バス３１，３２より第１のメモリ１８゜第２のメモリ１
９のアドレスを指定し、第１のメモリ１８からデータバ
ス５．第２のデータバッファ１３．データバス６を経由
して、第２のメモリ１９へ情報転送する。このとき、第
１のメモリ１８からの情報読出しと、第２のメモリ１９
への書込みを同時に行うため、コントロール信号発生器
１５によりメそリリード信号ＭＲＤ、２８．　　メモリ
ライト信号ＭＷＲ，３Ｇを発生させ、直接情報転送する
。アドレス設定レジスタｌＯへ同様にメモリ１７より連
続してアドレスを設定することにより、設定アドレスに
対応した情報を第１０メそり１８から第２のメモＩＪ　
１９へ連続して情報転送することができる。転送終了後
は第１のメモリ１８は第１のプロセッサー（第２のメモ
リ１９は第２のプロセッサ１６がアクセス可能な状態に
する。

＃Ｉ４２のメモリ１９から第２のプロセッサ１６が情報
を読込む場合、第２のデータバッファ１３をディスエー
ブル、第３のデータバッファ１４をイネーブルにし、第
２のアドレスマルチプレクサ９をｄ側にする。ここで、
第２のプロセッサ１６からアドレスバス３．第２のアド
レスマルチプレクサ９を介して、アドレスバス３２によ
り第２のメモリ１９のアドレス指定し、データバス６．
＠’３のデータバッファ１４．データバス７を介して、
第２のプロセッサ１６へ情報を読込む。

次に、第２図にコントロール信号発生器を示す。

ｍｌのメモリ１８と第２のメモリ１９の間を直接情報転
送する場合を考える。い１．第１のメモリ１８から第２
０メ七ＩＪ　１９へ情報転送するものとする。第１図の
レジスタ１１にコマンドをセットし、情報転送要求信号
ＲＱ２６．第４のメモ＋７１８から第２のメモリ１９へ
の転送要求信号Ｍ、、２５を発生させる。これをコント
ロール信号発生器１５のデコーダ３４へ入力し、デコー
ダの出力０，３５をイネーブルにし、第２の信号発生器
３６をイネーブルＩＬする。第２の信号発生器３６祉工
１０ライト個号３３を、クロック発振器３７により発生
するクロック４４で同期をとり、メモリリード匍号２８
．メモリライト信号３０を発生させ、第１のメモ＋７１
８から第２のメモリ１９へ情報を直接転送する。逆に第
２のメモリ１９から第１のメそ１７１８へ情報転送する
場合、第１図のレジスタ１１にコマンドをセットし、情
報転送要求佃４ＲＱ２６゜第２のメモリ１９から第１の
メモＩＪ　１　Ｂへの転送要求信号Ｍ□′に発生させる
。これをコントロール信号発生器１５のデコーダ３４へ
入力し、デコーダの出力Ｑ、３８をイネーブルにし第１
の信号発生器３９をイネーブルにする。第１の信号発生
器３９は、工１０ライト信号３３をクロック発振器３７
４Ｃより発生するクロック４４で同期をとり、メモリリ
ード信号２９．メモリライト信号２７を発生させ、第２
のメモリ１９から第１のメモリ１８へ情報を直接転送す
る。

第１のメそり１８と第２のメモリ１９０間で情報転送し
ない場合には、第１図のレジスタ１１をクリアし、コン
トロール伯゛号晃生器１５のデコーダ３４をディスエー
ブルし、デコーダ３４の出力をナイスエーブルにする。

これにより、第ｌの信号発生器３９．第２の信号発生器
３６をディスエーブルする０又、デコーダの出力をイン
バータ４０゜４１により反転させ、第１のバッファ４２
．第２のバッファ４３をイネーブルし、メモリリード信
号２０．メモリライト信号２１．　　メモリリード信号
２２．メモリライト信号２３力（それぞ九メモリライト
信号ＭＷＲ，２７，メモリリード信号ＭＩ’ｔＤ、２８
．　　メモリリード信号ＭＲＤ、２９゜メモリライト信
号ＭＷＲ，３０となり、第１のメモリ！８．第２のメモ
リ１９へ入力される。これＫより、第１図の第１のプロ
セッサ１が第１のメモリ１８Ｋ、第２のプロセッサ１６
が８１４２のメモリ１９ヘアクセス可能とする０この場
合、同時に、第１図の第１のデータパツファ１２．第３
のデータバツ７ア１４をイネーブルにし、第２のデータ
バツ７ア］３をディスエーブルにする。

第３図は、コントロール信号発生器１５の内蔵する第１
の信号発生器３９．（［１号％生儀３６より発生させる
メモリライト信号ＭＷＲ，２７，メモリリード信号ＭＲ
Ｄ、２８．　メモリリード信号ＭＲＤ、２９．　　メモ
リライト信号ＭＷＲ，３０を示したものである。第２の
プロセッサ１６より発生さゼる工１０ライト信号３３を
、クロック４４により同期をとり、各信号を発生させる
。Ｉ　／　Ｏライト信号３３をクロック４４にて同期を
とり、信号ｌを７作り・、この信号１をクロック４４で
１パルス分遅延させ信号２を作る。信号１と信号２の論
理＆をとり、メモリリード信号ＭＲＤ、２８．ＭＲＤ、
２９を発生さぜる０また信号ｌと信号２の論理和をとり
、メモリライト信号ＭＷＲ，２７゜ＭＷＲ，３０を発生
させる。ところで、Ｉ１０ライト化号３３は、第１図の
アドレス設尾レジスタ１０にアドレスをセットする際に
、第１のプロセッサ１６が発生する信号である。

〔発明の効果〕

以下、本発明の特徴・効果を１とめる。

０）　新しい機能・・・メモリから他のメモリへ直接情
報転送できる。

（ロ）性能、効率の向上・・・ＣＰＵ、ＤＭＡコントロ
ーラ、本方式の比較を行う。比較条件を次に示す。

■　１００個の情報をメモリからメモリへ転送。

■　ｃｐＵの場合、ストリンゲス命令を使用し、命令７
エツチはｌサイクルとする。

■　ＤＭＡコントローラは、アドレス、転送回数等の設
定時間は含１ず、実転送時間とする。

■　本方式はＣＰＵと同様に、ストリンゲス命、令を使
用し、命令フェッチは１サイクルとする０ｏＯＰＵ　　命令７エツチ＋転送サイクル（メモリリー
ド十メモリライト）×転送数＝１＋（］＋１）Ｘ１００
＝２０１　　（サイクル）ｏＤＭＡコントローラ　転送
サイクル（メモリリード十メモリライト）　×転送数＝
　（１＋１）Ｘ１００＝２００　　（サイクル］０木刀式　命令フェッチ＋転送サイクル（メモリリード
／２イト）＝１＋ｌＸ１００＝１０１　（サイクル）以上に示したように、本方式は他の方式のはは１／２の
サイクルで同じ情報転送が実机できる。

Ｏ経済性　別にＤＭＡコントローラをもつ必要がなく、
コスト的には、他の方式と同等以下である。

【図面の簡単な説明】

第１囚は、本発明の一つの実施例を示すブロック図、第
２図は第１図のコントロール信号発生器部分を示すブロ
ック図、第３図は第２図の第１の信号発生器、第２の信
号発生器より発生させるコントロール信号のタイミング
チャートである。１．２，３，３１．３２・・・アドレスバス、４゜５、
　６．　７・・・データパス、８・・・アドレスマルチ
プレクサ８．９・・・アドレスマルチプレクサ、、１０
・−・アドレス設定レジスタ、１１・・・レジスタ、１
２・・・データバッファ１．１３・・・データバッ７ア
７．１４・・・データバツ７ア３．１５・・・コントロ
ール信号発生器、１６・・・プロセッサ１．１７・・・
メモリ、１８・・・メモリ１．１９・・・メモリ７．２
０．２２・・・メモリリード個号、２１．２３・・・メ
モリライト化。号、２４・・・転送要求信号Ｍ□、　２５・・・転送要
求係号Ｍ１１、２６・・・情報転送喪求伯号、２７・・
・メモリライト信号ＭＷＲ，，２８・・・メモリリード
信号ＭＲＤ、、２９・・・メモリリード信号ＭＲＤ、、
３０・・・メモリライト信号ＭＷＲ，，３３・・・工１
０ライト信号、３４・・・デコーダ、３５・・・デコー
ダの出力０１．３６・・・信号発生器２．３７・・・ク
ロック発振器、３８・・・デコーダの出力０３．３９・
・・信号発生器１．４０．４１・・・インバータ、４２
・・・バッファ３．４３・・・バッファ３．４４・・・
クロックづ；）−；　　　ノ　　　ｔン（１／Ｚ／？）４＄　２　　目第　　３　　図

Claims

【特許請求の範囲】

メモリから別のメモリへ情報を転送する場合、情報の転
送をつかさどる処理装置を経由せずに、直接メモリから
メモリへ情報を転送させる情報転送方式。