KR20050044125A - 공유메모리를 이용한 이중화 장치 및 그 제어 방법 - Google Patents

공유메모리를 이용한 이중화 장치 및 그 제어 방법 Download PDF

Info

Publication number
KR20050044125A
KR20050044125A KR1020030078688A KR20030078688A KR20050044125A KR 20050044125 A KR20050044125 A KR 20050044125A KR 1020030078688 A KR1020030078688 A KR 1020030078688A KR 20030078688 A KR20030078688 A KR 20030078688A KR 20050044125 A KR20050044125 A KR 20050044125A
Authority
KR
South Korea
Prior art keywords
processor card
shared memory
bus
processor
active
Prior art date
Application number
KR1020030078688A
Other languages
English (en)
Inventor
권오덕
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR1020030078688A priority Critical patent/KR20050044125A/ko
Publication of KR20050044125A publication Critical patent/KR20050044125A/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16—Error detection or correction of the data by redundancy in hardware
    • G06F11/20—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
    • G06F11/202—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where processing functionality is redundant
    • G06F11/2038—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where processing functionality is redundant with a single idle spare processing component
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16—Error detection or correction of the data by redundancy in hardware
    • G06F11/20—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
    • G06F11/202—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where processing functionality is redundant
    • G06F11/2043—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where processing functionality is redundant where the redundant components share a common memory address space

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Hardware Redundancy (AREA)

Abstract

본 발명은 한 개의 공유 메모리로 구현된 이중화 장치 및 이중화 제어 방법에 관한 것으로, 본 발명에 따른 이중화 장치는, 공통의 작업을 수행하는 적어도 두 개의 프로세서 카드(20,30); 상기 적어도 두 개의 프로세서 카드로부터 작업 데이터를 수신하여 저장하는 공유메모리(50); 및 상기 적어도 두 개의 프로세서 카드와 공유메모리 사이에 연결되어 Active 상태에 있는 하나의 프로세서 카드만이 상기 공유메모리에 접근할 수 있도록 허용하는 버스 교환기(40)를 포함하는것을 특징으로 한다. 또한, 상기 프로세서 카드(20,30)는 Active 상태가 될 때 상기 버스 교환기(40)에 인에이블(Enable) 신호를 송신하는 이중화 제어기(23,33)를 더 포함하는 것을 특징으로 한다. 본 발명에 따르면, 시스템에 필요한 메모리의 개수를 한 개로 줄일 수 있으므로 고가의 메모리 자원의 낭비를 줄일 수 있다.

Description

공유메모리를 이용한 이중화 장치 및 그 제어 방법{A duplex apparatus using shared memory and a method for controlling the same}
본 발명은 이중화 제어기를 이용하여 한 개의 공유 메모리로 구현된 이중화 장치 및 상기 이중화 장치가 한 개의 공유 메모리에 접근하는 이중화 제어 방법에 관한 것으로, 보다 상세하게는, 이중화로 구현된 교환기시스템에서 공통의 작업을 수행하는 두 개의 메인 프로세서 카드가 동시에 동일한 메모리를 공유하는 방식으로 이중화를 구현한 이중화 장치 및 이중화 제어 방법에 관한 것이다.
최근 전자통신기술이 발달함에 따라, 교환시스템이 제공하는 서비스는 기존의 음성교환 서비스뿐만 아니라 컴퓨터 및 멀티미디어 산업에서 요구하는 다양한 품질의 멀티미디어 데이터교환 서비스를 포함하게 되었다. 그 결과, 기존의 교환기용 소프트웨어의 일부 혹은 전부를 새로운 서비스기능을 제공하는 새로운 교환기용 소프트웨어로 교체하여야 하는 경우가 빈번하게 발생하고 있다. 그러나, 이러한 교환기용 소프트웨어의 교체 작업이 있을 경우에도, 교환시스템이 제공하는 각종 정보의 교환기능은 중단 없이 제공되어야 한다. 즉, 교환시스템을 정지시키고 소프트웨어를 교체할 수는 없는 것이다. 나아가, 소프트웨어 업그레이드를 종료한 후 새로이 설치된 소프트웨어는 기존의 소프트웨어가 처리 중이던 서비스를 그대로 이어받아 연속적으로 제공하여야 한다. 또한, 교환시스템 내에 고장이 발생하였을 경우에도 교환기능이 중단 없이 제공될 수 있는 고장감내(fault tolerance) 기능이 교환시스템에 요구되고 있다. 때문에 연속적인 서비스를 보장하면서 소프트웨어를 교체하거나 교환시스템을 유지보수할 수 있는 방법에 대한 연구가 활발하게 진행되어 왔다.
그 결과, 시스템의 고장이 발생하거나 소프트웨어를 교체하는 중에도 중단 없는 서비스를 제공할 수 있는 고장감내 구조가 다수 개발되었는데, 그 중에서 대표적인 방식이 Active/Stand-by 이중화 방식이다. Active/Stand-by 이중화 구조는 평상시에 Active측만이 서비스를 제공하고 있다가, Active측에 결함 또는 고장 등이 발생하는 경우 Active측을 대신하여 Stand-by측이 서비스를 연속적으로 제공하도록 하고 있다. 이러한 이중화 구조를 활용하여 교환시스템에서는 높은 가용성을 보장하면서 서비스의 중단 없이 유지보수 작업을 수행할 수 있다.
도 1은 이러한 종래의 이중화 장치 및 이중화 제어 과정을 도시하는 블록도이다. 도 1에 도시된 바와 같이, 이중화 구조가 구현된 종래의 교환시스템에서는 공통의 작업을 수행하는 두 개의 메인 프로세서 카드(200,300)가 백보드(Back-Board)(100)에 실장되어 있으며, 각 메인 프로세서 카드(200,300)는 CPU(210,310), FIFO 메모리(210,310), 이중화 제어기(Duplication Controller)(230,330) 및 주 메모리(250,350)로 구성되어 있다. 여기에서, 상기 각 메인 프로세서 카드(200,300)는 동시에 주 메모리(250,350)에 접근하여 데이터를 입출력하는 Concurrent write 방식에 의해 Active 프로세서 카드와 Stand-by 프로세서 카드의 주 메모리 내용을 항상 같은 내용으로 유지하고, Active 프로세서 카드의 장애시에 Stand-by 프로세서 카드가 시스템 제어를 이어받아 작업을 그대로 계속 수행할 수 있게 함으로써 교환시스템 전체의 신뢰성 및 안정성을 확보할 수 있게 하였다.
그러면, 도 2를 참조하여, 상기와 같은 종래의 이중화 장치에서 이중화 제어를 위한 동작 과정을 구제적으로 살펴본다. 먼저, 교환기시스템이 부팅되면 두 개의 메인 프로세서 카드(200,300)는 S-채널(400)을 통해 Active/Stand-by를 결정하는 Negotiation 단계를 수행한다. 그 결과, 두 개의 메인 프로세서 카드 중에서 하나는 Active 프로세서 카드가 되어 교환기시스템의 각종 작업을 수행하며, 다른 하나는 Stand-by 프로세서 카드가 되어 대기 상태에 있게 된다.
그 후, 상기 Active 프로세서 카드가 작업을 수행하면서 자신의 주 메모리에 데이터 쓰기(Data write) 동작을 할 경우 이중화 채널(D-CH)을 통해 상기 Stand-by 프로세서 카드의 주 메모리의 동일한 메모리 영역에 동시에 동일한 데이터를 쓰는 동작(즉, Concurrent write 동작)을 수행한다(Dual copy). 이러한 방식으로, 교환기시스템의 운용중에는 Active 프로세서 카드와 Stand-by 프로세서 카드의 주 메모리의 데이터는 항상 같은 내용을 유지하도록 한다.
만약, Active 프로세서 카드의 동작 도중에 소프트웨어의 교체나 시스템의 장애 등으로 상기 Active 프로세서 카드의 동작이 멈추게 되면, Interrupt를 발생시켜 S-채널을 통해 Stand-by 프로세서 카드의 장애를 Stand-by 프로세서 카드에 통보하게 된다. 그러면, 상기 Stand-by 프로세서 카드는 Active 프로세서 카드의 주 메모리에 있는 데이터와 동일한 메모리 데이터를 가지고 Active 되어, 상기 Active 프로세서 카드가 하던 작업을 그대로 계속하여 수행하게 된다.
그런데, 이러한 종래의 이중화 기술을 사용하면 이중으로 구성되어 공통의 작업을 수행하는 두 장의 메인 프로세서 카드는 각 보드(즉, Active/Stand-by 보드)마다 독자적인 주 메모리를 실장하여 공통의 데이터를 운용한다. 따라서, 이럴 경우 공통 작업을 수행하는 두 장의 메인 프로세서 카드는 동일한 데이터를 저장하고 있는 두 개의 메모리를 사용하는 것이므로 고가의 메모리 자원을 낭비하는 결과가 된다.
본 발명은 이와 같은 종래의 문제점을 해결하기 위한 것이다. 따라서, 본 발명은 교환기시스템에서 이중화 제어기를 이용하여 하나의 공유메모리를 두 개 이상의 메인 프로세서 카드가 공유하도록 함으로써 공통의 작업을 수행할 수 있도록 하는 이중화 장치를 제공하는 것을 목적으로 한다.
또한, 본 발명의 목적은 상기와 같은 이중화 장치에서 두 개 이상의 메인 프로세서 카드가 동시에 동일한 메모리를 공유하여 공통의 작업을 수행할 수 있도록 하는 이중화 제어 방법을 제공하는 것이다.
상기와 같은 목적을 달성하기 위하여, 본 발명에 따른 이중화 장치는, 공통의 작업을 수행하는 적어도 두 개의 프로세서 카드(20,30); 상기 적어도 두 개의 프로세서 카드로부터 작업 데이터를 수신하여 저장하는 공유메모리(50); 및 상기 적어도 두 개의 프로세서 카드와 공유메모리 사이에 연결되어 Active 상태에 있는 하나의 프로세서 카드만이 상기 공유메모리에 접근할 수 있도록 허용하는 버스 교환기(40)를 포함하는것을 특징으로 한다. 여기서, 상기 프로세서 카드(20,30)는 Active 상태가 될 때 상기 버스 교환기에 인에이블(Enable) 신호를 송신하는 이중화 제어기(23,33)를 더 포함하는 것을 특징으로 한다.
또한, 본 발명에 따른 이중화 제어 방법은, 부팅시, 적어도 두 개의 프로세서 카드 중 하나를 Active 상태로 정하고 나머지를 Stand-by로 결정하는 단계; Active 프로세서 카드가 버스 교환기에 인에이블 신호를 송신하는 단계; 및 버스 교환기가 인에이블 신호를 송신한 Active 프로세서 카드 쪽의 버스를 열어 공유메모리에 연결시키고, 다른 Stand-by 프로세서 카드 쪽의 버스는 닫아 공유메모리와의 연결을 금지하는 단계를 포함하는 것을 특징으로 한다. 본 발명에 따른 이중화 제어 방법은, 또한, 작업 중인 Active 프로세서 카드에 장애가 발생할 경우, 이를 Stand-by 프로세서 카드에 통보하는 단계; 통보를 받은 Stand-by 프로세서 카드들 중 하나가 Active 되면서 상기 버스 교환기에 인에이블 신호를 송신하는 단계; 상기 인에이블 신호를 수신한 버스 교환기가 장애가 발생한 프로세서 카드 쪽의 버스를 닫아 공유메모리와의 연결을 끊고, 새로 Active 된 프로세서 카드 쪽의 버스를 열어 공유메모리와 연결시키는 단계; 및 새로 Active 된 프로세서 카드가 버스 교환기를 통해 공유메모리에 접근하여 장애가 발생한 프로세서 카드가 수행하던 작업을 계속하여 진행하는 단계를 더 포함하는 것을 특징으로 한다.
즉, 종래의 기술에서는 이중화로 구현된 교환기시스템의 각 메인 프로세서 카드가 각각 자신의 메모리를 실장하여 동일한 데이터를 각각 저장하고 있었으나, 본 발명에서는 이중화로 구현된 각각의 메인 프로세서 카드가 이중화 제어기의 제어를 통해 선택적으로 하나의 메모리에 접근할 수 있도록 함으로써 단지 한 개의 공유메모리(Shared Memory)를 사용하여 이중화를 구현할 수 있다. 따라서, 종래에는 메인 프로세서 카드의 개수만큼의 메모리가 필요하였으나 본 발명에서는 필요한 메모리의 수를 하나로 줄일 수 있다.
그러면, 첨부한 도면을 참조로 하여, 본 발명의 일실시예에 따른 본 발명의 구성 및 동작에 대해 상세하게 설명하도록 한다.
도 3은 본 발명에 따른 이중화 장치를 도시하는 블록도이다. 도 3에 도시된 바와 같이, 본 발명에 따른 이중화 장치에서, 공통의 작업을 수행하는 두 개의 동일한 메인 프로세서 카드(20,30)가 하나의 백보드(Back-Board)(10) 내에 실장되어 있다는 점에서는 종래의 이중화 장치와 동일하다. 그러나, 종래의 이중화 장치와는 달리 상기 메인 프로세서 카드(20,30)에는 메모리가 존재하지 않는다. 도시된 바와 같이, 상기 메인 프로세서 카드(20,30)는 CPU(21,31), FIFO(22,32) 및 이중화 제어기(Duplication Controller)(23,33)를 포함하고는 있지만 메모리는 포함하고 있지 않다. 본 발명에 따른 이중화 장치에서, 메모리(50)는 메인 프로세서 카드(20,30)가 아닌 백보드(10) 내에 실장되어 있다. 본 발명에서 상기 메모리(50)는 상기 메인 프로세서 카드(20,30)가 함께 공유하기 때문에 공유메모리(Shared Memory)라고 부르기로 한다. 상기 공유메모리(50)는 기존의 메인 프로세서 카드(200,300)에 실장되던 SDRAM과 동일한 종류이지만, 메인 프로세서 카드에는 위치하지 않고 백보드 상에 실장된다.
또한, 본 발명에서는, 두 개의 메인 프로세서 카드(20,30)가 이중화 제어기의 제어를 통해 상기 하나의 공유메모리(50)에 선택적으로 접근할 수 있도록 하기 위해 버스 교환기(40)가 추가된다. 메인 프로세서 카드(20,30)와 공유메모리(50) 사이에 위치하여 백보드(10) 상에 실장되는 상기 버스 교환기(40)는 3개의 포트를 가지는데, 제1포트는 제1메인 프로세서 카드(20)에 연결되고, 제2포트는 제2메인 프로세서 카드(30)에 연결되며, 제3포트는 공유메모리(50)에 연결된다. 이러한 구조에서, 상기 버스 교환기(40)는 메인 프로세서 카드의 이중화 제어기로부터 인에이블(Enable) 신호를 받으면, 상기 인에이블 신호를 송신한 메인 프로세서 카드와 연결된 버스만을 공유메모리에 선택적으로 연결시키도록 동작한다.
그러면, 본 발명에 따른 이중화 장치에서 이중화 제어 과정을 도시하는 도 4를 참조하여, 본 발명에 따른 이중화 장치의 동작에 대해 상세히 살펴보도록 한다.
먼저, 교환기시스템이 부팅되면, 상기 두 개의 메인 프로세서 카드(20,30)는 S-채널(60)을 통해 신호를 주고 받으며 둘 중 하나의 메인 프로세서 카드가 Active 상태로 되고 다른 하나의 메인 프로세서 카드는 Stand-by 상태로 된다. 보다 구체적인 Active/Stand-by 결정 과정에 대해서는 이미 공지된 것이므로 설명을 생략한다. 설명의 편의를 위해, 상기 결정 단계에서 제1메인 프로세서 카드(20)가 Active 상태가 되고, 제2메인 프로세서 카드(30)가 Stand-by 상태가 되었다고 가정한다. 이렇게 Active 상태가 되어 각종 작업을 수행하는 프로세서 카드를 Active 프로세서 카드라 하고, Stand-by 상태가 되어 작업 대기 중에 있는 프로세서 카드를 Stand-by 프로세서 카드라 한다.
상기 Active/Stand-by 결정 단계가 완료되면, Active 상태가 된 제1메인 프로세서 카드(20)의 이중화 제어기(23)는 인에이블(Enable) 신호를 버스 교환기(40)에 송신한다. 상기 인에이블 신호를 수신한 버스 교환기(40)는 인에이블 신호를 송신한 제1메인 프로세서 카드(20)에 연결된 제1포트(도시되지 않음) 쪽의 버스(Bus)를 열어 상기 제1메인 프로세서 카드(20)와 공유메모리(50)를 서로 연결시킨다. 그리고 Stand-by 상태에 있는 제2메인 프로세서 카드(30)에 연결된 제2포트(도시되지 않음) 쪽의 버스를 폐쇄하여 제2메인 프로세서 카드(30)와 공유메모리(50)의 연결을 막는다. 그런 후에는, Active 프로세서 카드인 제1메인 프로세서 카드(20)가 상기 공유메모리(50)에 접근(Access)하여 운용하면서 각종 작업을 수행하고, 필요한 작업 데이터들을 공유메모리(50)에 저장한다. 반면, Stand-by 프로세서 카드인 제2메인 프로세서 카드(30)는 Stand-by 상태로 대기하게 된다.
이러한 방식으로 상기 제1메인 프로세서 카드(20)가 작업을 수행하는 도중에 장애가 발생하게 되면, 상기 제1메인 프로세서 카드(20)는 인터럽트를 걸어 S-채널을 통해 대기중이던 제2메인 프로세서 카드(30)에 장애 사실을 통보하고 작업 권한을 상기 제2메인 프로세서 카드(30)에 넘기게 된다. 제2메인 프로세서 카드(30)는 제1메인 프로세서 카드(20)로부터 장애 사실을 통보받고 Active 상태가 된다. 그러면, 상기 제2메인 프로세서 카드(30)의 이중화 제어기(33)는 인에이블 신호를 버스 교환기에 송신한다.
상기 인에이블 신호를 수신한 버스 교환기(40)는 인에이블 신호를 송신한 제2메인 프로세서 카드(30)에 연결된 제2포트 쪽의 버스를 열어 상기 제2메인 프로세서 카드(30)와 공유메모리(50)를 서로 연결시킨다. 그리고 장애가 발생한 제1메인 프로세서 카드(20)에 연결된 제1포트 쪽의 버스를 폐쇄하여 제1메인 프로세서 카드(20)와 공유메모리(50)의 연결을 끊는다. 따라서, 이제는 제2메인 프로세서 카드(30)가 Active 프로세서 카드가 된다. 이렇게 Active 상태가 된 제2메인 프로세서 카드(30)는 상기 공유메모리(50)에 접근하여 장애가 발생한 제1메인 프로세서 카드(20)가 하던 작업을 그대로 이어받아 계속하여 진행한다.
상기 제2메인 프로세서 카드(30)가 정상적으로 제1메인 프로세서 카드(20)의 작업을 승계하여 진행하게 되면, 시스템 운용자는 장애 중인 제1메인 프로세서 카드(30)의 수리, 교체 또는 소프트웨어의 업그레이드 등의 작업을 수행할 수 있다.
지금까지 본 발명의 구성 및 동작에 대해 상세하게 설명하였다. 여기서, 본 발명은 상술한 예시적인 실시예에만 한정되지 않는다는 점을 유의하여야 한다. 당업자라면 본 발명의 기술적 사상의 범위 내에서 본 발명에 대한 다양한 변형을 가할 수 있을 것이다. 예컨대, 본 발명의 상세한 설명에서는 두 개의 프로세서 카드만으로 이중화 기법을 구현하는 것으로 설명하였으나, 본 발명과 동일한 원리를 이용하여 3개 이상의 프로세서 카드가 하나의 공유메모리를 공유하는 이중화 기법도 충분히 구현할 수 있는 것이다. 또한, 두 개의 독립된 작업을 4개의 프로세서 카드가 수행하는 이중화 기법 역시 동일한 방법으로 구현될 수 있을 것이다.
이상에서 설명하였듯이, 본 발명에 따르면, 각각의 프로세서 카드마다 별도의 메모리를 구비할 필요가 없고, 백보드에 하나의 메모리만을 실장하여도 충분히 작업을 수행할 수 있다. 따라서, 필요한 메모리의 개수를 한 개로 줄일 수 있으므로 고가의 메모리 자원의 낭비를 줄일 수 있다. 또한, 종래의 경우에는 Active 프로세서의 쓰기 동작이 있을 때마다 이를 Stand-by 프로세서의 메모리에 복사하는 작업이 필요하였으나, 본 발명에서는 이러한 작업이 불필요하므로 프로세서의 동작을 보다 단순화 할 수 있어 시스템의 기능이 향상된다.
도 1은 종래의 이중화 장치를 도시하는 블록도이다.
도 2는 종래의 이중화 장치에서 이중화 제어 과정을 도시하는 흐름도이다.
도 3은 본 발명에 따른 이중화 장치를 도시하는 블록도이다.
도 4는 본 발명에 따른 이중화 장치에서 이중화 제어 과정을 도시하는 흐름도이다.
※ 도면의 주요 부분에 대한 부호의 설명 ※
10......백보드(Back-board) 20,30...프로세서 카드
21,31...CPU 22,32...FIFO
23,33...이중화 제어기 40......버스 교환기
50......공유 메모리 60......S-채널(S-Channel)

Claims (10)

  1. 공통의 작업을 수행하는 적어도 두 개의 프로세서 카드;
    상기 적어도 두 개의 프로세서 카드로부터 작업 데이터를 수신하여 저장하는 공유메모리; 및
    상기 적어도 두 개의 프로세서 카드와 공유메모리 사이에 연결되어 Active 상태에 있는 하나의 프로세서 카드만이 상기 공유메모리에 접근할 수 있도록 허용하는 버스 교환기를 포함하는 것을 특징으로 하는 이중화 장치.
  2. 제 1 항에 있어서,
    상기 적어도 두 개의 프로세서 카드는, 부팅시 하나의 프로세서 카드만이 Active 상태가 되어 작업을 수행하고 나머지 프로세서 카드는 Stand-by 상태가 되어 대기하는 것을 특징으로 하는 이중화 장치.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 프로세서 카드는 Active 상태가 될 때 상기 버스 교환기에 인에이블 신호를 송신하는 이중화 제어기를 더 포함하는 것을 특징으로 하는 이중화 장치.
  4. 제 3 항에 있어서,
    상기 버스 교환기는 인에이블 신호를 송신한 Active 프로세서 카드 쪽의 버스를 열어 공유메모리에 연결시키고, 다른 Stand-by 프로세서 카드 쪽의 버스는 닫아 공유메모리와의 연결을 금지하는 것을 특징으로 하는 이중화 장치.
  5. 제 1 항에 있어서,
    상기 적어도 두 개의 프로세서 카드, 공유메모리 및 버스 교환기는 하나의 백보드에 설치되어 있는 것을 특징으로 하는 이중화 장치.
  6. 제 1 항 또는 제 4 항에 있어서,
    Active 프로세서 카드에 장애가 발생할 경우, 다른 Stand-by 프로세서 카드들 중 하나가 Active 상태가 되어 Active된 프로세서 카드가 상기 버스 교환기에 인에이블 신호를 송신하고 장애가 발생한 프로세서 카드의 작업을 계속하여 수행하는 것을 특징으로 하는 이중화 장치.
  7. 부팅시, 적어도 두 개의 프로세서 카드 중 하나를 Active 상태로 정하고 나머지를 Stand-by로 결정하는 단계;
    Active 프로세서 카드가 버스 교환기에 인에이블 신호를 송신하는 단계; 및
    버스 교환기가 인에이블 신호를 송신한 Active 프로세서 카드 쪽의 버스를 열어 공유메모리에 연결시키고, 다른 Stand-by 프로세서 카드 쪽의 버스는 닫아 공유메모리와의 연결을 금지하는 단계를 포함하는 것을 특징으로 하는 이중화 제어 방법.
  8. 제 7 항에 있어서,
    상기 이중화 제어 방법은:
    작업 중인 Active 프로세서 카드에 장애가 발생할 경우, 이를 Stand-by 프로세서 카드에 통보하는 단계;
    통보를 받은 Stand-by 프로세서 카드들 중 하나가 Active 되면서 상기 버스 교환기에 인에이블 신호를 송신하는 단계;
    상기 인에이블 신호를 수신한 버스 교환기가 장애가 발생한 프로세서 카드 쪽의 버스를 닫아 공유메모리와의 연결을 끊고, 새로 Active 된 프로세서 카드 쪽의 버스를 열어 공유메모리와 연결시키는 단계; 및
    새로 Active 된 프로세서 카드가 버스 교환기를 통해 공유메모리에 접근하여 장애가 발생한 프로세서 카드가 수행하던 작업을 계속하여 진행하는 단계를 더 포함하는 것을 특징으로 하는 이중화 제어 방법.
  9. 제 7 항 또는 제 8 항에 있어서,
    상기 프로세서 카드는 Active 상태가 될 때 상기 버스 교환기에 인에이블 신호를 송신하기 위한 이중화 제어기를 포함하는 것을 특징으로 하는 이중화 제어 방법.
  10. 제 7 항 또는 제 8 항에 있어서,
    상기 공유메모리는 프로세서 카드 내에 위치하지 않고 백보드 내에 실장되는 것을 특징으로 하는 이중화 제어 방법.
KR1020030078688A 2003-11-07 2003-11-07 공유메모리를 이용한 이중화 장치 및 그 제어 방법 KR20050044125A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020030078688A KR20050044125A (ko) 2003-11-07 2003-11-07 공유메모리를 이용한 이중화 장치 및 그 제어 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030078688A KR20050044125A (ko) 2003-11-07 2003-11-07 공유메모리를 이용한 이중화 장치 및 그 제어 방법

Publications (1)

Publication Number Publication Date
KR20050044125A true KR20050044125A (ko) 2005-05-12

Family

ID=37244527

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030078688A KR20050044125A (ko) 2003-11-07 2003-11-07 공유메모리를 이용한 이중화 장치 및 그 제어 방법

Country Status (1)

Country Link
KR (1) KR20050044125A (ko)

Similar Documents

Publication Publication Date Title
KR100610153B1 (ko) 다중 시스템 호스트간의 전환 방법
KR100610152B1 (ko) 다중 시스템 프로세서간의 전환 방법
KR100558667B1 (ko) 다중 시스템 호스트를 사용하여 버스를 제어하는 방법
US6327670B1 (en) Duplex processor with an update bus and method for operating the update bus
US6785840B1 (en) Call processor system and methods
US6944684B1 (en) System for selectively using different communication paths to transfer data between controllers in a disk array in accordance with data transfer size
US6389554B1 (en) Concurrent write duplex device
US20070070535A1 (en) Storage system and component replacement processing method thereof
JP2006178659A (ja) フォールト・トレラント・コンピュータシステムと、そのための割り込み制御方法
KR100429899B1 (ko) Ｆｕｄｃｏｍ에 의한 결함허용 제어장치 및 방법
US5974491A (en) High speed data transfer apparatus for duplexing system
JP2001154896A (ja) 計算機およびそのファイル更新方法
KR20050044125A (ko) 공유메모리를 이용한 이중화 장치 및 그 제어 방법
JP4679178B2 (ja) 通信装置及びメモリ装置
KR20000032947A (ko) 통신 시스템의 프로세서 이중화 장치
KR100260895B1 (ko) 비동기전송모드근거리통신망시스템의고속이중화방법
KR100214122B1 (ko) 프로세서간 통신 데이터의 손실을 방지할 수 있는 이중화구조를 갖는 통신시스템
JP3130859B2 (ja) 音声応答サービス継続方式
KR100228306B1 (ko) 핫-스탠바이 이중화 장치 및 그의 구현 방법
KR20050070171A (ko) 프로세서 이중화 보드
KR20030068663A (ko) 이중화 보드간의 비휘발성 메모리 정보 동기화 장치 및 방법
JPWO2004079573A1 (ja) マルチプロセッサシステム
KR100431467B1 (ko) 프로세서간 이중화 시스템 및 방법
JP3260435B2 (ja) 情報通信システム
KR19990001831A (ko) 공유 메모리를 이용한 이중화 방법

Legal Events

Date Code Title Description
N231 Notification of change of applicant
WITN Withdrawal due to no request for examination