JPH05165667A - 二重化制御装置 - Google Patents
二重化制御装置Info
- Publication number
- JPH05165667A JPH05165667A JP3352754A JP35275491A JPH05165667A JP H05165667 A JPH05165667 A JP H05165667A JP 3352754 A JP3352754 A JP 3352754A JP 35275491 A JP35275491 A JP 35275491A JP H05165667 A JPH05165667 A JP H05165667A
- Authority
- JP
- Japan
- Prior art keywords
- normal
- control unit
- standby
- input
- duplex
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Hardware Redundancy (AREA)
- Multi Processors (AREA)
Abstract
(57)【要約】
【目的】 常用系と待機系からなる二重化制御装置にお
いて、制御ユニット間の常用系，待機系を決める二重化
リンクが断線、あるいは外れた場合にも、正常な運転が
継続できるようにする。 【構成】 ２台の制御ユニット１，２と１台又は複数台
の入出力ユニット３からなり、前記制御ユニットの一方
が入出力ユニットの制御権を持つ常用系、他方が制御権
のない待機系として動作する二重化制御装置において、
常用／待機状態を決めるための二重化リンクを複数個
８，９設けた。
いて、制御ユニット間の常用系，待機系を決める二重化
リンクが断線、あるいは外れた場合にも、正常な運転が
継続できるようにする。 【構成】 ２台の制御ユニット１，２と１台又は複数台
の入出力ユニット３からなり、前記制御ユニットの一方
が入出力ユニットの制御権を持つ常用系、他方が制御権
のない待機系として動作する二重化制御装置において、
常用／待機状態を決めるための二重化リンクを複数個
８，９設けた。
Description
【０００１】
【産業上の利用分野】本発明は常用系と待機系とを有
し、いずれの系に故障が発生した場合でも残りの系で正
常な運転の可能な二重化制御装置に関する。
し、いずれの系に故障が発生した場合でも残りの系で正
常な運転の可能な二重化制御装置に関する。
【０００２】
【従来の技術】図３は従来の二重化制御装置の構成を示
すブロック図である。従来の二重化制御装置は、Ａ系制
御ユニット１、Ｂ系制御ユニット２及び入出力ユニット
３から構成される。図では入出力ユニット３を１台とし
ているが、これが複数台あってもよい。更に、入出力ユ
ニット３はＡ系入出力バッファ４、Ｂ系入出力バッファ
５及び複数の入出力モジュール６より構成されている。
これらのユニット間は双方向の伝送を行なうデータ伝送
ライン７により、Ａ系制御ユニット１とＢ系制御ユニッ
ト２間、Ａ系制御ユニット１とＡ系入出力バッファ４
間、Ｂ系制御ユニット２とＢ系入出力バッファ５間が接
続されている。又、Ａ系制御ユニット１とＢ系制御ユニ
ット２間は、制御ユニット間二重化リンク８により接続
されている。更に入出力ユニット３の内部は、Ａ系入出
力バッファ４、Ｂ系入出力バッファ５、複数台の入出力
モジュール６が入出力バス10を介して接続されている。
すブロック図である。従来の二重化制御装置は、Ａ系制
御ユニット１、Ｂ系制御ユニット２及び入出力ユニット
３から構成される。図では入出力ユニット３を１台とし
ているが、これが複数台あってもよい。更に、入出力ユ
ニット３はＡ系入出力バッファ４、Ｂ系入出力バッファ
５及び複数の入出力モジュール６より構成されている。
これらのユニット間は双方向の伝送を行なうデータ伝送
ライン７により、Ａ系制御ユニット１とＢ系制御ユニッ
ト２間、Ａ系制御ユニット１とＡ系入出力バッファ４
間、Ｂ系制御ユニット２とＢ系入出力バッファ５間が接
続されている。又、Ａ系制御ユニット１とＢ系制御ユニ
ット２間は、制御ユニット間二重化リンク８により接続
されている。更に入出力ユニット３の内部は、Ａ系入出
力バッファ４、Ｂ系入出力バッファ５、複数台の入出力
モジュール６が入出力バス10を介して接続されている。
【０００３】次に、従来の二重化制御装置の作用につい
て説明する。Ａ系制御ユニット１及びＢ系制御ユニット
２は、プロセス制御のための調整演算、あるいはシーケ
ンス演算をサイクリックに実行するが、常時は、一方の
制御ユニットが入出力ユニット３の制御権を持つ常用
系、他方が入出力ユニット３の制御権がない待機系とし
て動作する。即ち、選択されたいずれか一方の制御ユニ
ットが常用系として入出力ユニット３の制御権を持ち、
データ伝送ライン７で接続された自系の入出力バッファ
を介して入出力モジュール６からのプロセスデータの読
み込み、あるいは入出力モジュール６への演算結果のデ
ータの書き込みを行なう。いずれの制御ユニットが常用
系となり、いずれが待機系となるかは図４に示す制御ユ
ニット常用／待機切り換えロジック回路11によって決定
される。以下に図４に示す常用／待機切り換えロジック
回路11の説明をする。図４に示す制御ユニット常用／待
機切り換えロジック回路11は、Ａ系制御ユニット１で
は、Ａ系制御ユニット電源電圧低信号ｄA の否定信号
と、Ａ系制御ユニット故障信号ｅA の否定信号と、Ｂ系
制御ユニット常用／待機信号ｆB の否定信号を入力とす
るＡＮＤ回路12と、Ｂ系制御ユニット２では、Ｂ系制御
ユニット電源電圧低信号ｄB の否定信号と、Ｂ系制御ユ
ニット故障信号ｅB の否定信号と、Ａ系制御ユニット常
用／待機信号ｆA の否定信号を入力とするＡＮＤ回路12
とからなり、これらの間を制御ユニット間二重化リンク
８によって接続してＲＳフリップ・フロップを形成した
ものである。Ａ系制御ユニット１あるいはＢ系制御ユニ
ット２は、この従来の制御ユニット常用／待機切り換え
ロジック回路11により、Ａ系制御ユニット常用／待機信
号ｆA 、あるいはＢ系制御ユニット常用／待機信号ｆB
のいずれか“１”となった方が常用系となる。Ａ系制御
ユニット１及びＢ系制御ユニット２のいずれにも故障が
ない場合には、電源投入により先に立ち上がった系が常
用系となる。
て説明する。Ａ系制御ユニット１及びＢ系制御ユニット
２は、プロセス制御のための調整演算、あるいはシーケ
ンス演算をサイクリックに実行するが、常時は、一方の
制御ユニットが入出力ユニット３の制御権を持つ常用
系、他方が入出力ユニット３の制御権がない待機系とし
て動作する。即ち、選択されたいずれか一方の制御ユニ
ットが常用系として入出力ユニット３の制御権を持ち、
データ伝送ライン７で接続された自系の入出力バッファ
を介して入出力モジュール６からのプロセスデータの読
み込み、あるいは入出力モジュール６への演算結果のデ
ータの書き込みを行なう。いずれの制御ユニットが常用
系となり、いずれが待機系となるかは図４に示す制御ユ
ニット常用／待機切り換えロジック回路11によって決定
される。以下に図４に示す常用／待機切り換えロジック
回路11の説明をする。図４に示す制御ユニット常用／待
機切り換えロジック回路11は、Ａ系制御ユニット１で
は、Ａ系制御ユニット電源電圧低信号ｄA の否定信号
と、Ａ系制御ユニット故障信号ｅA の否定信号と、Ｂ系
制御ユニット常用／待機信号ｆB の否定信号を入力とす
るＡＮＤ回路12と、Ｂ系制御ユニット２では、Ｂ系制御
ユニット電源電圧低信号ｄB の否定信号と、Ｂ系制御ユ
ニット故障信号ｅB の否定信号と、Ａ系制御ユニット常
用／待機信号ｆA の否定信号を入力とするＡＮＤ回路12
とからなり、これらの間を制御ユニット間二重化リンク
８によって接続してＲＳフリップ・フロップを形成した
ものである。Ａ系制御ユニット１あるいはＢ系制御ユニ
ット２は、この従来の制御ユニット常用／待機切り換え
ロジック回路11により、Ａ系制御ユニット常用／待機信
号ｆA 、あるいはＢ系制御ユニット常用／待機信号ｆB
のいずれか“１”となった方が常用系となる。Ａ系制御
ユニット１及びＢ系制御ユニット２のいずれにも故障が
ない場合には、電源投入により先に立ち上がった系が常
用系となる。
【０００４】又、今まで常用系となっていた系で故障が
発生した場合には、その系の制御ユニット故障信号が
“１”となってＡＮＤ回路12の出力、即ち、その系の制
御ユニット常用／待機信号が“０”となる。この結果、
今まで待機系となっていた相手系のＡＮＤ回路12の出
力、即ち、制御ユニット常用／待機信号が“１”となっ
て、常用系，待機系が入れ替わって、故障のない系でプ
ロセス制御の運転が続行される。ここで、Ａ系制御ユニ
ット１とＢ系制御ユニット２間を接続しているデータ伝
送ライン７は、電源投入時、あるいは一定周期毎に常用
系の演算結果を待機系に転送する働きをしている。これ
により、待機系は電源投入時に常用系から転送された演
算結果を初期値として、以降は自系の入出力バッファか
らの入力値を使用して常用系と同時に制御演算を実行す
るか、あるいは自身は制御演算は行なわず一定周期毎に
内部状態を常用系の演算結果で更新するかして、常に内
部状態を常用系と鏡像関係に保っている。従って、仮に
運転中に常用系側で故障が発生しても、それまで待機系
となっていた制御ユニットが常用系となって運転を実行
できる。なお、待機系が故障した場合に常用系で運転が
続行できることは当然である。又、仮にＢ系制御ユニッ
ト２が故障し、修理等のためにＢ系制御ユニット２及び
制御ユニット間二重化リンク８を取り除いた場合、Ａ系
制御ユニット１の常用／待機決定回路13の入力であるＢ
系制御ユニット常用／待機信号ｆB は、制御ユニット二
重化リンク８がないため“０”となり、この結果、Ａ系
制御ユニット１の常用／待機決定回路13の出力であるＡ
系制御ユニット常用／待機信号ｆA は“１”となり、Ａ
系制御ユニット１は常用として一重化で動作する。
発生した場合には、その系の制御ユニット故障信号が
“１”となってＡＮＤ回路12の出力、即ち、その系の制
御ユニット常用／待機信号が“０”となる。この結果、
今まで待機系となっていた相手系のＡＮＤ回路12の出
力、即ち、制御ユニット常用／待機信号が“１”となっ
て、常用系，待機系が入れ替わって、故障のない系でプ
ロセス制御の運転が続行される。ここで、Ａ系制御ユニ
ット１とＢ系制御ユニット２間を接続しているデータ伝
送ライン７は、電源投入時、あるいは一定周期毎に常用
系の演算結果を待機系に転送する働きをしている。これ
により、待機系は電源投入時に常用系から転送された演
算結果を初期値として、以降は自系の入出力バッファか
らの入力値を使用して常用系と同時に制御演算を実行す
るか、あるいは自身は制御演算は行なわず一定周期毎に
内部状態を常用系の演算結果で更新するかして、常に内
部状態を常用系と鏡像関係に保っている。従って、仮に
運転中に常用系側で故障が発生しても、それまで待機系
となっていた制御ユニットが常用系となって運転を実行
できる。なお、待機系が故障した場合に常用系で運転が
続行できることは当然である。又、仮にＢ系制御ユニッ
ト２が故障し、修理等のためにＢ系制御ユニット２及び
制御ユニット間二重化リンク８を取り除いた場合、Ａ系
制御ユニット１の常用／待機決定回路13の入力であるＢ
系制御ユニット常用／待機信号ｆB は、制御ユニット二
重化リンク８がないため“０”となり、この結果、Ａ系
制御ユニット１の常用／待機決定回路13の出力であるＡ
系制御ユニット常用／待機信号ｆA は“１”となり、Ａ
系制御ユニット１は常用として一重化で動作する。
【０００５】
【発明が解決しようとする課題】上記した従来の二重化
制御装置では、常用系，待機系のいずれの系で故障が発
生しても、残った正常な系で運転が続行できる。しかし
ながら、二重化で運転中にＡ系制御ユニットとＢ系制御
ユニット間の制御ユニット二重化リンクが断線、又は外
れた場合には両方の制御ユニットが常用系として動作す
るため、両系の入出力モジュールに書き込みがなされる
ことになり、入出力バッファから入出力モジュールへの
書き込みタイミングは両系で必ずしも一致していないた
め、異なったデータを重ねて書き込む等の誤出力につな
がる不具合を発生させる欠点がった。本発明は上記欠点
を解決するためになされたものであり、二重化された制
御ユニット間の常用系／待機系を決める制御ユニット間
二重化リンクが断線、あるいは外れた場合であっても、
正常に運転が続行できる、単一故障に対しフォールトマ
スキングが可能な二重化制御装置を提供することを目的
としている。
制御装置では、常用系，待機系のいずれの系で故障が発
生しても、残った正常な系で運転が続行できる。しかし
ながら、二重化で運転中にＡ系制御ユニットとＢ系制御
ユニット間の制御ユニット二重化リンクが断線、又は外
れた場合には両方の制御ユニットが常用系として動作す
るため、両系の入出力モジュールに書き込みがなされる
ことになり、入出力バッファから入出力モジュールへの
書き込みタイミングは両系で必ずしも一致していないた
め、異なったデータを重ねて書き込む等の誤出力につな
がる不具合を発生させる欠点がった。本発明は上記欠点
を解決するためになされたものであり、二重化された制
御ユニット間の常用系／待機系を決める制御ユニット間
二重化リンクが断線、あるいは外れた場合であっても、
正常に運転が続行できる、単一故障に対しフォールトマ
スキングが可能な二重化制御装置を提供することを目的
としている。
【０００６】
【課題を解決するための手段】上記目的を達成するた
め、本発明は二重化制御装置の常用系／待機系を決める
二重化リンクの冗長化を図った。
め、本発明は二重化制御装置の常用系／待機系を決める
二重化リンクの冗長化を図った。
【作用】両系の制御ユニット間の二重化リンクが、断
線、あるいは外れた場合にも、冗長化された他の二重化
リンクにより決められた常用／待機の状態に従い運転を
続行できる。
線、あるいは外れた場合にも、冗長化された他の二重化
リンクにより決められた常用／待機の状態に従い運転を
続行できる。
【０００７】
【実施例】以下図面を参照して実施例を説明する。図１
は本発明による二重化制御装置の一実施例の構成図であ
り、図２は図１の制御ユニット常用／待機切り換えロジ
ック回路である。なお、図１，図２において、図３，図
４と同一部分については同一符号を付して説明を省略す
る。図１の構成における特徴部分は入出力バッファ間二
重化リンク９を加えた点であり、図２ではＡ系入出力バ
ッファ常用権放棄指令信号ｇBA、Ｂ系入出力バッファ常
用権放棄指令信号ｇBBが加わったことを除けば制御ユニ
ットと入出力バッファの違いはあるが、従来の制御ユニ
ット間常用／待機切り換えロジック回路と同様である。
は本発明による二重化制御装置の一実施例の構成図であ
り、図２は図１の制御ユニット常用／待機切り換えロジ
ック回路である。なお、図１，図２において、図３，図
４と同一部分については同一符号を付して説明を省略す
る。図１の構成における特徴部分は入出力バッファ間二
重化リンク９を加えた点であり、図２ではＡ系入出力バ
ッファ常用権放棄指令信号ｇBA、Ｂ系入出力バッファ常
用権放棄指令信号ｇBBが加わったことを除けば制御ユニ
ットと入出力バッファの違いはあるが、従来の制御ユニ
ット間常用／待機切り換えロジック回路と同様である。
【０００８】次に作用について説明する。なお、本実施
例のものの基本的な作用及び片方の系の故障時の作用
は、従来の二重化制御装置の作用と同様である。従っ
て、その説明は割愛し、本発明の一実施例の特徴である
制御ユニット間二重化リンクが断線、又は外れた際の作
用について説明する。本発明の一実施例である二重化制
御装置では、新たに入出力バッファ間常用／待機切り換
えロジック回路が加わったことにより、Ａ系制御ユニッ
ト１及びＢ系制御ユニット２は、夫々自系の入出力バッ
ファの常用／待機の状態をデータ伝送ラインを介して自
身の状態と一致しているかを監視している。ここで制御
ユニット間二重化リンク８が外れた場合を想定すると、
Ａ系制御ユニット１及びＢ系制御ユニット２は共に常用
系となる。しかしながら、入出力バッファ側はそれまで
常用系であった４が引き続き常用系であることを記憶し
ているため、常用系の制御ユニット１と常用系の入出力
バッファ４の組み合わせで運転を続行できる。従って、
従来の二重化制御装置の欠点を解決することができる。
例のものの基本的な作用及び片方の系の故障時の作用
は、従来の二重化制御装置の作用と同様である。従っ
て、その説明は割愛し、本発明の一実施例の特徴である
制御ユニット間二重化リンクが断線、又は外れた際の作
用について説明する。本発明の一実施例である二重化制
御装置では、新たに入出力バッファ間常用／待機切り換
えロジック回路が加わったことにより、Ａ系制御ユニッ
ト１及びＢ系制御ユニット２は、夫々自系の入出力バッ
ファの常用／待機の状態をデータ伝送ラインを介して自
身の状態と一致しているかを監視している。ここで制御
ユニット間二重化リンク８が外れた場合を想定すると、
Ａ系制御ユニット１及びＢ系制御ユニット２は共に常用
系となる。しかしながら、入出力バッファ側はそれまで
常用系であった４が引き続き常用系であることを記憶し
ているため、常用系の制御ユニット１と常用系の入出力
バッファ４の組み合わせで運転を続行できる。従って、
従来の二重化制御装置の欠点を解決することができる。
【０００９】制御ユニット間二重化リンク８ではなく、
入出力バッファ間二重化リンク９が断線等した場合につ
いても、制御ユニット側の常用系と入出力バッファ側の
常用系の組み合わせで運転を続行できるので問題はな
い。又、仮にＡ系制御ユニット１が常用系、Ａ系入出力
バッファ４がやはり常用系として動作している際に、Ａ
系入出力バッファ４が故障したとすると、まず、Ａ系入
出力バッファ４とＢ系入出力バッファ５の間で常用／待
機の系切り換えが生じて、Ｂ系入出力バッファ５が常用
系となり、次にＡ系制御ユニット１は入出力バッファが
故障であることを知り、常用系がＢ系制御ユニット２に
切り換わる。従って、以降はＢ系制御ユニット２及びＢ
系入出力バッファ５が常用系として運転を続行する。
入出力バッファ間二重化リンク９が断線等した場合につ
いても、制御ユニット側の常用系と入出力バッファ側の
常用系の組み合わせで運転を続行できるので問題はな
い。又、仮にＡ系制御ユニット１が常用系、Ａ系入出力
バッファ４がやはり常用系として動作している際に、Ａ
系入出力バッファ４が故障したとすると、まず、Ａ系入
出力バッファ４とＢ系入出力バッファ５の間で常用／待
機の系切り換えが生じて、Ｂ系入出力バッファ５が常用
系となり、次にＡ系制御ユニット１は入出力バッファが
故障であることを知り、常用系がＢ系制御ユニット２に
切り換わる。従って、以降はＢ系制御ユニット２及びＢ
系入出力バッファ５が常用系として運転を続行する。
【００１０】又、Ａ系制御ユニット１が常用系、Ｂ系制
御ユニット２が待機系となっている際に、入出力ユニッ
ト３が電源投入により立ち上がり、Ａ系入出力バッファ
４が待機系、Ｂ系入出力バッファ５が常用系となった場
合は、入出力バッファの常用／待機の状態は、故障のな
いときには、制御ユニット側の常用／待機の状態に合わ
せる。即ち、図２に示す本発明の一実施例の入出力バッ
ファ間常用／待機切り換えロジック回路14において、Ｂ
系入出力バッファ５でＢ系入出力バッファ常用権放棄指
令信号ｇBBを“１”とすることで、入出力バッファ間で
常用／待機の系を切り換える。これにより、Ａ系入出力
バッファ４が常用系となり、Ａ系制御ユニット１は常用
系であるため、Ａ系側で運転を行なうことになる。上記
実施例では、入出力バッファ側に二重化リンクを設けた
が、制御ユニット側に冗長な二重化リンクを設けてもよ
い。又、冗長化の手段として制御ユニット間のデータ伝
送ラインで交換されるデータの中に常用／待機信号を含
めてお互いに交換し、二重化リンクによる常用／待機信
号とＯＲで使用してもよい。又、入出力バッファ側のみ
で二重化リンクを上長に設けてもよい。
御ユニット２が待機系となっている際に、入出力ユニッ
ト３が電源投入により立ち上がり、Ａ系入出力バッファ
４が待機系、Ｂ系入出力バッファ５が常用系となった場
合は、入出力バッファの常用／待機の状態は、故障のな
いときには、制御ユニット側の常用／待機の状態に合わ
せる。即ち、図２に示す本発明の一実施例の入出力バッ
ファ間常用／待機切り換えロジック回路14において、Ｂ
系入出力バッファ５でＢ系入出力バッファ常用権放棄指
令信号ｇBBを“１”とすることで、入出力バッファ間で
常用／待機の系を切り換える。これにより、Ａ系入出力
バッファ４が常用系となり、Ａ系制御ユニット１は常用
系であるため、Ａ系側で運転を行なうことになる。上記
実施例では、入出力バッファ側に二重化リンクを設けた
が、制御ユニット側に冗長な二重化リンクを設けてもよ
い。又、冗長化の手段として制御ユニット間のデータ伝
送ラインで交換されるデータの中に常用／待機信号を含
めてお互いに交換し、二重化リンクによる常用／待機信
号とＯＲで使用してもよい。又、入出力バッファ側のみ
で二重化リンクを上長に設けてもよい。
【００１１】
【発明の効果】以上説明したように、本発明によれば共
通部である常用／待機を決める二重化リンクが断線する
等の故障を起こしても、冗長化された他の二重化リンク
により補完し、運転を正常に続行することができ、単一
故障に対してフォールトマスキング可能な信頼性の高い
二重化制御装置を提供できる。
通部である常用／待機を決める二重化リンクが断線する
等の故障を起こしても、冗長化された他の二重化リンク
により補完し、運転を正常に続行することができ、単一
故障に対してフォールトマスキング可能な信頼性の高い
二重化制御装置を提供できる。
【図１】本発明による二重化制御装置の一実施例の構成
を示すブロック図。
を示すブロック図。
【図２】本発明の一実施例の入出力バッファ間常用／待
機切り換えロジック回路を示すブロック図。
機切り換えロジック回路を示すブロック図。
【図３】従来の二重化制御装置の構成を示すブロック
図。
図。
【図４】制御ユニット間常用／待機切り換えロジック回
路を示すブロック図。
路を示すブロック図。
１ Ａ系制御ユニット ２ Ｂ系制御ユニット ３ 入出力ユニット ４ Ａ系入出力バッファ ５ Ｂ系入出力バッファ ６ 入出力モジュール ７ データ伝送ライン ８ 制御ユニット間二重化リンク ９ 入出力バッファ間二重化リンク 10 入出力バス 11，14 制御ユニット間常用／待機切り換えロジック回
路 12 ＡＮＤ回路 13，15 常用／待機決定回路
路 12 ＡＮＤ回路 13，15 常用／待機決定回路
Claims (1)
- 【請求項１】 ２台の制御ユニットと１台又は複数台の
入出力ユニットからなり、前記制御ユニットの一方が入
出力ユニットの制御権を持つ常用系、他方が制御権のな
い待機系として動作する二重化制御装置において、常用
／待機状態を決めるための二重化リンクを冗長化したこ
とを特徴とする二重化制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3352754A JPH05165667A (ja) | 1991-12-16 | 1991-12-16 | 二重化制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3352754A JPH05165667A (ja) | 1991-12-16 | 1991-12-16 | 二重化制御装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05165667A true JPH05165667A (ja) | 1993-07-02 |
Family
ID=18426217
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3352754A Pending JPH05165667A (ja) | 1991-12-16 | 1991-12-16 | 二重化制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05165667A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014016832A (ja) * | 2012-07-09 | 2014-01-30 | Fuji Electric Co Ltd | 二重化制御装置の異常監視システムおよびその異常監視方法 |
-
1991
- 1991-12-16 JP JP3352754A patent/JPH05165667A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014016832A (ja) * | 2012-07-09 | 2014-01-30 | Fuji Electric Co Ltd | 二重化制御装置の異常監視システムおよびその異常監視方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100258079B1 (ko) | 밀결합 결함 허용 시스템에서 메모리 버스 확장에 의한 동시 쓰기 이중화 장치 | |
| JPS59106056A (ja) | フエイルセイフ式デ−タ処理システム | |
| JPH05165667A (ja) | 二重化制御装置 | |
| JPH06259343A (ja) | 多重バス制御方式及びそれを用いたシステム | |
| KR19990031948A (ko) | 비동기 전송 모드 근거리 통신망 시스템의 고속 이중화 방법 | |
| JP2799104B2 (ja) | プログラマブルコントローラの二重化切替装置 | |
| JP4399792B2 (ja) | 二重化プロセッサシステム | |
| JP2000250770A (ja) | 多重化計装システム | |
| JP2575883B2 (ja) | 相互バックアップ可能なシーケンサ機構 | |
| KR100228306B1 (ko) | 핫-스탠바이 이중화 장치 및 그의 구현 방법 | |
| KR0139963B1 (ko) | 패킷 교환장치의 패킷 버스 이중화 운용방법 | |
| JPH08202570A (ja) | 二重化プロセス制御装置 | |
| JP2658853B2 (ja) | 通信制御装置 | |
| JPH04263333A (ja) | メモリ二重化方式 | |
| JPS6351295B2 (ja) | ||
| JPH08123503A (ja) | プラント制御装置 | |
| JP2508606B2 (ja) | 二重化装置 | |
| JPH04257931A (ja) | 計算機システム | |
| JPH0514323A (ja) | 回線制御装置 | |
| JPS6350740B2 (ja) | ||
| JPS62140155A (ja) | 装置のデ−タバス自動切替回路 | |
| JPS59160333A (ja) | ２重系伝送路切換装置 | |
| JPH0865358A (ja) | 回線切替制御方式 | |
| JPH06245238A (ja) | 二重化装置切替回路 | |
| JPS5923677B2 (ja) | 交換処理装置の二重化方式 |