KR20010060484A - 이동통신 교환기에서의 메인 프로세서 이중화 메모리 시험방법 - Google Patents

이동통신 교환기에서의 메인 프로세서 이중화 메모리 시험방법 Download PDF

Info

Publication number
KR20010060484A
KR20010060484A KR1019990062777A KR19990062777A KR20010060484A KR 20010060484 A KR20010060484 A KR 20010060484A KR 1019990062777 A KR1019990062777 A KR 1019990062777A KR 19990062777 A KR19990062777 A KR 19990062777A KR 20010060484 A KR20010060484 A KR 20010060484A
Authority
KR
South Korea
Prior art keywords
memory
pattern
active
mpma
address
Prior art date
Application number
KR1019990062777A
Other languages
English (en)
Inventor
전만수
Original Assignee
박종섭
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 박종섭, 주식회사 하이닉스반도체 filed Critical 박종섭
Priority to KR1019990062777A priority Critical patent/KR20010060484A/ko
Publication of KR20010060484A publication Critical patent/KR20010060484A/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q1/00—Details of selecting apparatus or arrangements
    • H04Q1/18—Electrical details
    • H04Q1/20—Testing circuits or apparatus; Circuits or apparatus for detecting, indicating, or signalling faults or troubles
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q2213/00—Indexing scheme relating to selecting arrangements in general and for multiplex systems
    • H04Q2213/13103—Memory
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q2213/00—Indexing scheme relating to selecting arrangements in general and for multiplex systems
    • H04Q2213/13167—Redundant apparatus

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Mobile Radio Communication Systems (AREA)
  • Monitoring And Testing Of Exchanges (AREA)

Abstract

본 발명은 교환기의 메인 프로세서 이중화 메모리 시험 방법, 특히, 이중화로 되어있는 메인 프로세서의 메모리를 동시에 시험하는 한편, 이중화 하드웨어의 상태를 파악 할 수 있도록 한 이동통신 교환기에서의 메인 프로세서 이중화 메모리 시험 방법에 관한 것으로서, 본 발명 이동통신 교환기에서의 메인 프로세서 이중화 메모리 시험 방법에 의하면, 메인 프로세서에서 이중화된 메모리의 상태를 동시에 테스트함으로써, 좀더 정확한 메모리 테스트가 가능해지는 한편, 이중화 보드의 상태도 확인 할 수 있으므로 신뢰성 있는 시스템 환경을 구축 할 수 있다는 효과가 있다.

Description

이동통신 교환기에서의 메인 프로세서 이중화 메모리 시험 방법{METHOD FOR TESTING MAIN PROCESSOR DUAL MEMORY OF MOBILE SWITCHING CENTER}
본 발명은 교환기의 메인 프로세서 이중화 메모리 시험 방법에 관한 것으로, 특히, 이중화로 되어있는 메인 프로세서의 메모리를 동시에 시험하는 한편, 이중화 하드웨어의 상태를 파악 할 수 있도록 한 이동통신 교환기에서의 메인 프로세서 이중화 메모리 시험 방법에 관한 것이다.
일반적인 이동통신 교환기의 메인 프로세서에서 실시되는 메모리 시험기능은 단순히 메모리를 "0"으로 라이트하고, 라이트한 메모리를 다시 리드하여 "0"인가를 확인하는 방법으로 메모리를 시험하거나, 일정한 패턴의 메모리를 반복적으로 라이트/리드하는 디버그 명령어를 이용하는 방법을 사용하였다.
그러나, 상기와 같은 일반적인 방법을 사용하였을 경우 동일한 패턴의 메모리를 라이트/리드하게 되면 하드웨어적인 전기적 특성에 의해 정확한 메모리 시험이 이루어지지 않는 경우가 발생한다.
또한, 시험하고자 하는 보드쪽의 메모리만 시험하기 때문에 이중화되어 있는 메인 프로세서의 이중화되어 있는 다른쪽의 사이드 메모리를 동시에 시험 할 수 없드는 문제점이 있었다.
따라서, 본 발명은 상기와 같은 종래의 문제점을 해소하기 위한 것으로서, 본 발명의 목적은 메모리에 라이트하는 데이터 초기값을 시험자가 임의로 정한 후 정해진 초기값을 1씩 증가시켜 데이터의 패턴 변화를 감지함으로써, 이중화 메모리를 동시에 시험 할 수 있도록 한 이동통신 교환기에서의 메인 프로세서 이중화 메모리 시험 방법를 제공하는 데 있다.
상기와 같은 목적을 달성하기 위하여 본 발명 이동통신 교환기에서의 메인 프로세서 이중화 메모리 시험 방법은, 사용자가 이중화된 메인 프로세서의 A사이드와 B사이드중 메모리 테스트 프로그램을 실행하기 위한 액티브 상태를 결정하는 액티브 상태 결정단계와; 상기 액티브 상태 결정단계에서 결정된 액티브 사이드의 MPMA에서 시험 종류, 데이터 초기값 및 이중화 채널을 연결하는 초기화 단계와; 상기 MPMA에서 메모리의 어드레스에 패턴을 더하기 1씩 증가하면서 라이트함과 동시에 DCCA를 통해 대기 상태인 사이드의 MPMA 메모리 어드레스에 패턴을 라이트하는 패턴 라이트단계와; 상기 MPMA에서 액티브 사이드의 메모리 어드레스에 라이트한 패턴과 대기 상태 사이드의 메모리 어드레스에 라이트한 패턴을 리드하여 동일한지의 여부를 판단하는 액티브 메모리 패턴 = 대기상태 메모리 패턴 동일여부 판단단계와; 상기 액티브 메모리 패턴 = 대기상태 메모리 패턴 동일여부 판단단계에서 액티브 메모리 어드레스에 라이트한 패턴과 대기상태 메모리 어드레스에 라이트한 패턴이 동일하면, 상기 액티브 사이드의 MPMA에서 테스트하기 위한 어드레스를 증가함과 동시에 패턴을 변경하는 어드레스 증가 및 패턴 변경단계와; 상기 액티브 사이드의 MPMA에서 테스트하고자 하는 메모리 어드레스를 모두 테스트했는지의 여부를 판단하여 모두 테스트했으면 종료하고, 모두 테스트하지 않았으면 상기 패턴 라이트단계로 되돌아가는 전체 어드레스 테스트여부 판단단계로 구성된 것을 특징으로 한다.
도 1 은 본 발명의 일 실시예에 따른 이동통신 교환기에서의 메인 프로세서 이중화 메모리 시험 방법을 구현하기 위한 이동통신 교환기를 나타낸 블록도,
도 2 는 본 발명의 일 실시예에 따른 이동통신 교환기에서의 메인 프로세서 이중화 메모리 시험 방법을 구현하기 위한 이동통신 교환기에서 메인 프로세서를 나타낸 블록도,
도 3 은 본 발명의 일 실시예에 따른 이동통신 교환기에서의 메인 프로세서 이중화 메모리 시험 방법을 나타낸 순서도이다.
<도면의 주요 부분에 대한 부호의 설명>
100 : 가입자정합장치 200 : 중앙제어장치
300 : 서브시스템정합장치 10 : 메인 프로세서
11 : PCCA 11' : PCCA
12 : MPMA 12' : MPMA
13 : DCCA 13' : DCCA
이하, 본 발명의 일 실시예에 의한 본 발명의 이동통신 교환기에서의 메인 프로세서 이중화 메모리 시험 방법에 대하여 첨부된 도면을 참조하여 상세히 설명하면 다음과 같다.
도 1 은 이동통신 교환기에서의 메인 프로세서 이중화 메모리 시험 방법을 구현하기 위한 이동통신 교환기를 나타낸 블록도이고, 도 2 는 이동통신 교환기에서의 메인 프로세서 이중화 메모리 시험 방법을 구현하기 위한 이동통신 교환기에서 메인 프로세서를 나타낸 블록도이며, 도 3 은 이동통신 교환기에서의 메인 프로세서 이중화 메모리 시험 방법을 나타낸 순서도이다.
본 발명은 도 1 및 도 2 에 도시한 바와 같이, 가입자정합장치(ASS : Access Switching Subsystem)(100), 중앙제어장치(CCS : Central Control Subsystem)(200) 및 서브시스템정합장치(INS : Inter Networking Subsystem)(300)로 구성된다.
또한, 상기 가입자정합장치(100), 중앙제어장치(200) 및서브시스템정합(300) 장치의 각 메인 프로세서(10)는 PCCA(11), MPMA(12) 및 DCCA(13)로 이루어지며, 상기 가입자정합장치(100)는 가입자 및 중계선 정합, 분산된 호처리 기능 수행과 자체 운용보전 기능을 수행한다.
또한, 상기 중앙제어장치(200)는 교환기 시스템의 총괄적인 제어, 운용 및 유지보수 기능을 수행하고, 상기 서브시스템정합장치(300)는 교환기 시스템의 중심에 위치하여 상기 가입자정합장치(100) 상호간 또는 상기 가입자정합장치(100)와 중앙제어장치(200)를 연결시켜 주는 기능을 수행한다.
한편, 상기 메인 프로세서(10)의 PCCA(Processor Communication Control Assembly Board)(11)는 상기 메인 프로세서(10) 상호간 또는 메인 프로세서(10)와 서브 프로세서간의 통신을 전담하는 기능을 수행한다.
또한, MPMA(Main Processor & Memory Management Assembly Board)(12)는 서브시스템을 운용 및 메모리를 관리하는 기능을 수행하고, DCCA(Duplication Communication Control Assembly Board)(13)는 상기 메인 프로세서(10)의 이중화 구현을 위해 A사이드와 B사이드의 경로지정 및 상호 연결해 주는 기능을 수행한다.
이하, 상기와 같이 구성된 이동통신 교환기에서의 메인 프로세서 이중화 메모리 시험 방법의 동작과정을 설명하면 다음과 같다.
이동통신 교환기를 관리하는 사용자가 이동통신 교환기내부의 가입자정합장치(100), 중앙제어장치(200) 및 서브시스템정합장치(300)의 이중화된 각각의 메인프로세서(10)중 선택하여 메모리 상태를 점검하기 위해 A사이드와 B사이드중 메모리 테스트 프로그램을 실행하기 위한 액티브 상태를 결정한다(S100).
이어서, 상기 액티브 상태 결정단계(S100)에서 결정된 액티브 사이드의 MPMA(11)에서 메모리를 테스트 할 종류, 데이터 초기값 및 이중화 채널을 연결 할 수 있도록 초기화한다(S200).
또한, 상기 MPMA(11)에서 메모리의 어드레스에 패턴을 전기적 특성에영향을 받지 않도록 더하기 1씩 증가하면서 라이트함과 동시에 DCCA(13)를 통해 대기 상태인 B사이드의 MPMA(11') 메모리 어드레스에 패턴을 라이트한다(S300).
그리고, 상기 MPMA(11)에서 액티브 사이드의 메모리 어드레스에 라이트한 패턴과 대기상태 메모리 어드레스에 라이트한 패턴을 리드하여 라이트한 패턴이 동일한지의 여부를 판단한다(S400).
한편, 상기 액티브 메모리 패턴 = 대기상태 메모리 패턴 동일여부 판단단계(S400)에서 액티브 메모리 어드레스에 라이트한 패턴과 대기상태 메모리 어드레스에 라이트한 패턴이 동일하면, 상기 액티브 사이드의 MPMA(11)에서 테스트하기 위한 어드레스를 증가함과 동시에 패턴을 변경한다(S500).
이어서, 상기 액티브 사이드의 MPMA(11)에서 테스트하고자 하는 메모리 어드레스를 모두 테스트했는지의 여부를 판단하여 액티브 사이드의 메모리 어드레스를 모두 테스트했으면 종료하고, 모두 테스트하지 않았으면 상기 패턴 라이트단계(S300)로 진행하여 테스트하기 위한 어드레스에 패턴을 라이트한다(S600).
또한, 상기 액티브 상태 결정단계(S100)에서 사용자의 설정에 의해 액티브 상태로 결정되지 않은 사이드는 대기상태로 설정하는 한편, 대기 DCCA(13')를 상기 액티브 사이드의 DCCA(13)와 연결한 후 상기 패턴 라이트단계(S300)에서 액티브 사이드 메모리 어드레스에 패턴을 라이트 할 때까지 대기한다(S110).
또한, 상기 액티브 메모리 패턴 = 대기상태 메모리 패턴 동일여부 판단단계(S400)에서 액티브 사이드의 메모리 어드레스에 라이트한 패턴과 대기상태 사이드의 메모리 어드레스에 라이트한 패턴이 동일하지 않으면, 어드레스에 오류가 발생한 횟수를 카운팅하는 한편, 사용자가 알 수 있도록 디스플레이한다.(S410).
이상에서 살펴본 바와 같이 본 발명 이동통신 교환기에서의 메인 프로세서 이중화 메모리 시험 방법은, 메인 프로세서에서 이중화된 메모리의 상태를 동시에 테스트함으로써, 좀더 정확한 메모리 테스트가 가능해지는 한편, 이중화 보드의 상태도 확인 할 수 있으므로 신뢰성 있는 시스템 환경을 구축 할 수 있다는 효과가 있다.

Claims (3)

  1. 사용자가 이중화된 메인 프로세서의 A사이드와 B사이드중 메모리 테스트 프로그램을 실행하기 위한 액티브 상태를 결정하는 액티브 상태 결정단계와; 상기 액티브 상태 결정단계에서 결정된 액티브 사이드의 MPMA에서 시험 종류, 데이터 초기값 및 이중화 채널을 연결하는 초기화 단계와; 상기 MPMA에서 메모리의 어드레스에 패턴을 더하기 1씩 증가하면서 라이트함과 동시에 DCCA를 통해 대기 상태인 사이드의 MPMA 메모리 어드레스에 패턴을 라이트하는 패턴 라이트단계와; 상기 MPMA에서 액티브 사이드의 메모리 어드레스에 라이트한 패턴과 대기 상태 사이드의 메모리 어드레스에 라이트한 패턴을 리드하여 동일한지의 여부를 판단하는 액티브 메모리 패턴 = 대기상태 메모리 패턴 동일여부 판단단계와; 상기 액티브 메모리 패턴 = 대기상태 메모리 패턴 동일여부 판단단계에서 액티브 메모리 어드레스에 라이트한 패턴과 대기상태 메모리 어드레스에 라이트한 패턴이 동일하면, 상기 액티브 사이드의 MPMA에서 테스트하기 위한 어드레스를 증가함과 동시에 패턴을 변경하는 어드레스 증가 및 패턴 변경단계와; 상기 액티브 사이드의 MPMA에서 테스트하고자 하는 메모리 어드레스를 모두 테스트했는지의 여부를 판단하여 모두 테스트했으면 종료하고, 모두 테스트하지 않았으면 상기 패턴 라이트단계로 되돌아가는 전체 어드레스 테스트여부 판단단계로 구성된 것을 특징으로 하는 이동통신 교환기에서의 메인 프로세서 이중화 메모리 시험 방법.
  2. 제 1 항에 있어서, 상기 액티브 상태 결정단계에서 액티브 상태로 결정되지 않은 사이드는 대기 상태로 설정하고, 이중화 채널인 DCCA를 액티브 사이드의 DCCA와 연결한 후 기다리는 대기상태 단계를 포함하여 구성된 것을 특징으로 하는 이동통신 교환기에서의 메인 프로세서 이중화 메모리 시험 방법.
  3. 제 1 항에 있어서, 상기 액티브 메모리 패턴 = 대기상태 메모리 패턴 동일여부 판단단계에서 액티브 메모리 어드레스에 라이트한 패턴과 대기상태 메모리 어드레스에 라이트한 패턴이 동일하지 않으면, 오류가 발생한 횟수를 카운팅하는 한편, 사용자가 알 수 있도록 디스플레이하는 오류발생 어드레스 카운팅 및 디스플레이 단계를 포함하여 구성된 것을 특징으로 하는 이동통신 교환기에서의 메인 프로세서 이중화 메모리 시험 방법.
KR1019990062777A 1999-12-27 1999-12-27 이동통신 교환기에서의 메인 프로세서 이중화 메모리 시험방법 KR20010060484A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990062777A KR20010060484A (ko) 1999-12-27 1999-12-27 이동통신 교환기에서의 메인 프로세서 이중화 메모리 시험방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990062777A KR20010060484A (ko) 1999-12-27 1999-12-27 이동통신 교환기에서의 메인 프로세서 이중화 메모리 시험방법

Publications (1)

Publication Number Publication Date
KR20010060484A true KR20010060484A (ko) 2001-07-07

Family

ID=19630264

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990062777A KR20010060484A (ko) 1999-12-27 1999-12-27 이동통신 교환기에서의 메인 프로세서 이중화 메모리 시험방법

Country Status (1)

Country Link
KR (1) KR20010060484A (ko)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0993340A (ja) * 1995-09-25 1997-04-04 Fujitsu Ltd 二重化ハイウェイ制御方式
JPH10173775A (ja) * 1996-12-09 1998-06-26 Toshiba Corp 二重化電子交換システム
KR19980038769A (ko) * 1996-11-26 1998-08-17 유기범 전전자 교환기의 이중화 장치 시험 방법
JPH10242889A (ja) * 1997-02-25 1998-09-11 Fujitsu Ltd 二重化装置の相互監視方法
KR19980055996A (ko) * 1996-12-28 1998-09-25 유기범 전전자 교환기의 스위치 보드 시험 방법
KR19990002746A (ko) * 1997-06-23 1999-01-15 유기범 전전자 교환기내 디바이스 제어 보드의 이중화 상태 보고 방법
KR19990031948A (ko) * 1997-10-15 1999-05-06 김덕중 비동기 전송 모드 근거리 통신망 시스템의 고속 이중화 방법
KR19990033748A (ko) * 1997-10-27 1999-05-15 윤종용 콘커런트 라이트 방식을 이용한 이중화 실험 방법

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0993340A (ja) * 1995-09-25 1997-04-04 Fujitsu Ltd 二重化ハイウェイ制御方式
KR19980038769A (ko) * 1996-11-26 1998-08-17 유기범 전전자 교환기의 이중화 장치 시험 방법
JPH10173775A (ja) * 1996-12-09 1998-06-26 Toshiba Corp 二重化電子交換システム
KR19980055996A (ko) * 1996-12-28 1998-09-25 유기범 전전자 교환기의 스위치 보드 시험 방법
JPH10242889A (ja) * 1997-02-25 1998-09-11 Fujitsu Ltd 二重化装置の相互監視方法
KR19990002746A (ko) * 1997-06-23 1999-01-15 유기범 전전자 교환기내 디바이스 제어 보드의 이중화 상태 보고 방법
KR19990031948A (ko) * 1997-10-15 1999-05-06 김덕중 비동기 전송 모드 근거리 통신망 시스템의 고속 이중화 방법
KR19990033748A (ko) * 1997-10-27 1999-05-15 윤종용 콘커런트 라이트 방식을 이용한 이중화 실험 방법

Similar Documents

Publication Publication Date Title
US7010715B2 (en) Redundant control architecture for a network device
CN1729662B (zh) 在多处理器系统中编写超传输路由表的系统与方法
CN112131174A (zh) 支持在多个芯片之间通信的方法、装置、电子设备和计算机存储介质
KR20080034406A (ko) Ｐｌｃ 장치
KR20010060484A (ko) 이동통신 교환기에서의 메인 프로세서 이중화 메모리 시험방법
US6671733B1 (en) Internal parallel system channel
KR100255309B1 (ko) 전전자교환기에서시간스위치/공간스위치및링크부시험방법
CN100490343C (zh) 一种通讯设备中主备用单元倒换的实现方法和装置
JPH10276245A (ja) クロック発生装置の状態及び二重情報管理方法
US20220188204A1 (en) Central processing unit
US7024328B2 (en) Systems and methods for non-intrusive testing of signals between circuits
JP4241405B2 (ja) コンピュータシステムおよびｉ／ｏリトライ方法ならびにプログラム
CN112965751B (zh) 一种用于机框式设备的主控板卡
KR19990052892A (ko) 전전자 교환기의 스탠바이측 프로세서 테스트 기능구현 방법
US20220027227A1 (en) Method for detecting data storage system, device and data storage system
KR100229426B1 (ko) 프로세서간 통신 노드보드의 이중화제어장치
CN117805575A (zh) 板卡测试方法、装置和电子设备
CN115686896A (zh) 扩展内存错误处理方法、系统、电子设备及存储介质
KR930010289B1 (ko) 이중화 운용 하드웨어의 초기화 중복 방지방법
KR20000066432A (ko) 중앙 링크 정합 보드 상태 점검 방법
KR100431467B1 (ko) 프로세서간 이중화 시스템 및 방법
CN117729099A (zh) 无电子开关式主备主控卡控制通道切换方法、设备及介质
JPH1139185A (ja) エミュレート装置
CN115987861A (zh) 一种基于模拟开关阵列的通信模组转接方法和设备
CN114647611A (zh) 中央处理器

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application