JP4835259B2 - データ転送制御装置 - Google Patents
データ転送制御装置 Download PDFInfo
- Publication number
- JP4835259B2 JP4835259B2 JP2006142760A JP2006142760A JP4835259B2 JP 4835259 B2 JP4835259 B2 JP 4835259B2 JP 2006142760 A JP2006142760 A JP 2006142760A JP 2006142760 A JP2006142760 A JP 2006142760A JP 4835259 B2 JP4835259 B2 JP 4835259B2
- Authority
- JP
- Japan
- Prior art keywords
- bus
- switching
- data processing
- processing means
- data transfer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/36—Handling requests for interconnection or transfer for access to common bus or bus system
- G06F13/362—Handling requests for interconnection or transfer for access to common bus or bus system with centralised access control
- G06F13/364—Handling requests for interconnection or transfer for access to common bus or bus system with centralised access control using independent requests or grants, e.g. using separated request and grant lines
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Bus Control (AREA)
Description
このパターンは、図3(B)に示される如く、例えば3種類の機能(F1、F2、F3)の場合、通常状態におけるサイクル(F1→F2→F3→F1→・・・)に対して、特定のサイクルにおいて、機能F1と機能F2とを入れ替える切替パターンである。
このパターンでは、機能F2に割り当てられたサイクルを、機能F1が所謂横取りし、機能F2は次のアービトレーションまでバス12の使用許可がなされず、その分スキップすることになる。このとき、内部バスアービタ24では、この事実を認識しない。
11 第1のバスマスタ
12 バス
13 第2のバスマスタ
14 CPU
15 主記憶装置
16 二次記憶装置
17 読取装置
18 印字装置
19 FAX装置
20 デッドロック監視部
22 データ転送制御回路
24 内部バスアービタ
26 バス監視回路(実行サイクル監視手段)
28 要求切替回路(機能実行順序変更制御手段)
30 インターバルカウンタ
32 インターバルレジスタ
28A 内部接続ターミナル
28B 外部接続ターミナル
Claims (4)
- システムバスに接続された複数のバスマスタの間でバスアービトレーションによって、バスマスタ間のデータの転送の調停が行われるデータ転送システムにおいて、バスマスタが取得した前記システムバスの使用権に基づいて他のバスマスタにアクセスしてデータ転送を実行するためのデータ転送制御装置であって、
前記システムバスの使用要求を発し、該使用要求に対する使用許可を受けることにより動作し、前記他のバスマスタにアクセスして前記システムバスを用いた前記データ転送を実行する複数のデータ処理手段と、
前記複数のデータ処理手段のそれぞれとの接続関係に基づいて前記複数のデータ処理手段の間の動作順序を調停すると共に前記バスマスタとして機能する内部バスアービタと、
前記内部バスアービタと前記データ処理手段とを所定の接続関係で接続する共に、前記所定の接続関係と異なる接続関係に切替可能な切替手段と、
前記他のバスマスタが前記システムバスの前記使用権を取得している場合に、前記他のバスマスタが発する前記複数のデータ処理手段へアクセスする前記使用要求を監視する監視手段と、
前記監視手段の監視中に前記他のバスマスタから所定回数以上の前記使用要求が発せられることにより前記切替手段により前記内部バスアービタと前記複数のデータ処理手段との前記接続関係を切り替えるように制御する切替制御手段と、
を有するデータ転送制御装置。 - 前記切替手段が、前記内部バスアービタと前記データ処理手段との接続関係を予め設定された接続パターンに切り替える、請求項1記載のデータ転送制御装置。
- 前記切替手段による前記接続パターンの切り替えが、前記複数のデータ処理手段の前記内部アービタへの接続位置の入れ替えである請求項2記載のデータ転送制御装置。
- 前記切替手段による前記接続パターンの切り替えが、前記複数のデータ処理手段の何れかを除いて他のデータ処理手段の一つが連続して前記内部バスアービタに接続されるようにする差し替えである請求項2記載のデータ転送制御装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006142760A JP4835259B2 (ja) | 2006-05-23 | 2006-05-23 | データ転送制御装置 |
US11/642,643 US7558896B2 (en) | 2006-05-23 | 2006-12-21 | Data transfer control device arbitrating data transfer among a plurality of bus masters |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006142760A JP4835259B2 (ja) | 2006-05-23 | 2006-05-23 | データ転送制御装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007316726A JP2007316726A (ja) | 2007-12-06 |
JP4835259B2 true JP4835259B2 (ja) | 2011-12-14 |
Family
ID=38750823
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006142760A Expired - Fee Related JP4835259B2 (ja) | 2006-05-23 | 2006-05-23 | データ転送制御装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US7558896B2 (ja) |
JP (1) | JP4835259B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20110179212A1 (en) * | 2010-01-20 | 2011-07-21 | Charles Andrew Hartman | Bus arbitration for sideband signals |
CN104714909B (zh) * | 2013-12-13 | 2019-01-25 | 锐迪科(重庆)微电子科技有限公司 | 处理总线挂死的装置、方法、总线结构及系统 |
Family Cites Families (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2723388B2 (ja) * | 1991-07-16 | 1998-03-09 | 富士通株式会社 | プロセッサモジュールの内部バス制御方法及び情処理装置 |
JP2658972B2 (ja) | 1995-05-23 | 1997-09-30 | 日本電気株式会社 | バス調停装置 |
JPH1027156A (ja) | 1996-07-10 | 1998-01-27 | Nec Eng Ltd | バスアービタ制御装置 |
US5862355A (en) * | 1996-09-12 | 1999-01-19 | Telxon Corporation | Method and apparatus for overriding bus prioritization scheme |
JPH10161973A (ja) * | 1996-11-29 | 1998-06-19 | Hitachi Ltd | バス制御装置およびバスユニット |
US6363445B1 (en) * | 1998-10-15 | 2002-03-26 | Micron Technology, Inc. | Method of bus arbitration using requesting device bandwidth and priority ranking |
US6850995B1 (en) * | 1999-01-25 | 2005-02-01 | Canon Kabushiki Kaisha | Control unit selectively connected with a first bus and a second bus for controlling a displaying process in parallel with a scanning process |
JP2000259556A (ja) | 1999-03-04 | 2000-09-22 | Ricoh Co Ltd | バス調停装置 |
JP2001084219A (ja) | 1999-09-10 | 2001-03-30 | Hitachi Ltd | 可変バスアービトレーション方式 |
KR100657256B1 (ko) * | 2000-07-27 | 2006-12-14 | 삼성전자주식회사 | 중재기 및 그 중재기를 채용한 버스 시스템 |
KR100486247B1 (ko) * | 2002-07-05 | 2005-05-03 | 삼성전자주식회사 | 버스의 사용 빈도를 제어할 수 있는 방법 및 장치 |
JP2003122706A (ja) * | 2002-10-07 | 2003-04-25 | Fujitsu Ltd | データ処理システム |
JP4266619B2 (ja) * | 2002-11-25 | 2009-05-20 | 株式会社ルネサステクノロジ | 調停回路 |
JP3766377B2 (ja) * | 2002-12-11 | 2006-04-12 | 松下電器産業株式会社 | バス制御装置及び情報処理システム |
JP2004199404A (ja) * | 2002-12-18 | 2004-07-15 | Matsushita Electric Ind Co Ltd | バス調停装置およびそれを備えた半導体集積回路 |
JP2007018280A (ja) * | 2005-07-07 | 2007-01-25 | Oki Electric Ind Co Ltd | バスシステムの制御方法及び制御回路 |
US7529866B2 (en) * | 2005-11-17 | 2009-05-05 | P.A. Semi, Inc. | Retry mechanism in cache coherent communication among agents |
-
2006
- 2006-05-23 JP JP2006142760A patent/JP4835259B2/ja not_active Expired - Fee Related
- 2006-12-21 US US11/642,643 patent/US7558896B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US7558896B2 (en) | 2009-07-07 |
JP2007316726A (ja) | 2007-12-06 |
US20070276974A1 (en) | 2007-11-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100201819B1 (ko) | 멀티-마스터 버스 시스템의 회복장치 및 방법 | |
EP2515232B1 (en) | Priority level arbitration method and device | |
US5572686A (en) | Bus arbitration scheme with priority switching and timer | |
EP0706137A1 (en) | Queued arbitration mechanism for data processing system | |
JP3807250B2 (ja) | クラスタシステム、コンピュータ及びプログラム | |
US20060182040A1 (en) | Device and method for diagnosis in multi-channel-CAN-applications | |
US20070067527A1 (en) | Data transfer bus system connecting a plurality of bus masters | |
JP4835259B2 (ja) | データ転送制御装置 | |
KR20170117326A (ko) | 랜덤 액세스 메모리를 포함하는 하나 이상의 처리 유닛을 위한 직접 메모리 액세스 제어 장치 | |
JP6241323B2 (ja) | スイッチ装置、情報処理装置、情報処理装置の制御方法および情報処理装置の制御プログラム | |
JP2007087247A (ja) | バス制御システム | |
JP2009043089A (ja) | バス制御装置及びバス制御方法 | |
JP4024484B2 (ja) | バスアービタ | |
US20050172061A1 (en) | Device controller | |
JP3985085B2 (ja) | Dma制御装置 | |
JP2000250853A (ja) | バス調整制御装置 | |
JP5111940B2 (ja) | 情報処理装置及びアクセス制御方法 | |
US6968407B2 (en) | System and method for managing CPCI buses in a multi-processing system | |
JP2007095089A (ja) | バスアービタ | |
JP2017107441A (ja) | 情報処理装置、並びに、その制御装置および制御方法 | |
JP6535516B2 (ja) | マルチ・プログラマブルデバイス・システムとその制御方法 | |
JP2006277363A (ja) | 情報転送方式,画像形成装置 | |
JP4969513B2 (ja) | データ転送システム | |
JP3667504B2 (ja) | 調停回路 | |
JP2022015964A (ja) | メモリ・アクセス・システムおよび情報処理装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090212 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110502 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110517 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110713 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110830 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110912 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141007 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |