JP2001084219A - 可変バスアービトレーション方式 - Google Patents

可変バスアービトレーション方式

Info

Publication number
JP2001084219A
JP2001084219A JP25664899A JP25664899A JP2001084219A JP 2001084219 A JP2001084219 A JP 2001084219A JP 25664899 A JP25664899 A JP 25664899A JP 25664899 A JP25664899 A JP 25664899A JP 2001084219 A JP2001084219 A JP 2001084219A
Authority
JP
Japan
Prior art keywords
master
bus
bus right
order
register
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP25664899A
Other languages
English (en)
Inventor
Yasuo Watanabe
泰夫 渡邊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP25664899A priority Critical patent/JP2001084219A/ja
Publication of JP2001084219A publication Critical patent/JP2001084219A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Bus Control (AREA)

Abstract

(57)【要約】 【課題】 バス権の調停として、当該マスタ間に優先順
位を定めながらも、優先順位の低いマスタにも一定の時
間内に確実にバス権が与えられることを保証することに
ある。 【解決手段】 バスマスタとなり得る複数のマスタと、
マスタが接続されているバスと、バスのバス権を調停す
るバスアービトレーション回路5を有する可変バスアー
ビトレーション方式において、バスアービトレーション
回路は、各マスタ毎にマスタ1〜4用の順序レジスタ5
1〜54を備え、バス権を与えるか否かを前記順序レジ
スタに規定された順序に従って設定する機能を有し、さ
らに、前述の機能に加え、優先権判定手段7を備え、前
記順序レジスタに規定された順序が同一であるとき、マ
スタ間の優先順位を判定する機能を有する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、バスマスタとなり
得る複数のマスタが接続されているバスを有するシステ
ムにおける可変バスアービトレーション方式に関する。
【0002】
【従来の技術】図2は、従来のバスアービトレーション
方式を示す。図2では、バス6にマスタ1,マスタ2,
マスタ3,マスタ4が接続され、各マスタからは、それ
ぞれバス権要求信号1a,2a,3a,4aがバスアー
ビトレーション回路5に入力され、バスアービトレーシ
ョン回路5では、前記マスタ間のバス権の調停が実行さ
れ、バス権認可信号1b,2b,3b,4bのうちのい
ずれか1本が選択され、有効となり、対応するマスタに
バス権が与えられる。従来のバスアービトレーション方
式は、大きく分けて二つの方式がある。一つは優先順位
固定方式である。優先順位固定方式では、同時に複数の
マスタからバス権の要求があった場合、バス権を与えら
れるマスタの優先順位が予め決められており、常に優先
順位の高いマスタがバス権を得る方式である。図2
(1)の例では、マスタ1が最も優先順位が高く、以
下、順にマスタ2,マスタ3,マスタ4となる。二つは
ラウンドロビン方式である。ラウンドロビン方式では、
同時に複数のマスタからバス権の要求があった場合、次
にバス権が与えられるマスタの順番が変っていく方式で
ある。図2(2)の例では、マスタ1がバス権を解放し
た時点で、バス権を要求しているマスタの中にマスタ2
が含まれている場合には、バス権は必ずマスタ2に与え
られる。マスタ2がバス権を解放した時点で、バス権を
要求しているマスタの中にマスタ3が含まれている場合
には、バス権は必ずマスタ3に与えられる。以下この順
番を繰り返してバス権を順番に回していく。
【0003】
【発明が解決しようとする課題】しかしながら、従来の
優先順位固定方式では、優先順位の高いマスタからのバ
ス権要求が連続して発生した場合、優先順位の低いマス
タはバス権を長時間に渡って獲得することができず、処
理が遅れることにより、システム全体の処理に支障を来
す可能性があった。また、従来のラウンドロビン方式で
は、早急に処理する必要が生じたマスタがバス権を獲得
しようとしても、最悪の場合、全マスタがバス権を獲得
し終わるまでは、バス権を獲得できず、処理が遅れるこ
とにより、システム全体の処理に支障を来す可能性があ
った。
【0004】本発明の課題は、バス権の調停として、当
該マスタ間に優先順位を定めながらも、優先順位の低い
マスタにも一定の時間内に確実にバス権が与えられるこ
とを保証することを可能にする可変バスアービトレーシ
ョン方式を提供することにある。
【0005】
【課題を解決するための手段】上記課題を解決するため
に、バス権を調停するバスアービトレーション回路は、
各マスタ毎に順序レジスタを備え、バス権を与えるか否
かを前記順序レジスタに規定された順序に従って設定す
る機能を有する。また、前記バスアービトレーション回
路は、優先権判定手段を備え、前記順序レジスタに規定
された順序が同一であるとき、マスタ間の優先順位を判
定する機能を有する。
【0006】
【発明の実施の形態】以下、本発明の実施形態を図面を
用いて説明する。図1は、本発明の一実施形態による可
変バスアービトレーション方式を示す。図1(a)にお
いて、バスアービトレーション回路5は、バス権可否の
順序を設定する4個の順序レジスタ51,52,53,
54と、バスアービトレーション開始時に最初に参照す
る位置を示すポインタ55と、優先権判定回路7から構
成する。順序レジスタ51はマスタ1用のレジスタであ
り、以下、順序レジスタ52はマスタ2用、順序レジス
タ53はマスタ3用、順序レジスタ54はマスタ4用で
ある。バス権要求信号1a,2a,3a,4aのうちい
ずれかの信号が有効となり、バス権の要求が発生した
時、優先権判定回路7では、各マスタ用順序レジスタ5
1,52,53,54からのレジスタ設定値51a,5
2a,53a,54aの値に従い、バス権を認可するマ
スタを決定し、バス権認可信号1b,2b,3b,4b
のうち当該マスタに対応するバス権認可信号を有効とし
て、当該マスタにバス権の認可を通知する。優先権判定
回路7では、各順序レジスタ値51a,52a,53
a,54aのうち、先ず、ポインタ55が示す位置のレ
ジスタ値を用いて調停が開始される。例えば、図1
(a)の例では、ポインタ55は各順序レジスタ51,
52,53,54の左から5番目の位置を指し示してお
り、この時の各順序レジスタの値は、順序レジスタ51
が1、順序レジスタ52が0、順序レジスタ53が0、
順序レジスタ54が0である。この時、マスタ1のバス
権要求信号1aが有効であれば、バス権をマスタ1に認
可することになり、マスタ1のバス権認可信号1bを有
効にして、マスタ1にバス権の認可を通知する。もし、
この時、マスタ1のバス権要求信号1aが有効でなけれ
ば、ポインタ55は各順序レジスタ上を一つ右に移動
し、各順序レジスタの左から6番目の値を新たに判定の
基準として、バス権の調停を続行する。この時の各順序
レジスタの値は、順序レジスタ51が0、順序レジスタ
52が1、順序レジスタ53が0、順序レジスタ54が
0である。この時、マスタ2のバス権要求信号2aが有
効であれば、バス権をマスタ2に認可することになり、
マスタ2のバス権認可信号2bを有効にして、マスタ2
にバス権の認可を通知する。もし、この時、マスタ2の
バス権要求信号2aが有効でなければ、ポインタ55は
各順序レジスタ上をさらに一つ右に移動し、各順序レジ
スタの左から7番目の値を新たに判定の基準として、バ
ス権の調停を続行する。以下、この動作を繰り返し、バ
ス権認可信号1b,2b,3b,4bのうちいずれかを
有効として、対応するマスタにバス権の認可を通知す
る。いずれかのバス権認可信号を有効とした後、次のバ
ス権調停が開始されるまで、ポインタ55は、最後に指
し示した位置の一つ右に移動し、止まる。現在、バス権
を獲得しているマスタがバス権を解放した後、バス権要
求信号1a,2a,3a,4aのうちいずれかの信号が
有効となり、バス権の要求が発生した時、再び、優先権
判定回路7での前記調停動作が開始され、該当するマス
タのバス権認可信号を有効として、当該マスタにバス権
の認可を通知する。以下、この動作を繰り返す。ポイン
タ55が順序レジスタの一番右に達した場合、ポインタ
55は順序レジスタの一番左に戻り、再び右に移動して
いき、以下、これを繰り返す。
【0007】図1(b)に、図1(a)の各順序レジス
タ51,52,53,54の例の場合の、バス権を獲得
できるマスタの順番を示す。順序レジスタの一番左から
順番に、マスタ1,マスタ2,マスタ1,マスタ3,マ
スタ1,マスタ2,マスタ1,マスタ4,マスタ1,マ
スタ2,マスタ1,マスタ3,マスタ1,マスタ2,マ
スタ1,マスタ4とバス権が遷移していく。図1(b)
の例では、マスタ1は16回のうち8回のバス権獲得の
機会が与えられ、マスタ2は16回のうち4回のバス権
獲得の機会が与えられ、マスタ3とマスタ4は16回の
うち各々2回のバス権獲得の機会が与えられる。従っ
て、見かけ上の優先順位は、マスタ1が最も高く、続い
てマスタ2がその次に高く、マスタ3とマスタ4が同じ
優先順位で最も低くなる。このように、図1(b)の例
では、最も優先順位の高いマスタ1は、遅くとも、他の
マスタへの一回のバス権の移譲の後にバス権の獲得が保
証されており、早急に処理する必要のある処理が発生し
た場合に対応できる。また、最も優先順位が低いマスタ
3とマスタ4は、優先順位の高いマスタ1とマスタ2か
らのバス権要求が続いた場合でも、遅くとも8回に1回
の割合で、バス権の獲得が保証されており、長時間に渡
ってバス権が獲得できずに、マスタ3或いはマスタ4の
処理が遅れることにより、システム全体の処理に支障を
来す可能性は低くなる。
【0008】図1(a)の実施形態では、各順序レジス
タ51,52,53,54の設定において、各順序レジ
スタ51,52,53,54の同じ位置の値は、必ず一
つのマスタの値のみが1で、他のマスタの値が0になっ
ている場合を示したが、順序レジスタの設定方法は、特
にこれに限られるものではない。図3(a)に、各順序
レジスタ51,52,53,54の同じ位置の値が複数
のマスタにおいて1となっている場合の実施形態を示
す。各順序レジスタ51,52,53,54の同じ位置
の値が複数のマスタにおいて1となっている場合の調停
は、各マスタ間に優先順位を定めることによって解決さ
れる。図3(a)の実施形態の場合、各マスタ間の優先
順位は、マスタ1が最も高く、次にマスタ2、その次に
マスタ3、最後にマスタ4の順番である。各順序レジス
タ51,52,53,54の1番左の位置の値は、全て
のマスタにおいて1となっている。従って、この場合の
調停手順は、図2の従来例の優先順位固定方式と同じで
ある。順序レジスタの左から2番目と3番目の位置の場
合も同様である。順序レジスタの左から4番目の位置の
場合、マスタ1用順序レジスタ51とマスタ2用順序レ
ジスタ52の値は共に0であり、マスタ3用順序レジス
タ53とマスタ4用順序レジスタ54の値は共に1とな
っている。この場合、マスタ3とマスタ4からのバス権
要求のみが調停の対象となり、仮にマスタ1或いはマス
タ2からのバス権要求があったとしても、マスタ1或い
はマスタ2にはバス権は認可されない。マスタ3からの
バス権要求がある場合には、マスタ3にバス権が認可さ
れる。マスタ3からのバス権要求がなく、マスタ4から
のバス権要求がある場合には、マスタ4にバス権が認可
される。マスタ3或いはマスタ4からのバス権要求がな
い場合には、マスタ1或いはマスタ2からのバス権要求
があるか否かに関わらず、ポインタ55は各順序レジス
タ51,52,53,54上を一つ右に移動し、各順序
レジスタの左から5番目の値を新たに判定の基準とし
て、バス権の調停を続行する。順序レジスタの左から8
番目の位置の場合、マスタ4用順序レジスタ54の値の
みが1であり、その他の順序レジスタ51,52,53
の値は0となっている。この場合、マスタ4からのバス
権要求のみを受け付け、バス権はマスタ4のみに認可さ
れる。仮にマスタ1或いはマスタ2或いはマスタ3から
のバス権要求があったとしても、マスタ1或いはマスタ
2或いはマスタ3にはバス権は認可されない。マスタ4
からのバス権要求がない場合には、マスタ1或いはマス
タ2或いはマスタ3からのバス権要求があるか否かに関
わらず、ポインタ55は各順序レジスタ51,52,5
3,54上を一つ右に移動し、各順序レジスタの右から
8番目の値を新たに判定の基準として、バス権の調停を
続行する。順序レジスタの右から7番目の位置の場合、
マスタ1用順序レジスタ51の値は0となっており、そ
の他の順序レジスタ52,53,54の値は1となって
いる。従って、この場合、本来最も優先順位の高いマス
タ1からバス権要求があっても、バス権は認可されな
い。この場合のバス権調停手順は、マスタ1を除く、マ
スタ2,マスタ3,マスタ4の間で、従来の優先順位固
定方式と同様の処理が実行される。すなわち、マスタ2
からのバス権要求がある場合には、マスタ2にバス権が
認可される。マスタ2からのバス権要求がなく、且つマ
スタ3からのバス権要求がある場合には、マスタ3にバ
ス権が認可される。マスタ2或いはマスタ3からのバス
権要求がなく、マスタ4からのバス権要求がある場合に
は、マスタ4にバス権が認可される。マスタ2或いはマ
スタ3或いはマスタ4からのバス権要求がない場合に
は、マスタ1からのバス権要求があるか否かに関わら
ず、ポインタ55は各順序レジスタ51,52,53,
54上を一つ右に移動し、各順序レジスタの右から6番
目の値を新たに判定の基準として、バス権の調停を続行
する。順序レジスタの右から5番目の位置では、マスタ
2用順序レジスタ52の値のみが0であり、マスタ1用
順序レジスタ51とマスタ3用順序レジスタ53とマス
タ4用順序レジスタ54の値は1となっている。この場
合、マスタ2からのバス権要求があったとしても、マス
タ2にはバス権は認可されない。マスタ1からのバス権
要求がある場合には、マスタ1にバス権が認可される。
マスタ1からのバス権要求がなく、且つマスタ3からの
バス権要求がある場合には、マスタ3にバス権が認可さ
れる。マスタ1或いはマスタ3からのバス権要求がな
く、マスタ4からのバス権要求がある場合には、マスタ
4にバス権が認可される。マスタ1或いはマスタ3或い
はマスタ4からのバス権要求がない場合には、マスタ2
からのバス権要求があるか否かに関わらず、ポインタ5
5は各順序レジスタ51,52,53,54上を一つ右
に移動し、各順序レジスタの右から4番目の値を新たに
判定の基準として、バス権の調停を続行する。順序レジ
スタの1番右の位置では、マスタ1用順序レジスタ51
の値とマスタ4用順序レジスタ54の値が1であり、マ
スタ2用順序レジスタ52の値とマスタ3用順序レジス
タ53の値は0となっている。この場合、マスタ1から
のバス権要求がある場合には、マスタ1にバス権が認可
される。マスタ1からのバス権要求がなく、且つマスタ
4からのバス権要求がある場合には、マスタ4にバス権
が認可される。マスタ1或いはマスタ4からのバス権要
求がない場合には、マスタ2或いはマスタ3からのバス
権要求があるか否かに関わらず、ポインタ55は各順序
レジスタ51,52,53,54上を一つ右に移動し、
この場合は、順序レジスタの1番左の値を新たに判定の
基準として、バス権の調停を続行する。
【0009】図3(b)に、図3(a)の各順序レジス
タ51,52,53,54の設定例の場合の、各位置で
のバス権を獲得する資格のあるマスタ間の優先順位と、
その遷移順序を示す。ポインタ55が順序レジスタの1
番左の位置を指し示す場合を例にとると、図3(b)で
は1番左の優先順位が対応する。この場合、全マスタに
バス権を獲得する資格があり、優先順位は、マスタ1が
最も高く、次にマスタ2、続いてマスタ3、最後にマス
タ4の順となる。ポインタ55が順序レジスタ上を右に
一つ移動し、左から2番目を指し示すと、図3(b)で
は左から2番目の優先順位が対応する。以下順番に、図
3(a)でポインタ55が指し示す位置と、図3(b)
の優先順位が対応する。図3(b)の例では、マスタ1
は16回のうち12回のバス権獲得の機会が与えられ、
図1(b)の例よりも、見かけ上の優先度が高くなる。
最も優先順位が低いマスタ4は、遅くとも16回に1回
の割合でバス権の獲得が保証されている。これは、図1
(b)の例よりも1回少ないが、順序レジスタの左から
4番目の位置及び1番右の位置では、マスタ4は2番目
の優先度を持っており、全体の優先度は、図1(b)の
場合と同等である。
【0010】次に、図4に、図1(a)で示す実施形態
により、従来のバスアービトレーション方式を実現した
場合の実施形態を示す。図4(a)の優先順位固定方式
では、全マスタの順序レジスタを全て1に設定すること
により、優先順位を固定することが可能となる。各順序
レジスタ51,52,53,54のどの位置にポインタ
55が来ても、その時のバスアービトレーションの対象
は常に全マスタであり、且つ優先順位は常にマスタ1が
最も高く、次にマスタ2、その次がマスタ3、最後がマ
スタ4である。図4(b)のラウンドロビン方式では、
ポインタ55が指し示す順序レジスタ上のある位置にお
いては、4個のマスタ用順序レジスタ51,52,5
3,54の値のうち一つの順序レジスタの値のみに1が
設定され、その他の三つの順序レジスタの値は0に設定
される。さらに、ポインタ55が移動する度に1が設定
される順序レジスタは順番に変っていく。図4(b)の
例では、順序レジスタの1番左の位置の場合には、マス
タ1用順序レジスタ51の値のみが1であり、その他の
順序レジスタの値は0となる。順序レジスタの左から2
番目の位置の場合には、マスタ2用順序レジスタ52の
値のみが1となり、その他の順序レジスタの値は0とな
る。順序レジスタの左から3番目の位置の場合には、マ
スタ3用順序レジスタ53の値のみが1となり、その他
の順序レジスタの値は0となる。順序レジスタの左から
4番目の位置の場合には、マスタ4用順序レジスタ54
の値のみが1となり、その他の順序レジスタの値は0と
なる。順序レジスタの左から5番目の位置の場合には、
再び、マスタ1用順序レジスタ51の値のみが1とな
り、その他の順序レジスタの値は0となり、以下、これ
を繰り返す。これによって、バス権は常に、マスタ1か
らマスタ2、マスタ2からマスタ3、マスタ3からマス
タ4、マスタ4からマスタ1へと順番に遷移していく。
図3(c)の混在式では、優先順位固定方式とラウンド
ロビン方式の混在した方式を示し、マスタ2,マスタ
3,マスタ4間では、ラウンドロビン方式により、バス
権が順番に遷移していくが、マスタ1がバス権を要求し
た場合には、常に次のバス権はマスタ1に与えられるこ
とになる。図3(c)の設定例では、マスタ1用順序レ
ジスタ51の値は1番右の位置を除いて全て1が設定さ
れ、その他の三つの順序レジスタ52,53,54の値
は、図4(b)のラウンドロビン方式で説明したよう
に、マスタ2,マスタ3,マスタ4間で順番にバス権が
渡されるように、一つの順序レジスタの値のみが1とな
り、その他の二つの順序レジスタの値は0が設定され、
ポインタ55が移動する度に1が設定される順序レジス
タが順番に変わっていく。但し、順序レジスタの1番右
の位置では、全ての順序レジスタの値は0に設定され
る。全ての順序レジスタの値が0の場合には、ポインタ
55がこの位置に来ても、実際の調停動作は行なわず、
すぐに次の位置に移動する。即ち、ポインタ55が順序
レジスタの右から2番目の位置にいた後、ポインタ55
は1番左の位置に移動する。これによって、マスタ1の
バス権要求がない場合には、マスタ2,マスタ3,マス
タ4間でラウンドロビン方式が実行され、マスタ1から
バス権の要求があった場合には、マスタ1に最優先でバ
ス権が渡されることになる。
【0011】図5は、本発明におけるバスアービトレー
ション回路5内の優先権判定回路7の詳細を示す。優先
権判定回路7は、各マスタ用のバス権候補選定回路7
1,72,73,74とバス権決定回路75から構成す
る。各マスタ用のバス権候補選定回路71,72,7
3,74は、例えばマスタ1用のバス権候補選定回路7
1の場合、マスタ1用ビットシフト回路711と、マス
タ1用ビットシフト後順序レジスタ712と、マスタ1
用AND回路7101〜7116から構成する。その他
のバス権候補選定回路72,73,74も同様に、各
々、各マスタ用ビットシフト回路721,731,74
1と、各マスタ用ビットシフト後順序レジスタ722,
732,742と、各マスタ用AND回路7201〜7
216,7301〜7316,7401〜7416から
構成する。
【0012】優先権判定回路7の動作を例えばマスタ1
を例にとって説明する。マスタ1用順序レジスタ51の
全16ビットの値51aとポインタ55の値55aがマ
スタ1用ビットシフト回路711に入力され、マスタ1
用ビットシフト回路711では、ポインタの値55aを
使用して、ポインタ55が指し示すマスタ1用順序レジ
スタ51上の位置がマスタ1用ビットシフト後順序レジ
スタ712の1番左に位置するように、全16ビットの
位置が左回りでシフトされて、マスタ1用ビットシフト
後順序レジスタ712に入力される。マスタ1用ビット
シフト後順序レジスタ712の値は、各ビット毎にマス
タ1用AND回路7101〜7116にてマスタ1のバ
ス権要求信号1aとANDをとり、その結果7101a
〜7116aがバス権決定回路75に入力される。その
他のマスタにおいても同様に、各マスタ用順序レジスタ
52,53,54の全16ビットの値52a,53a,
54aとポインタ55の値55aが各マスタ用ビットシ
フト回路721,731,741に入力され、各マスタ
用ビットシフト回路721,731,741では、ポイ
ンタの値55aを使用して、ポインタ55が指し示す各
マスタ用順序レジスタ52,53,54上の位置が各マ
スタ用ビットシフト後順序レジスタ722,732,7
42の1番左に位置するように、全16ビットの位置が
左回りでシフトされて、各マスタ用ビットシフト後順序
レジスタ722,732,742に入力される。各マス
タ用ビットシフト後順序レジスタ722,732,74
2の値は、各ビット毎に各マスタ用AND回路7201
〜7216,7301〜7316,7401〜7416
にて、各々、各マスタのバス権要求信号2a,3a,4
aとANDをとり、その結果7201a〜7216a,
7301a〜7316a,7401a〜7416aがバ
ス権決定回路75に入力される。バス権決定回路75で
は、入力された各AND結果7101a〜7116a,
7201a〜7216a,7301a〜7316a,7
401a〜7416aの中で、各マスタ用ビットシフト
後順序レジスタ712,722,732,742の1番
左に位置する信号のAND結果信号7101a,720
1a,7301a,7401aのうち最も優先順位の高
いマスタ1の信号7101aから、0か1かの判定を開
始し、次にマスタ2の信号7201a,マスタ3の信号
7301a,マスタ4の信号7401aの順で判定を行
ない、最初に1であった信号のマスタにバス権が与えら
れる。AND結果信号7101a,7201a,730
1a,7401aのいずれも1でなかった場合には、次
に、各マスタ用ビットシフト後順序レジスタ712,7
22,732,742の左から2番目に位置する信号の
AND結果信号7102a,7202a,7302a,
7402aにおいて、同様の判定を行なう。AND結果
信号7102a,7202a,7302a,7402a
もいずれも1でなかった場合には、さらに、各マスタ用
ビットシフト後順序レジスタ712,722,732,
742の左から3番目に位置する信号のAND結果信号
を用いて同様の判定を行ない、以下、各マスタ用ビット
シフト後順序レジスタ712,722,732,742
の1番右に位置する信号のAND結果信号7116a,
7216a,7316a,7416aまで、これを繰り
返す。前述手順において、最初に1であった信号のマス
タのバス権認可信号を有効として、該当するマスタにバ
ス権が与えられる。例えば、最初に1であった信号が7
101aであったとすれば、マスタ1用バス権認可信号
1bを有効として、マスタ1にバス権が与えられる。最
初に1であった信号が7302aであったとすれば、マ
スタ3用バス権認可信号3bを有効として、マスタ3に
バス権が与えられる。他のAND結果信号においても同
様に判定し、該当するマスタのバス権認可信号を有効に
して該当するマスタにバス権が与えられる。バス権決定
回路75において、最初に1であったAND結果信号の
位置より、次に指し示すべきポインタ55の位置を認識
し、ポインタ移動量信号55bを通して、次に指し示す
べきポインタ55の位置をポインタ55にフィードバッ
クする。例えば、図5の例では、AND結果信号のうち
7401aが最初に1であったと仮定すると、現在のポ
インタ55が指し示している順序レジスタ上の左から5
番目の位置でバスアービトレーションの判定が実行され
たことが認識され、ポインタ55の移動量1がポインタ
移動量信号55bを通してポインタ55にフィードバッ
クされ、ポインタ55は順序レジスタ上の位置を左から
6番目の位置に移動する。仮に、AND結果信号のうち
7202aが最初に1であったと仮定すると、現在のポ
インタ55が指し示している順序レジスタ上の左から5
番目の位置の一つ右側の位置でバスアービトレーション
の判定が実行されたことが認識され、ポインタ55の移
動量2がポインタ移動量信号55bを通してポインタ5
5にフィードバックされ、ポインタ55は順序レジスタ
上の位置を左から7番目の位置に移動する。他のAND
結果信号が最初に1であった場合も、同様にポインタ5
5の移動量が認識され、ポインタ55の移動量がポイン
タ移動量信号55bを通してポインタ55にフィードバ
ックされ、それに対応した位置にポインタ55は移動し
て、次のバスアービトレーション開始を待機する。
【0013】
【発明の効果】以上説明したように、本発明によれば、
バス権の調停を実行するバスアービトレーション回路に
おいて、各マスタ毎に、バス権を与えるか否かを規定さ
れた順序に従って設定する機能と、さらに、前述の機能
に加え、前記順序の同一の位置で、前記マスタ間で優先
順位を判定する機能を設けることにより、バス権の調停
として、当該マスタ間に優先順位を定めながらも、優先
順位の低いマスタにも一定の時間内に確実にバス権が与
えられることを保証することが可能となる。また、バス
権を与える順序の設定において、優先順位を高くしたい
マスタに与えるバス権の回数を多くすることにより、当
該マスタがバス権を獲得する確率が高くなり、これによ
って、見かけ上の優先順位を高くすることができる。ま
た、優先順位の低いマスタであっても、前記順序の設定
において、当該マスタ以外にはバス権を与えない位置を
作ることにより、長時間に渡って当該マスタがバス権を
獲得できないという現象を避けることができる。この結
果、より自由度の高いバスアービトレーション手順を提
供することができ、バスアービトレーションを必要とす
るシステムの処理性能を高めることが可能になる。
【図面の簡単な説明】
【図1】本発明の一実施形態による可変バスアービトレ
ーション方式の構成図
【図2】従来のバスアービトレーション方式の説明図
【図3】本発明を使用した他の実施形態の説明図
【図4】本発明を使用して従来のバスアービトレーショ
ン方式を実現した実施形態
【図5】本発明の優先権判定回路の詳細な構成図
【符号の説明】
1…マスタ1、2…マスタ2、、3…マスタ3、4…マ
スタ4、5…バスアービトレーション回路、6…バス、
7…優先権判定回路、51…マスタ1用順序レジスタ、
52…マスタ2用順序レジスタ、53…マスタ3用順序
レジスタ、54…マスタ4用順序レジスタ、55…ポイ
ンタ、71…マスタ1用バス権候補選定回路、72…マ
スタ2用バス権候補選定回路、73…マスタ3用バス権
候補選定回路、74…マスタ4用バス権候補選定回路、
75…バス権決定回路

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】 バスマスタとなり得る複数のマスタと、
    前記マスタが接続されているバスと、前記バスのバス権
    を調停するバスアービトレーション回路を有する可変バ
    スアービトレーション方式において、前記バスアービト
    レーション回路は、各マスタ毎に順序レジスタを備え、
    バス権を与えるか否かを前記順序レジスタに規定された
    順序に従って設定する機能を有することを特徴とする可
    変バスアービトレーション方式。
  2. 【請求項2】 請求項1において、前記バスアービトレ
    ーション回路は、優先権判定手段を備え、前記順序レジ
    スタに規定された順序が同一であるとき、前記マスタ間
    の優先順位を判定する機能を有することを特徴とする可
    変バスアービトレーション方式。
  3. 【請求項3】 請求項1において、前記バスアービトレ
    ーション回路は、優先権判定手段を備え、最優先のマス
    タの順序レジスタにバス権を設定すると共に、当該マス
    タ以外のマスタの順序レジスタには規定された順序に従
    ってバス権を設定し、前記最優先のマスタがバス権を要
    求した場合には、常にバス権を当該マスタに与え、当該
    マスタがバス権を要求しない場合には、当該マスタ以外
    のマスタに前記順序に従ってバス権を与えることを特徴
    とする可変バスアービトレーション方式。
  4. 【請求項4】 請求項2または請求項3において、優先
    権判定手段は、各マスタ用の前記順序レジスタの位置を
    シフトする各マスタ用ビットシフト回路と、各マスタ用
    ビットシフト後順序レジスタと、前記ビットシフト後順
    序レジスタの値と各マスタのバス権要求信号の論理積を
    とる各マスタ用AND回路とからなる各マスタ用のバス
    権候補選定回路及び最優順位に従ってバス権を与えるバ
    ス権決定回路を備えることを特徴とする可変バスアービ
    トレーション方式。
JP25664899A 1999-09-10 1999-09-10 可変バスアービトレーション方式 Pending JP2001084219A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP25664899A JP2001084219A (ja) 1999-09-10 1999-09-10 可変バスアービトレーション方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP25664899A JP2001084219A (ja) 1999-09-10 1999-09-10 可変バスアービトレーション方式

Publications (1)

Publication Number Publication Date
JP2001084219A true JP2001084219A (ja) 2001-03-30

Family

ID=17295540

Family Applications (1)

Application Number Title Priority Date Filing Date
JP25664899A Pending JP2001084219A (ja) 1999-09-10 1999-09-10 可変バスアービトレーション方式

Country Status (1)

Country Link
JP (1) JP2001084219A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007052545A (ja) * 2005-08-16 2007-03-01 Fuji Xerox Co Ltd 調停回路
JP2008046997A (ja) * 2006-08-18 2008-02-28 Fujitsu Ltd 調停回路、クロスバ、リクエスト選択方法、及び情報処理装置
US7558896B2 (en) 2006-05-23 2009-07-07 Fuji Xerox Co., Ltd. Data transfer control device arbitrating data transfer among a plurality of bus masters

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007052545A (ja) * 2005-08-16 2007-03-01 Fuji Xerox Co Ltd 調停回路
US7558896B2 (en) 2006-05-23 2009-07-07 Fuji Xerox Co., Ltd. Data transfer control device arbitrating data transfer among a plurality of bus masters
JP2008046997A (ja) * 2006-08-18 2008-02-28 Fujitsu Ltd 調停回路、クロスバ、リクエスト選択方法、及び情報処理装置

Similar Documents

Publication Publication Date Title
US5884051A (en) System, methods and computer program products for flexibly controlling bus access based on fixed and dynamic priorities
US5832278A (en) Cascaded round robin request selection method and apparatus
US7734856B2 (en) Method for operating a plurality of arbiters and arbiter system
US5862355A (en) Method and apparatus for overriding bus prioritization scheme
CA2115731C (en) Dynamically programmable bus arbiter with provisions for historical feedback and error detection and correction
US7533206B2 (en) Resource management device
US7380034B2 (en) Method of arbitration for bus use request and system therefor
US6907491B2 (en) Methods and structure for state preservation to improve fairness in bus arbitration
JPH0210979B2 (ja)
JP4848375B2 (ja) バス・アクセス取り消しを伴うデータ処理システム
JP3919765B2 (ja) アービトレーションを管理する方法およびプロセッサ
JPH0773137A (ja) 多レベル・バス・アービトレーションのための方法、アダプタおよびシステム
US20030229743A1 (en) Methods and structure for improved fairness bus arbitration
JPS62280948A (ja) バス調停方式
EP1820109B1 (en) Time-based weighted round robin arbiter
US6978329B1 (en) Programmable array-based bus arbiter
US7127540B2 (en) Apparatus and method for controlling frequency of bus use
JP3770203B2 (ja) クロスバの高速化方法及びクロスバの高速化方式
JP2001084219A (ja) 可変バスアービトレーション方式
JP2008515091A (ja) バス・アクセス取り消しを伴うデータ処理システム
US5193194A (en) Concurrent arbitration system and method for bus control
US7073003B2 (en) Programmable fixed priority and round robin arbiter for providing high-speed arbitration and bus control method therein
US6745273B1 (en) Automatic deadlock prevention via arbitration switching
US7130947B2 (en) Method of arbitration which allows requestors from multiple frequency domains
US5799160A (en) Circuit and method for controlling bus arbitration

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20040325

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040517

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20040517

A072 Dismissal of procedure

Free format text: JAPANESE INTERMEDIATE CODE: A073

Effective date: 20050524