JPS63191239A

JPS63191239A - 命令再開処理方法および装置

Info

Publication number: JPS63191239A
Application number: JP62022347A
Authority: JP
Inventors: Soichi Takatani; 高谷　壮一; Takayuki Morioka; 隆行森岡; Yoshihiro Miyazaki; 義弘宮崎; Tadaaki Bando; 忠秋坂東; Shinichiro Yamaguchi; 伸一朗山口
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1987-02-04
Filing date: 1987-02-04
Publication date: 1988-08-08
Anticipated expiration: 2011-12-18
Also published as: JP2564290B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明は、マイクロプログラム制御方式のデータ処理装
置における。命令再開処理方法および装置に関する。

〔従来の技術〕

従来、処理装置の間歇的な誤動作からの回復方法として
は、命令の最初からの再実行が一般的であった。このよ
うな命令再実行は、特公昭４７−４８６１４号に記載の
ように、実行する命令で破壊されるレジスタの内容ある
いは記憶装置の内容を退避しておき、誤動作の検出時に
元のレジスタあるいは記憶装置に戻して、命令を最初か
ら再実行していた。ところが、命令が高機能化されると
、退避しなければならない情報が増す上、処理速度を低
下する問題があった。

一方、システムアーキテクチャが高級化するに従い、命
令の中断要因として、前記誤動作の他に仮想記憶サポー
トのために必然的に発生するミッシング・ページ・フォ
ール１−等があり、この場合も、高機能命令の最番から
の再実行は、難しい。

この問題に対し、命令の処理途中からの再開方式が提案
されている。ＵＳＰ４４８８２８８あるいは特開昭５０
−１１１３４６６に記載の命令途中再開方式は、命令中
断が発生した場合に、命令中断時点の内容を退避してお
き、再開時に退避情報を回復して処理を再実行している
。しかし、前記命令途中再開方式においては、中断時点
の退避情報が多大となるという問題がある。特にパイプ
ライン方式のデータ処理装置においては、複数のユニッ
トの制御情報を退避する必要があり、退避・回復のため
のハードウェアが大規模になると共に、退避・回復の時
間が大きくなる。

〔発明が解決しようとする問題点〕

従来の命令途中再開方式では、命令の再開のための退避
情報が多大となる問題があった。

本発明の目的は、間歇的な誤動作に対するリトライ時あ
るいは、ミッシング・ページ・フォールト等の命令中断
時に、退避情報の少ない再開処理方法および装置を提供
することにある。

〔問題点を解決するための手段〕

上記目的は、マイクロプログラム（マイクロ命令）の指
定により再開点を設定できるハードウェアを持つこと、
すなわち、マイクロプログラムを格納した制御記憶の再
開アドレスを退避するレジスタと、マイクロ命令の指定
により前記退避レジスタに再開点を書込む手段と、前記
退避レジスタに再開点が書込まれたことを記憶する再開
点有効フラグと、マイクロ命令により、前記再開点有効
フラグの内容を判別する手段と、前記退避レジスタに書
込まれている再開点より処理を再実行するハードウェア
を持ち、中断命令を再開する際、中断点から再開するの
ではなく、前記再開点有効フラグの内容を判定し、再開
点が設定されている場合は、退避レジスタの再開点より
、処理を再実行し、再開点が設定されていない場合は、
中断命令の命令フェッチから再実行することにより達成
される。

〔作用〕

再開点はマイクロプログラムにより指定するため、予め
再開が可能なステップに設定でき、また再開が不可能に
なる場合（再開点以降でソースとなるレジスタの更新が
ある）は次の再開点を設定できる。このようにして予め
再開点を適切に設定し、また、再開点の設定が行なわれ
たかどうかを示すフラグを持ち、さらに、前記フラグを
マイクロ命令で判別することにより、正しい再開が実行
される。

〔実施例〕

第２図は本発明のシステム構成例であり、命令の実行を
行う基本処理装置ＢＰＵＩ、キャッシュメモリを内蔵し
、アドレス変換及びメモリの制御を行なうメモリ制御ユ
ニットＭＣＵ２．命令及びデータを格納する主記憶装置
ＭＳ３．高速バスＨＩｒＢＵＳ９及び低速パスＬ−ＢＵ
Ｓ　１０を制御するＩ１０アダプタエ／○ＡＤＰＴ４　
　を構成要素としている。

本システムの動作を以下に説明する。

ＢＰＵＩは、制御バス１１．論理アドレスバス１２、デ
ータバス１３を通してＭｅＯ２にアクセスする。ＭｅＯ
２は、論理アドレスを物理アドレスに変換し、内蔵キャ
ッシュメモリに（以下キャッシュと略称する）に前記物
理アドレスに対応するデータがあればデータバス１３を
通してＢＰＵｌに転送する。もしキャッシュにデータが
なければ、制御バス１５．物理アドレスバス１６．デー
タバス１７を通してＭＳ３にアクセスする。また、Ｍｅ
Ｏ２はアドレス変換を行なうときに対応するページがＭ
Ｓａ上にないとき、信号線１４によりミッシング・ペー
ジ・フォールトをＢＰＵＩに報告する。

またＩｌｏ　ＡＤＰＴ４　はＨ−Ｂｕｓ９とＬ−ＢＵＳ
ＩＯとからの転送要求のアビットレーションを行ない、
制御バス１８．物理アドレスバス１９およびデータバス
２０を通してＭＣＵ２ヘアクセスする。Ｈ−Ｂｕｓ９に
は主にファイル装置６などの高速デバイスが接続される
。本実施例では、ファイル制御装置５がＨ−Ｂｕｓ９に
接続され、ファイル装置６を制御してＤＭＡ転送を行な
う。Ｌ−Ｂｕｓ　１０にはＩ１０制御装置７が接続され
、Ｉ１０装に８を制御してＤＭＡ転送を行なう。

第３図はＢＰＵＩの内部構成例を示す。

ＩＦｌｏｏは命令を先行フェッチするユニットであり、
先行フェッチされた命令を内部のバッファに格納し、Ｄ
ＡＩＯＩから信号線１０６を通してくる命令要求毎に、
前記内部バッファの命令を信号線１０７を通して渡す。

ＤＡ　１０１は、ＩＦｌｏｏから渡された命令をデコー
ドして実行ユニットＥ１０２の命令に対応するマイクロ
プログラムのアドレスを生成し、信号線１０９を通して
渡す。またＤＡｌｏｌは、マイクロプログラムのアドレ
スと共に、前記命令のアドレスを信号線１１０を通して
Ｅ１０２に渡す。また、ＤＡＩＯＩは、命令のオペラン
ドの実効アドレスを計算し、信号線１１１を通してＥユ
ニット１０２に渡す。Ｅ１０２はマイクロプログラム制
御方式の命令実行ユニットであり、ＤＡＩＯＩから渡さ
れるマイクロプログラムのアドレスとオペランドの実効
アドレスにより、命令。を実行する。Ｅ１０２はオペラ
ンドの読出しを行なう場合、制御バス１１３．論理アド
レスバス１１４．データバス１１５を通してＭＩＮＦ１
０３にアクセス要求を行なう、ＩＦｌｏｏが命令フェッ
チを行なう場合は、制御バス１０４、論理アドレスバス
１０５．データバス１１６を通してＭＩＮＦ１０３に命
令読出しアクセス要求を行なう。ＭＩＮＦ１０３は、Ｉ
ＦｌｏｏとＥ１０２のアクセス要求のアビトレージョン
を行ない、ＭＣＵ２に対してアクセス要求を行なう。

ＤＡＩＯＩとＥ１０２の間は、オペランド単位のパイプ
ラインとなっており、ＤＡＩＯＩで複数回のアドレス計
算が実行される場合は、ＤＡＩＯＩとＥ１０２は同一命
令を処理する。また、信号線１１２は、アドレス信号線
であり、ＩＦｌｏｏ。

ＤＡＩＯＩに対して、初期化後の命令を指定するための
ものである。

第１図は、Ｅユニット１０２の内部構成を示す。

マイクロアドレスセレクタ（ＳＥＬ）２０１は現マイク
ロ命令の次に実行するマイクロアドレスを選択するため
のセレクタであり、その入力としては、ＤＡＩＯＩから
信号線１０９を通して渡されるマイクロプログラムの先
頭アドレス、インクリメンタ２０５からの現実行マイク
ロプログラムアドレス＋１．制御記憶２０４からの分岐
アドレス。

例外処理の固定アドレス、ＡＬＵ２１４出カバス２１６
からのアドレス等である。マイクロアドレスセレクタ２
０２にて選択されたマイクロアドレスはＣＳ　Ａ　Ｒ（
Ｃｏｎｔｒｏｌ　Ｓｔｏｒａｇｅ　Ａｄｄｒｅｓｓ　Ｒ
ｅｇｉｓｔｅｒ）２０３に送られ、ＣＳ　（Ｃｏｎｔｒ
ｏｌ　Ｓｔｏｒａｇｅ）　２０４に伝えられる。Ｃ８２
０４は６４ｂｉｔＸ８にステップのマイクロプログラム
を格納する制御記憶である。Ｃ８２０４の出力はＢＰＵ
Ｉのマシンサイクル毎に読出され、Ｍ　Ｉ　Ｒ（Ｍｉｃ
ｒｏ　ＩｎｓｔｒｕｔｉｏｎＲｅｇｉｓｔｅｒ）　２０
６に格納され、内部制御バス２１７を通して、ＢＰＵＩ
の内部ハードウェアに伝達され、レジスタの読出し、書
込み、演算器の制御等を行なう。前記マイクロアドレス
セレクタ２０２は、ＣＳ出力の分岐指定信号及びＴｅ５
ｔ　Ｂｉｔ回路２０１により制御される。Ｔｅ５ｔ　Ｂ
ｉｔ回路２０１はＯ８出力信号を通してマイクロ命令に
従って条件判定を行ないマイクロアドレスセレクタ２０
２を制御する。Ｔｅ５ｔ　Ｂｉｔ回路２０１の入力信号
としては、制御線１０８を通して伝達されるマイクロア
ドレス（信号１０９）のＲｅａｄｙ信号と実効アドレス
（信号１１１）のＲｅａｄｙ信号、ステータスレジスタ
２１５からの演算結果ステータス信号、信号線１１３を
通して伝達されるＭＣＵ２へのアクセス応答信号、現命
令でＣ３ＡＲ２Ｏ３の退避が実行され、ＲＰＲ２０７に
有効な再開時のアドレス（チェックポイントアドレス）
が設定されていることを示す信号等がある。またＴｅ５
ｔ　Ｂｉｔ回路２０１は、信号線１１３を通して伝達さ
れるアクセス応答にページ・フォールト（Ｐａｇｅ　Ｆ
ａｕｌｔ）等の命令中断要因が含まれる場合に、マイク
ロアドレスセレクタが固定アドレスを選択するように制
御されている。ＲＰ　Ｒ（Ｒｅｓｔａｒｔ　Ｐｏ１ｎｔ
ｅｒ　Ｒｅｇｉｓｔｅｒ）２０７はマイクロ命令の指定
（書込信号はＣ８２０４より出力）によりＣ３ＡＲ２Ｏ
３のアドレスを退避するためのレジスタであり、本レジ
スタへの書込が実行された場合、その有効ビットである
ｖ２０８がセットされる。実行ユニット１０２の演算部
は、ソースバス２１１，２１２．レジスタファイル２１
３．ＡＬＵ２１４．ステータスレジスタ２１５．ディス
ティネーションバス２１６より構成される。レジスタフ
ァイル２１３は８本の汎用レジスタと８本のワークレジ
スタ及びスタックポインタにより構成され、ＭＩＲ２０
６の出力制御信号２１７により選択され、リード又はラ
イトが行なわれる。ＡＬＵ２１４はソースバス２１１゜
２１２のデータにより演算を実行し、ディスティネーシ
ョンバス２１６に出力すると共に演算結果のステータス
を５Ｒ２１５に格納する。５ＥＬ２１８はＤＡＩＯＩか
ら信号線１１１を通して渡される実効アドレスとディス
ティネーションバス２１６のデータのいずれか一方を選
択し、ＭＡＲ（Ｍｅｍｏｒｙ　Ａｄｄｒｅｓｓ　Ｒｅｇ
ｉｓｔｅｒ）　２１９に出力する。

ＭＡＲ２１９は信号線１１４を通してメモリアクセスア
ドレスをＭＩＮＦ１０３に伝達する。

ＲＤＲ２２０はＭＩＮＦ１０３より信号線１１５を通し
てデータを受は取り、ソースバス２１１に出力する。Ｗ
ＤＲ２２１はディスティネーションバス２１６のデータ
を受は取り、信号線１１５を通してデータをＭＩＮＦ１
０３に送出する。プログラムカウンタＰＣ２１０はＥ１
０２で実行中の命令のＭＳａ上でのアドレスを格納する
もので５ＥＬ２０９より渡される。５ＥＬ２０９はＤＡ
ｌｏｌより信号線１１０を通じて渡される命令アドレス
とディスティネーションバス２１６の入力を選択してＰ
Ｃ２１０に出力する。信号線１１２はＤＡＩＯＩ及びＩ
Ｆｌｏｏに対してイニシャライズ時あるいは分岐命令実
行時に、次命令実行アドレスを渡すための信号線である
。

第４図は、ミッシング・ページ・フォールト発生時のマ
イクロプログラム、エラー処理マイクロプログラム及び
ＯＳプログラムの処理を示す。

第４図（ａ）は命令マイクロプログラム中でメモリへデ
ータをライトする時のフローを示し、１ステツプがその
まま１マイクロ命令を示す。ステップ（１）の’ＷＤＲ
←ＤＲＯ’　はレジスタファイル２１３中の汎用レジス
タＤＲ○の内容をＷＤＲ２２１ヘセットすることを示し
、’ＲＰＲ３ＥＴ’は、Ｃ３ＡＲ２Ｏ３の制御記憶アド
レスをＲＰＲ２０７にセットし、Ｖ２Ｏ３をセットする
ことを示す。ステップ（２）の’ＭＷＴ’　はメモリへ
ライトアクセス起動をかけることを示す。ステップ（３
）の’ＭＡＷ’はステップ（２）のライトアクセス起動
に対する応答を待つステップである。

もし、このライトアクセスによりミッシング・ページ・
フォールトが発生すれば、Ｔ［ＥＳＴ　ＢＩＴ回路２０
１により、マイクロプログラムアドレスセレクタ２０′
９はエラー処理の固定アドレスを選択し、そこヘジャン
プする。もし、正常終了応答が返された場合、エラー処
理にはジャンプせず、次のステップへ進む。

第４図（ｂ）の詳細内容を第５図に示す。

第５図における１ステツプは複数のマイクロ命令により
実行される。ステップ（１）はＶ２Ｏ８がｏｎしている
か否かＴＥＳＴ　ＢＩＴ回路２０１により判定しｏｎＬ
でいる場合はインクリメンタ２０５のアドレスがマイク
ロプログラムセレクタ２０２により選択されステップ（
２）へ移る。ｏｎしていない場合は、Ｃ８出力の分岐ア
ドレスがマイクロアドレスセレクタ２０２により選択さ
れステップ（６）に移る。ステップ（２）は、現時点の
内部レジスタの退避を行なうステップである。ステップ
（３）は次命令のアドレスをＤＡＩＯＩから信号線１１
０を通して受は取り、スタックに退避する。ステップ（
４）は、再開時に途中再開させるための識別子αをスタ
ックに書込む。ステップ（６）はＯＳプログラムのペー
ジフォールト処理に分岐することを示す。ステップ（６
）は、命令フェッチから再開するのに必要な内部レジス
タを退避することを示す。ステップ（７）は、再開時に
命令フェッチから再開するための識別子βをライトする
ことを示す。

第４図（ｃ）は、まず、ページ・フォールトを発生させ
たページをファイル６よりＭＳ３へ転送する処理（Ｐａ
ｇｅ　Ｆａｕｌｔ処理）を行ない、完了後１元の命令に
戻るためＲＴ　Ｅ　（Ｒｅｔｕｒｎ　Ｆｒｏｍ　Ｅｘｃ
ｅｐｔｉｏｎ）命令を実行する。

第６図はＲＴＥ命令の詳細内容を示したものである。ス
テップ（１）はスタック上の識別子により命令途中再開
（ｒｌｉ別子＝α）か、命令フェッチ再開（識別子＝β
）かを判定する。ステップ（２）は、スタック上から次
命令のＰＣをリードして、ＩＦｌｏｏ、ＤＡＩＯＩに対
して次命令から命令の実行を開始することを指示する。

このとき、次命令アドレスは、信号線１１２によりＥ１
０２から、ＩＦｌｏｏ及びＤＡＩＯＩに渡される。ステ
ップ（３）は内部レジスタを回復するステップであり、
ＲＰＲ以外の退避レジスタを回復する。ステップ（４）
は、ＲＰＲの退避情報をＣ３ＡＲ２Ｏ３にセットして、
中断命令の再開点に復帰するステップである。ステップ
（５）は、退避情報を回復するステップ、ステップ（６
）は中断命令を命令フェッチから再実行させるためのス
テップであり、中断命令のアドレスが信号線１１２を通
してＥ１０２からＩＦｌｏｏ及びＤＡＩＯＩに渡される
。さらに、ステップ（６）にてＥ１０２は命令待ち状態
となる。

以上のように本発明では、命令中断点とは異なる再開点
を柔軟に設定することが可能となり、再開点を適切なス
テップ設定することにより、実行ユニットＥ１０２の退
避情報を最小限にし、命令フェッチ、ユニットＩＦ１０
０．デコード＆アドレス計算ユニットＤＡＩＯＩの命令
実行の前処理を行なうユニットの制御情報の退避を不要
とした。

〔発明の効果〕

以上のように、本発明によれば、命令中断発生時の退避
情報を削減し、特に複数ユニットのパイプライン処理を
行なうデータ処理装置において、前処理を行なうユニッ
トの制御情報の退避を不要とした。まｈ、高機能命令に
対して広範囲なりトライ処理を大規模なハードウェアを
必要とせず実現可能とした。

【図面の簡単な説明】

第１図は本発明のハードウェア構成図。第２図は本発明
のシステム構成例、第３図は本発明のデータ処理装置の
内部構成図、第４図は１本発明の実施例におけるページ
フォールト処理概略図。第５図はエラー（Ｐａｇｅ　Ｆ
ａｕｌｔ）処理のマイクロプログラムの内容を示すフロ
ー図、第６図はＲＴＥ命令の内容を示すフロー図である
。１・・・基本処理装置（ＢＰＵ）、２・・・メモリ制御
ユニット（ＭＣＵ）、３・・・主記憶（ＭＳ）、２０３
・・・制御記憶アドレスレジスタ（Ｃ８ＡＲ）、２０４
・・・制御記憶（ＣＳ　）　、　２０７−Ｒｅｓｔａｒ
ｔ　ＰｏｉｎｔＲｅｇｉｓｔｅｒ　　（ＲＰ　　Ｒ）　
　、　　　２　０　８　　・・・Ｒｅ５ｔａｒｔ　　Ｐ
ｏ１ｎｔ馬１図１１３　１＋４県３図ｔ０／ｆｒｏｍ　ＭＣＬＪ２− 帛４図（（Ｌ　）　　　　　　　　　　　（ｂ　）　　　　　
　　　（Ｃ）高Ｓ図二う一尺り！マイクロプロプラム（５ン　０社ブＯブつムへシ清′／）。夫高６図工（偉々途中に再開）

Claims

【特許請求の範囲】１、主記憶装置から読出された命令の実行をマイクロプ
ログラムによって行うものであって、該命令の少なくと
も１つは、命令実行用マイクロプログラム中に命令中断
後の再開の為のマイクロプログラムの読出しアドレスを
決定するマイクロ命令を有するマイクロプログラム制御
方式のデータ処理装置において、命令の実行中に中断が
発生し、その後、中断要因が解除された場合、該再開の
為のマイクロプログラムの読出しアドレスが退避されて
いるか否かをチェックし、退避されている時には退避さ
れている読出しアドレスよりマイクロプログラムを読出
し当該命令の実行を開始し、退避されていない時には当
該中断命令の主記憶装置からの読出し動作より開始させ
るようにしたことを特徴とする命令再開処理方法。２、該マイクロプログラムの読出しアドレスが退避され
ているか否かのチェックはチェック用のマイクロプログ
ラムによって行うようにしたことを特徴とする特許請求
の範囲第１項記載の命令再開処理方法。３、該マイクロプログラムの読出しアドレスは、命令を
実行する過程で、マイクロプログラムの指定により、そ
の時点のマイクロプログラムのアドレスに基づいて決定
するようにしたことを特徴とする特許請求の範囲第１項
記載の命令再開処理方法。４、主記憶装置から読出された命令の実行をマイクロプ
ログラムによって行うマイクロプログラム制御方式のデ
ータ処理装置において、マイクロプログラムを記憶して
いる制御記憶の読出しアドレスを記憶する第１の記憶手
段と、マイクロプログラムの指定により該第１の記憶手
段に該制御記憶の読出しアドレスを記憶させる手段と、
該読出しアドレスを第１の記憶手段に記憶しているか否
かを記憶する第２の記憶手段と、該第２の記憶手段の内
容をマイクロプログラムによって判定する判定手段と、
該第１の記憶手段に記憶されたアドレスよりマイクロプ
ログラムを読出し、命令の実行を開始する手段を有し、
マイクロプログラム中の予め定めたマイクロ命令で該第
１の記憶手段への読出しアドレスの記憶を指定しておき
、命令の実行中に、命令の中断が発生し、中断命令を再
開させる場合に、該第２の記憶手段の内容を判定し、読
出しアドレスの記憶が実行されている場合は、当該読出
しアドレスからマイクロプログラムを読出し命令の実行
を開始し、読出しアドレスの記憶が実行されていない場
合は、該中断命令の、主記憶装置からの再読出し動作か
ら開始するようにしたことを特徴とする命令再開処理装
置。５、主記憶装置から命令を読出して命令の実行のための
準備（前処理）を行う第１のユニットと、該第１のユニ
ットから命令実行に必要な信号を受取り、命令の実行を
マイクロプログラムにより行う第２のユニットを有し、
少なくとも該第１、第２のユニットはパイプライン方式
をとるマイクロプログラム制御のデータ処理装置におい
て、該第２のユニットは、マイクロプログラムの指定に
より、命令実行中のマイクロプログラムのアドレスに基
づいた読出しアドレスを記憶する第１の記憶手段と、該
読出しアドレスを記憶しているか否かを記憶する第２の
記憶手段とを有し、命令の実行中に中断が発生し、その
後中断要因が解除された場合、該第２の記憶手段の内容
を判定し、読出しアドレスが記憶されている場合は、当
該読出しアドレスからマイクロプログラムを読出し、命
令の実行を開始し、該第１のユニットに対して、該中断
命令の次の命令の主記憶装置からの読出し動作から開始
させるようにしたことを特徴とする命令再開処理方法。６、再開のための読出しアドレスが記憶されていない場
合、第２のユニットは、該第１のユニットに対して、当
該中断命令を再度、主記憶装置から読出す動作から開始
させるようにしたことを特徴とする特許請求の範囲第５
項記載の命令再開処理方法。