KR100492985B1 - 마이크로콘트롤러또는마이크로프로세서의워킹레지스터블락및워킹레지스터블락제어방법 - Google Patents

마이크로콘트롤러또는마이크로프로세서의워킹레지스터블락및워킹레지스터블락제어방법 Download PDF

Info

Publication number
KR100492985B1
KR100492985B1 KR1019970041586A KR19970041586A KR100492985B1 KR 100492985 B1 KR100492985 B1 KR 100492985B1 KR 1019970041586 A KR1019970041586 A KR 1019970041586A KR 19970041586 A KR19970041586 A KR 19970041586A KR 100492985 B1 KR100492985 B1 KR 100492985B1
Authority
KR
South Korea
Prior art keywords
register
working register
microcontroller
microprocessor
unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1019970041586A
Other languages
English (en)
Other versions
KR19990018410A (ko
Inventor
송우석
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1019970041586A priority Critical patent/KR100492985B1/ko
Publication of KR19990018410A publication Critical patent/KR19990018410A/ko
Application granted granted Critical
Publication of KR100492985B1 publication Critical patent/KR100492985B1/ko
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30098—Register arrangements
    • G06F9/30105—Register structure
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • G06F13/409—Mechanical coupling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/34—Addressing or accessing the instruction operand or the result ; Formation of operand address; Addressing modes
    • G06F9/35—Indirect addressing

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Software Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Executing Machine-Instructions (AREA)

Abstract

빠른 간접 어드레싱(Indirect Addressing)을 가능하게 하는 마이크로 콘트롤러 또는 마이크로 프로세서의 워킹 레지스터 블락 및 워킹 레지스터 블락 제어방법이 개시된다. 상기 워킹 레지스터 블락 제어방법에 따라 제어되는 상기 워킹 레지스터 블락은, 복수개의 단위 워킹 레지스터 블락을 포함하고, 상기 단위 워킹 레지스터 블락은, 뱅크선택 신호에 응답하여 각각 선택되는 복수개의 레지스터 뱅크와, 상기 복수개의 레지스터 뱅크중 선택되는 어느 하나의 레지스터 뱅크의 레지스터에 저장된 데이터를 한꺼번에 래치시키는 래치부, 및 상기 래치부에 저장된 데이터중 한 비트를 선택하여 버스(Bus)로 전달하는 멀티플렉서를 구비하는 것을 특징으로 한다. 상기 레지스터 뱅크의 레지스터는 SRAM 셀 어레이를 포함하여 구성되고, 상기 버스는 마이크로 콘트롤러 또는 마이크로 프로세서의 명령버스이거나 또는 간접 어드레싱에 사용되는 데이터가 전달되는 버스이다.

Description

마이크로 콘트롤러 또는 마이크로 프로세서의 워킹 레지스터 블락 및 워킹 레지스터 블락 제어방법
본 발명은 마이크로 콘트롤러 및 마이크로 프로세서에 관한 것으로, 특히 마이크로 콘트롤러 또는 마이크로 프로세서의 워킹 레지스터(Working Register) 블락 및 워킹 레지스터 블락 제어방법에 관한 것이다.
마이크로 콘트롤러 및 마이크로 프로세서는, 연산부(Arithmetic Logic Unit, ALU)에서 연산을 수행하기 위해 통상 워킹 레지스터를 필요로 한다. 워킹 레지스터는 일반적으로 SRAM(Static Random Access Memory) 셀 어레이를 포함하여 구성되며, 특히 빠른 간접 어드레싱(Indirect Addressing)을 수행하기 위해서는, 즉 명령 싸이클 시간(Instruction Cycle Time)을 줄이기 위해서는 상기 워킹 레지스터의 구조를 효율적으로 구성하는 것이 매우 중요하다.
따라서 본 발명의 목적은, 빠른 간접 어드레싱을 가능하게 하는 마이크로 콘트롤러 또는 마이크로 프로세서의 워킹 레지스터 블락을 제공하는 데 있다.
본 발명의 다른 목적은, 빠른 간접 어드레싱을 가능하게 하는 마이크로 콘트롤러 및 마이크로 프로세서의 워킹 레지스터 블락 제어방법을 제공하는 데 있다.
상기 목적을 달성하기 위한 본 발명에 따른 워킹 레지스터 블락은, 복수개의 단위 워킹 레지스터 블락을 포함하고,
상기 단위 워킹 레지스터 블락은, 뱅크선택 신호에 응답하여 각각 선택되는 복수개의 레지스터 뱅크와, 상기 복수개의 레지스터 뱅크중 선택되는 어느 하나의 레지스터 뱅크의 레지스터에 저장된 데이터를 한꺼번에 래치시키는 래치부, 및 상기 래치부에 저장된 데이터중 한 비트를 선택하여 버스(Bus)로 전달하는 멀티플렉서를 구비하는 것을 특징으로 한다.
상기 레지스터 뱅크의 레지스터는 SRAM 셀 어레이를 포함하여 구성된다. 상기 버스는 마이크로 콘트롤러 또는 마이크로 프로세서의 명령버스이거나 또는 간접 어드레싱에 사용되는 데이터가 전달되는 버스이다.
상기 다른 목적을 달성하기 위한 본 발명에 따른 워킹 레지스터 블락 제어방법은, 복수개의 단위 워킹 레지스터 블락을 포함하고, 상기 각 단위 워킹 레지스터 블락은 복수개의 레지스터 뱅크를 포함하는 마이크로 콘트롤러 또는 마이크로 프로세서의 워킹 레지스터 블락에 대한 제어방법에 있어서,
데이터버스를 통해 상기 복수개의 레지스터 뱅크에 데이터를 저장하는 단계와, 상기 복수개의 레지스터 뱅크중 어느 하나를 선택하는 단계와, 상기 선택된 레지스터 뱅크의 레지스터에 저장된 데이터를 한꺼번에 래치시키는 단계, 및 상기 래치된 데이터중 한 비트를 선택하여 버스로 전달하는 단계를 구비하는 것을 특징으로 한다.
상기 버스는 마이크로 콘트롤러 또는 마이크로 프로세서의 명령버스이거나 또는 간접 어드레싱에 사용되는 데이터가 전달되는 버스이다.
이하 첨부도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하고자 한다.
도 1은 본 발명의 실시예에 따른 마이크로 콘트롤러 또는 마이크로 프로세서의 워킹 레지스터 블락의 블락도이다.
도 1을 참조하면, 상기 워킹 레지스터 블락은 복수개, 여기에서는 8개의 단위 워킹 레지스터 블락들(101 내지 108)을 포함하며, 하위 4개의 단위 워킹 레지스터 블락들(101 내지 104)는 로우 니블(Low Nibble)에 해당되고 상위 4개의 단위 워킹 레지스터 블락(105 내지 108)은 하이 니블(High Nibble)에 해당된다.
상기 각 단위 워킹 레지스터 블락들은 SRaM 셀 어레이를 포함하여 구성되고, 이의 상세한 구성은 도 2에서 설명하겠다. 상기 워킹 레지스터 블락의 기입동작에 서는, 제어부(110)에서 발생되는 각각의 독출 및 기입 제어신호(RWCONL, RWCONH)에 의해 제어되어 상기 하위 4개의 단위 워킹 레지스터 블락들(101 내지 104) 및 상위 4개의 단위 워킹 레지스터 블락(105 내지 108)에 데이터버스(DB<7:0>)을 통해 전달된 데이터가 저장된다.
상기 워킹 레지스터의 독출동작에서는, 로우 니블에서는 뱅크선택 신호(BSL), 레지스터 비트 선택신호(RSL), 독출 및 기입 제어신호(RWCONL)에 의해 제어되어 상기 각 하위 단위 워킹 레지스터 블락들(101 내지 104)로부터 1비트씩 마이크로 콘트롤러 또는 마이크로 프로세서의 명령버스(IB<7:0>)에 데이터가 전달된다. 또한 하이 니블에서는 뱅크선택 신호(BSH), 레지스터 비트 선택신호(RSH), 독출 및 기입 제어신호(RWCONH)에 의해 제어되어 상기 각 상위 단위 워킹 레지스터 블락들(105 내지 108)로부터 1비트씩 명령버스(IB<7:0>)에 데이터가 전달된다. 따라서 상기 명령버스(IB<7:0>)에는 8비트의 데이터가 실리게 된다.
또한 각각의 간접 어드레싱 제어신호(IACONL, IACONH)에 의해 제어되어 상기 각 단위 워킹 레지스터 블락들(101 내지 108)로부터 1비트씩 내부 어드레스 버스(SD<7:0>)에 전달되며, 이에 따라 상기 내부 어드레스 버스(SD<7:0>)에 8비트의 데이터가 실리게 된다. 상기 내부 어드레스 버스(SD<7:0>)에 실린 데이터는 상기 마이크로 콘트롤러 또는 마이크로 프로세서의 연산부(도시되지 않았음)에서 간접 어드레싱을 수행하는 데 사용된다.
도 2는 도 1에 도시된 단위 워킹 레지스터 블락의 상세 블락도이다.
도 2를 참조하면, 상기 단위 워킹 레지스터 블락은, 복수개 레지스터 뱅크(B0 내지 B3)(여기에서는 4개의 레지스터 뱅크를 갖는 경우가 도시되어 있음), 래치부(L), 제1멀티플렉서(M1), 및 제2멀티플렉서(M2)를 구비한다.
상기 복수개의 레지스터 뱅크(B0 내지 B3)에는 데이터버스(DB<7:0>)을 통해 데이터가 저장되고, 상가 복수개의 레지스터 뱅크(B0 내지 B3)는 뱅크선택 신호(BSH 또는 BSL)에 응답하여 어느 하나가 선택되게 된다. 상기 래치부(L)은, 상기 복수개의 레지스터 뱅크(B0 내지 B3)중 선택되는 어느 하나의 레지스터 뱅크의 레지스터에 저장된 4비트의 데이터(b0 내지 b3)를 래치 제어신호(IBEN)에 응답하여 한꺼번에 래치시킨다. 상기 제1멀티플렉서(M1)은, 제어신호(RSH 또는 RSL)에 응답하여 상기 래치부(L)에 저장된 데이터중 한 비트를 선택하여 명령버스(IB<7:0>)로 전달한다. 또한 상기 제2멀티플렉서(M2)는, 제어신호(IACONH 또는 IACONL)에 응답하여 상기 래치부(L)에 저장된 데이터중 한 비트를 선택하여 내부 어드레스 버스(SD<7:0>)로 전달한다. 그런데 상기 단위 워킹 레지스터 블락은 도 1에 도시된 바와 같이 8개가 반복하여 연결되므로, 결국 상기 명령버스(IB<7:0>) 및 상기 내부 어드레스 버스(SD<7:0>)에는 각각 8비트의 데이터가 실리게 된다.
상기 레지스터 뱅크(B0 내지 B3)의 레지스터는 SRAM 셀 어레이를 포함하여 구성된다. 상기 명령버스(IB<7:0>)는 마이크로 콘트롤러 또는 마이크로 프로세서의 명령버스이고, 상기 내부 어드레스 버스(SD<7:0>)에 전달된 데이터는 상기 마이크로 콘트롤러 또는 마이크로 프로세서의 연산부에서 간접 어드레싱을 수행하는 데 사용된다. 상기 제어신호(RSH 또는 RSL) 및 제어신호(IACONH 또는 IACONL)는 도 1에 도시된 제어부(110)에서 마이크로 코드(Micro code)에 의해 발생된다.
도 3은 도 1의 워킹 레지스터 블락의 워킹 레지스터 맵(Map)을 나타내는 도면이다. 여기에서는 상기 단위 워킹 레지스터 블락들이 4개의 레지스터 뱅크(B0 내지 B3)를 갖는 경우가 도시되어 있다. 도 1의 워킹 레지스터 블락은 8개의 단위 워킹 레지스터 블락을 포함하므로, 상기 각 레지스터 뱅크(B0 내지 B3)는 8개의 레지스터(reg1 내지 reg8)을 포함한다.
도 4는 본 발명에 따른 워킹 레지스터 블락 제어방법을 나타내는 흐름도로서, 이는 도 1 및 도 2에 도시된 워킹 레지스터 블락에 의해 수행된다.
도 4를 참조하면, 상기 본 발명에 따른 워킹 레지스터 블락 제어방법은, 레지스터 뱅크 데이터 저장단계(301), 레지스터 뱅크 선택단계(303), 레지스터 뱅크 데이터 래치단계(305), 및 래치 데이터 선택 및 전송단계(307)을 포함한다.
좀 더 설명하면, 마이크로 콘트롤러 또는 마이크로 프로세서의 워킹 레지스터 블락이 복수개의 단위 워킹 레지스터 블락을 포함하고, 상기 각 단위 워킹 레지스터 블락이 복수개의 레지스터 뱅크를 포함하는 경우, 본 발명에 따른 워킹 레지스터 제어방법은 다음과 같은 흐름에 따라 수행된다. 먼저 상기 레지스터 뱅크 데이터 저장단계(301)에서, 마이크로 콘트롤러 또는 마이크로 프로세서의 데이터버스를 통해 상기 각 단위 워킹 레지스터 블락의 각 레지스터 뱅크에 데이터를 저장한다. 다음에 상기 레지스터 뱅크 선택단계(303)에서, 상기 복수개의 레지스터 뱅크 중 어느 하나를 선택한다. 다음에 상기 레지스터 뱅크 데이터 래치단계(305)에서, 상기 선택된 레지스터 뱅크의 레지스터에 저장된 데이터를 한꺼번에 래치시킨다. 이후 상기 래치 데이터 선택 및 전송단계(307)에서, 상기 래치된 데이터중 필요한 한 비트를 선택하여 마이크로 콘트롤러 또는 마이크로 프로세서의 명령버스(IB<7:0>)로 전달한다. 또한 상기 래치된 데이터중 필요한 다른 한 비트를 선택하여 마이크로 콘트롤러 또는 마이크로 프로세서의 내부 어드레스 버스(SD<7:0>)에 전달하여 이 전달된 데이터가 마이크로 콘트롤러 또는 마이크로 프로세서의 연산부에서 간접 어드레싱을 수행하는 데 사용되도록 한다.
이상과 같이, 본 발명을 일실시예를 들어 한정적으로 설명하였으나 이에 한정되지 않으며 본 발명의 사상의 범위 내에서 당해 분야의 통상의 지식을 가진 자에 의해 본원 발명에 대한 각종 변형이 가능함은 자명하다.
따라서 상술한 본 발명에 따른 워킹 레지스터 블락 및 워킹 레지스터 블락 제어방법을 마이크로 콘트롤러 또는 마이크로 프로세서에 채용하면, 빠른 간접 어드레싱이 가능한 장점이 있다.
도 1은 본 발명의 실시예에 따른 마이크로 콘트롤러 또는 마이크로 프로세서의 워킹 레지스터 블락의 블락도
도 2는 도 1에 도시된 단위 워킹 레지스터 블락의 상세 블락도
도 3은 도 1의 워킹 레지스터 블락의 워킹 레지스터 맵(Map)을 나타내는 도면
도 4는 본 발명에 따른 워킹 레지스터 블락 제어방법을 나타내는 흐름도

Claims (3)

  1. 마이크로 콘트롤러 또는 마이크로 프로세서의 워킹 레지스터(Working Register) 블락에 있어서,
    상기 워킹 레지스터 블락은 복수개의 단위 워킹 레지스터 블락을 포함하고,
    상기 단위 워킹 레지스터 블락은,
    뱅크선택 신호에 응답하여 각각 선택되는 복수개의 레지스터 뱅크;
    상기 복수개의 레지스터 뱅크중 선택되는 어느 하나의 레지스터 뱅크의 레지스터에 저장된 데이터를 한꺼번에 래치시키는 래치부;
    제1제어신호에 응답하여 상기 래치부에 저장된 데이터중 한 비트를 선택하여 상기 마이크로 콘트롤러 또는 마이크로 프로세서의 명령버스로 전달하는 제1멀티플렉서; 및
    제2제어신호에 응답하여 상기 래치부에 저장된 데이터중 한 비트를 선택하여 상기 마이크로 콘트롤러 또는 마이크로 프로세서의 내부 어드레스 버스로 전달하는 제2멀티플렉서를 구비하고,
    상기 내부 어드레스 버스에 전달된 데이터가 상기 마이크로 콘트롤러 또는 상기 마이크로 프로세서의 연산부에서 간접 어드레싱(Indirect Addressing)을 수행하는 데 사용되는 것을 특징으로 하는 워킹 레지스터 블락.
  2. 제1항에 있어서, 상기 레지스터 뱅크의 레지스터는 SRAM 셀 어레이를 포함하여 구성되는 것을 특징으로 하는 워킹 레지스터 블락.
  3. 복수개의 단위 워킹 레지스터 블락을 포함하고, 상기 각 단위 워킹 레지스터 블락은 복수개의 레지스터 뱅크를 포함하는 마이크로 콘트롤러 또는 마이크로 프로세서의 워킹 레지스터 블락에 대한 제어방법에 있어서,
    상기 마이크로 콘트롤러 또는 마이크로 프로세서의 데이터버스를 통해 상기 복수개의 레지스터 뱅크에 데이터를 저장하는 단계;
    상기 복수개의 레지스터 뱅크중 어느 하나를 선택하는 단계;
    상기 선택된 레지스터 뱅크의 레지스터에 저장된 데이터를 한꺼번에 래치시키는 단계;
    제1제어신호에 응답하여 상기 래치된 데이터중 한 비트를 선택하여 상기 마이크로 콘트롤러 또는 마이크로 프로세서의 명령버스로 전달하는 단계; 및
    제2제어신호에 응답하여 상기 래치된 데이터중 한 비트를 선택하여 상기 마이크로 콘트롤러 또는 마이크로 프로세서의 내부 어드레스 버스로 전달하는 단계를 구비하고,
    상기 내부 어드레스 버스에 전달된 데이터가 상기 마이크로 콘트롤러 또는 상기 마이크로 프로세서의 연산부에서 간접 어드레싱(Indirect Addressing)을 수행하는 데 사용되는 것을 특징으로 하는 워킹 레지스터 블락 제어방법.
KR1019970041586A 1997-08-27 1997-08-27 마이크로콘트롤러또는마이크로프로세서의워킹레지스터블락및워킹레지스터블락제어방법 Expired - Fee Related KR100492985B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970041586A KR100492985B1 (ko) 1997-08-27 1997-08-27 마이크로콘트롤러또는마이크로프로세서의워킹레지스터블락및워킹레지스터블락제어방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970041586A KR100492985B1 (ko) 1997-08-27 1997-08-27 마이크로콘트롤러또는마이크로프로세서의워킹레지스터블락및워킹레지스터블락제어방법

Publications (2)

Publication Number Publication Date
KR19990018410A KR19990018410A (ko) 1999-03-15
KR100492985B1 true KR100492985B1 (ko) 2005-08-25

Family

ID=37304332

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970041586A Expired - Fee Related KR100492985B1 (ko) 1997-08-27 1997-08-27 마이크로콘트롤러또는마이크로프로세서의워킹레지스터블락및워킹레지스터블락제어방법

Country Status (1)

Country Link
KR (1) KR100492985B1 (ko)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4991078A (en) * 1987-09-29 1991-02-05 Digital Equipment Corporation Apparatus and method for a pipelined central processing unit in a data processing system
KR930011686A (ko) * 1991-11-07 1993-06-24 이헌조 브이씨알의 pip 신호처리 방법
US5267350A (en) * 1989-10-26 1993-11-30 Kenji Matsubara Method for fetching plural instructions using single fetch request in accordance with empty state of instruction buffers and setting of flag latches
US5560035A (en) * 1991-07-08 1996-09-24 Seiko Epson Corporation RISC microprocessor architecture implementing multiple typed register sets
US5615348A (en) * 1993-10-15 1997-03-25 Kabushiki Kaisha Toshiba Microprocessor having register bank architecture

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4991078A (en) * 1987-09-29 1991-02-05 Digital Equipment Corporation Apparatus and method for a pipelined central processing unit in a data processing system
US5267350A (en) * 1989-10-26 1993-11-30 Kenji Matsubara Method for fetching plural instructions using single fetch request in accordance with empty state of instruction buffers and setting of flag latches
US5560035A (en) * 1991-07-08 1996-09-24 Seiko Epson Corporation RISC microprocessor architecture implementing multiple typed register sets
KR930011686A (ko) * 1991-11-07 1993-06-24 이헌조 브이씨알의 pip 신호처리 방법
US5615348A (en) * 1993-10-15 1997-03-25 Kabushiki Kaisha Toshiba Microprocessor having register bank architecture

Also Published As

Publication number Publication date
KR19990018410A (ko) 1999-03-15

Similar Documents

Publication Publication Date Title
KR100393860B1 (ko) 랜덤액세스메모리
US7227777B2 (en) Mode selection in a flash memory device
KR100244841B1 (ko) 캐쉬 메모리 및 그 동작 방법
JP2001526819A (ja) プログラム読出／データ書込を同時に行なう能力を有する、結合されたプログラムおよびデータ不揮発性メモリ
KR20010102826A (ko) 불휘발성 반도체 기억 장치 및 반도체 디스크 장치
US6128244A (en) Method and apparatus for accessing one of a plurality of memory units within an electronic memory device
KR100498508B1 (ko) 데이터 전송시간을 감소시키는 듀얼 버퍼링(Ｄｕａｌｂｕｆｆｅｒｉｎｇ) 메모리 시스템 및 이에 대한 제어방법
US4285039A (en) Memory array selection mechanism
JP3827540B2 (ja) 不揮発性半導体記憶装置および情報機器
EP0217479A2 (en) Information processing unit
KR100492985B1 (ko) 마이크로콘트롤러또는마이크로프로세서의워킹레지스터블락및워킹레지스터블락제어방법
JPS621047A (ja) メモリ回路を有する半導体装置
JP3872922B2 (ja) 半導体記憶装置及びメモリ混載ロジックｌｓｉ
US5873126A (en) Memory array based data reorganizer
JP4220351B2 (ja) データ読み取り動作及び書き込み動作を同時に実行可能な集積回路及び方法
JP4071930B2 (ja) シンクロナスｄｒａｍ
JP2969896B2 (ja) Ｒａｍのデータ書き込み制御方法
KR100697832B1 (ko) 복수개의 포트를 가진 메모리 장치와 그 테스트 방법
KR100518567B1 (ko) 독출 동작과 기입 동작이 동시에 수행되는 메모리 셀어레이 구조를 가지는 집적 회로
KR19990067968A (ko) 명령 메모리 회로
KR960004257B1 (ko) 제어용 프로그램 및 데이타 저장용 메모리 보드
US5485588A (en) Memory array based data reorganizer
JPH0259560B2 (ko)
KR100403480B1 (ko) 반도체 메모리 장치 및 이를 이용한 읽기/쓰기 동작 방법
JP2522148B2 (ja) メモリ周辺回路

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 19970827

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20020821

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 19970827

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20041027

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20050419

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20050525

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20050526

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee