JPS5938854A - タスク待行列管理装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は、計算機のオペレーティングシステムのタスク
スケジューリング、特に、割込に対応する処理タスクの
待行列への接続を高速で行なうためのタスク待行列管理
装置区間する。

割込に対する一般のオペレーティングシステムの処理を
第１図により説明する。第１図は、タスクＡが実行中に
割込が入り、タスクＡが中断され、オペレーティングシ
ステムが起動され、それにより、次に実行すべ自タスク
が実行に移されるまでの処理の流れを示している。

オペレーティングシステムでは、先ず、割込要因に対す
る処理タスク（この場合タスクＢ）′ｔ−探す。（以上
、第１図７０−チャートのブロック應１００） 次に、タスクＢをタスク待行列（起動要求のあったタス
クを、実際に起動される順番に並べた行列）につなげる
が、ここで、待行列中のどの位置につないだら良いかを
判断し、その判断に従ったつなぎ替えを行なう必要があ
る。つなぎ替えは、タスク自身の優先度順で、さらに同
じ優先度をもつタスク同士は先着順となるように実行す
る必要がある。（ブロック４２００） 次に、つなぎ替えが完了した待行列の先頭にあるタスク
の優先度と、今まで実行していたタスク（この場合タス
ク人）の優先度を比較する。（プロック煮３００） 優先度の比較結果が、「中断されたタスクＡの優先度の
方が筒」の場合は、タスクＡの中断点への後帰処理を実
行する。（ブロックＡ　４００　）一方、優先度比較結
果が、「待行列先頭のタスクの優先度が高」の場合は、
待行列先頭に位置するタスクの起動処理を実行する。（
ブロック煮５００） コノオペレーティング／ステムの処理の中で、タスク待
行列のつなぎ脩えの処理が、全処理時間の約８０％割込
要因に対する処理タスクＢを探す処理が、全処理時間の
約１０％を占めている。

従って、この２つの処理時間の短縮が、割込に対スルオ
ペレーティングシステムの処理時間の短縮につながる。

本発明の目的は、割込に対する処理タスクを、タスク待
行列への接続処理及びそれに能う、待行列のつなぎ替え
の処理を、高速で行なうだめの７・−ドウエアであるタ
スク待行列管理装置を提供するにある。

第２図ないし第４図により、タスク待行列つなぎ替えの
Ｖｌｌを説明する。

第２図は、タスクＡ１の実行中にｄＯ込により、タスク
Ｂ６ｔ−特性列に接続する必要が生じた状態を示してい
る。この時、既に待行列には、タスクＣ２、タスクＤ３
、タスクＥ４、タスクＦ５が接続済で必る。

第３図、第４図は、つなぎ替完了後の待行列の状態を示
す。

第３図は、タスクＢ６の優先腋が、タスクＦ５の優先反
より高く、タスクＥ４の優先度より低いか、あるいは等
しい場合である。この場合、つなぎ替実行前にタスクＦ
５が置かれていた位置に、タスクＢ６が接続され、タス
クＦ５が右にシフトされた形となる。

第４図は、タスクＢ６の優先度が、それまで実行されて
いたタスクＡ１の優先度より（従って待行列中のどのタ
スクの優先度よりも）ＩＱい場合である。この場合、タ
スクＢ６が実行に移され、タスクＡｉは、待行列の先頭
に戻され、従って、他の待行列中のタスク全体が右にシ
フトされた形となる。

ここで、タスク待行列について補足説明をしておく。

タスク待行列とは、起動要求のかかったタスクを、その
優先順及び先着順に従って起動するための管理テーブル
であり、記憶装置上に設けらｎており、その内容は、起
動要求のかかったタスクを特定するだめの情報（例えば
、タスク番号、又は、それに代わる情報）と、そのタス
クの優先度が最低限必要である。

次に、起動要求のかかったタスクを待行列のどの位置に
接続すべきかを算出する方法について説明する。

第５図はタスク待行列に、新たに優先度ｕ４”のタスク
を接続する状態を示している。待行列には既に、優先度
“０”〜′”７”（数が小さい程、優先度は高いものと
する。）のタスクが接続済である。

ここでは、新たに接続するタスクの優先度と、待行列中
のタスクの優先度とを、待行列の先頭から順に比較して
行き、１１回目の比較の末、接続すべき位（直、（待ち
行列アドレス＝１０）が得られたことを示している。

本方法では、待行列の状態により、結果が得られるまで
の時間が大幅に変動するという欠点がある。

次に、第６図により、本発明で使用する２進水の考え方
による行列接続位置算出方法について説明する。

第６図は、第５図の待行列を、樹木状に表現したもので
ある。新たに待行列に接続するタスクと既に待行列に接
続済のタスクとの優先度比較は、この樹木配列の頂点（
同図中のステージ０）から下方（ステージ１〜３）に向
って実行する。

ここで、新たに待行列に接続すべきタスクの優先度ｃ以
下Ｙと呼ぶ）と各ステージのタスクの優先度との比較結
果に関し、次の規則を予め定めておく。

１）比較結果がＸ＞Ｙならば、該当するステージの直を
Ｏとし、紙面に向って左側に分岐する。

２）比較結果がＸ≦Ｙならば、該当ステージの直を１と
し、紙面に向って右側に分岐する。

第６図の列では、Ｙ−４であり、各ステージの比較結果
及び、分岐方向は、同図中に示す様な形となる。ステー
ジＯの比較結果ｔＭｓＢとして各ステージの比較結果を
並べると１０１０となり、これを、１０進数に変換する
と′１０′″となり、求める待行列アドレスが得られる
。

本発明の方法に依れば、２”　−１１１ｆｆｉのタスク
から成る待行列に対し、如何なる場合でもｎ１固の比較
処理に依り、求める待行列アドレスが得られる。

（第５図の方法では最悪の場合、２”−１回の比較が必
要。） 以下、本発明の構成例を第７図、第８図により説明する
。第７図は本発明の全体構成を、−Ｊ８図は待行列アド
レス算出回路を示す。

第７図で割込要求信号１５のすし１本以上がｌ　Ｌ　Ｈ
→“Ｈ”に変化すると、割込がラッチ回路７に記憶され
、割込記憶信号１６として出力され、処理タスク選択回
路８に印加される。同時に、ＯＲゲート１３経出で中央
処理装置（ＣＰＵ）３１に対し、割込信号１７が印加さ
れる。処理タスク選択回路は、割込信号に対応した処理
タスクを選択し、新タスク番号２１、新タスク優先度２
０、ラッチ選択リセット信号１９を出力する。

これに依り、割込記憶信号１６の該当のラインがリセッ
トされる。ここでもし、処理タスク選択回路８に対する
有効入力が複数（割込が複数）の場合、割込要求信号１
５の各ラインに割当てた優先度（これはハードウェアと
しての優先度であり、前述のタスクの優先度とは別のも
のである。）に従い、最も優先度の高いラインに対する
処理タスクを選択する。

本回路は、入力信号の組合せに応じた出力信号を発生す
るいわゆる組合せ論理なので、通常の論理素子（ＡＮＤ
　　ＯＲなど）または、メモリー回路（ＲＯＭ、ＲＡＭ
Ｐ）でも構成可能である。

処理タスク選択回路８が出力した新タスク優先度２０は
、待行列アドレス算出回路９に印加される。

待行列アドレス算出回路９は、待行列アドレス算出回路
のアドレスバス２３、共通アドレスバス２７経由で待行
列メモリ１１に待行列アドレスを印加し、待行列メモリ
のデータバス２４、共通データバス２５待行列アドレス
算出回路のデータバス２２経出で待行列メモリ１１のデ
ータをアクセスし、新タスク優先度２０との比較処理全
第６図の方法に依り、実行し、待行列アドレスを算出す
る。算出された待行列アドレスは、待行列アドレス算出
回路のデータバス２２、共通データバス２５経由で、待
行列シフト回路１０に与えられる。

同時に、算出完了信号３２が印加される。これを受けて
、待行列シフト回路１０は、新タスクの待行列への接続
に伴う待行列のシフト処理を、待行列シフト回路のアド
レスバス２６、共通アドレスバス２７、共通データバス
２５、待行列メモリのデータバス２４を用いて、待行列
メモリｌｌ’にアクセスすることに依り実行する。次に
、待行列シフト回１１ｉｆ５１１はシフト処理完了に依
り、新タスク（９） に確保された待行列アドレスに、新タスク曖先度２０Ｘ
虜タスク査−号２１金、共通データバス２５、待行列メ
モリのデータバス２４経出でセットする。

以上の処理に依り、タスク待行列への新タスクの接続処
理が完了する。

一方、割込信号１７に隨り、中央処理装置３１は、上述
のハードウェアの動作と兼行して、オペレーティングシ
ステムの処理ヲ芙行する。この関係を、第９図に示す。

次に、本発明の特徴である待行列アドレス算出方法を実
現する、第７図の待行列アドレス算出回路９の構成列を
、第８図に吹９説明する。図中、一点鎖線で囲んｆｔ！
部分が、待行列アドレス算出回路である。

新タスク優先度２０が新タスク曖先度しジスタ回路４２
にセットされると、算出起動信号３０がタイミングａｌ
ｌ１１回路２９に送られる。これに依シ、１０　　　　
　　　　どの ０寸Ｆ／Ｆ３６、ステージ村Ｆ／Ｆ３７、ステ（１０） カウンタ出力４４、ステージ台Ｆ　／　ｌ；’や出力４
７を全て０”にする。カウンタ出力４４、ステージ＃　
Ｆ　／　Ｆ出力４７は、待行列アドレス選択回路３９に
印加されて２す、上記人力に応じた待行列アドレスを、
待行列アドレス算出回路のアドレスバス２３に出力する
。カウンタ出力４４、ステージ＃Ｆ／Ｆ出力４７が全て
＠０”の状態では、待行列アドレス選択回路３９は、待
行列アドレスとして“７”を出力する。（これは第６図
のステージＯに対応する待行列アドレスである。）この
直は、待行列アドレス算出回路のアドレスバス２３、共
通アドレスバス２７経由で、待行列メモリ１１に送られ
、待行列メモリ１１は与えられたアドレスに対応する待
行列データ（即ち、タスク優先匿；タスク番号など）を
待行列メモリのデータバス２４共通データバス２５に出
力する。以上の待行列データのうち、タスク優先度のみ
が、待行列アドレス算出回路のデータバス２２経出で、
大小比較回路４１のＸ入力に印加される。一方、大小比
（１１） 較回路４１のＸ入力には、前述の新タスク擾先厩レジス
タ回路４２の出力４６が印加されて分り、タスク待行列
のステージＯの攪先度と、新タスクデータ入力端子に印
刀口さ扛る。比較結果４３は、第６図で説明したように
、Ｘ≦Ｙの時″′１”となるように出力される。ここで
、タイミング制、Ｒ回路２９は、ステージＯＦ／Ｆセッ
トタイミング４９ｔ−デコーダ３４に対し出力する。こ
れに依りデコーダ３４は、ステージＳＦ／Ｆセット信号
４５のうち、予め印カロさ扛ているカウンタ出力４４に
対応する１本のラインに対して（この場合Ｏの は、ステージ＠＝４ＰＩＦ３．５に接続されるライン）
パルスを出力する。

こＣにより、ステージ０の比較結果が、ステージＵＰ／
１；’３５にセットされ、その直が前述の待行列アドレ
ス選択回路３９に印刀ｌさ几る。次に、タイミングｄＪ
　Ｊｌ回路９は、カウントパルス４８（１２） をカラ／り３３に印加すると、カウンタ出力４４は直音
１増加させる。これに依り、待行列アドレス選択回路３
９は、ＩＡ６図のステージｌに対応する待行列アドレス
を出力する。ここでステージ１に対応する待行列アドレ
スは、′３”と“１１”が存在するが、何れを出力する
かは、ステージ０における比較結果４３を反映したステ
ージｂｏの＊Ｆ／Ｆ’３ｓの出力状態に従う。

らば、ステージ１の待行列アドレスとして３”の が、逆に、ステージＯＦ／Ｆ３５の出力がパ１”ならば
、ステージ１の待行列アドレスとしで１１１”が、待行
列アドレス選択回路３９から出力される。以下ステージ
Ｏの場合も同じ手順により、ステージ１，２．３に対す
るタスク曖先度のの 一８Ｆ／Ｆａｓにセットされる。この直が算出すべき待
行列アドレスであり、バスゲート４０１待行列アドレス
算出回路のデータバス２２、共通デー（１３） タバス２５茫経由し、第７図の待行列７フト回路１０へ
送られる。同時に、タイミング制御回路２９は、算出完
了偏号３２を待行列シフト回路１０に対し出力する。（
これｔ受けて、待行列シフト１２１繕１０は、バスゲー
ト４０を制御し、算出された待行列アドレスを読取９、
シフト処理を実行する。） 本発明によれば、オペレーティングシステムの処ＪＩＡ
時間が、従来の手法に比べ、約１／ｌ　Ｏに短縮される
。

【図面の簡単な説明】

第１図は割込に対する従来のオペレーティングシステム
の処理フローチャート、第２図ないし第４図はタスク待
行列の原理説明図、第５図は待行列アドレス算出手法の
一例図、第６図は、本発明の待行列アドレス算出手法の
説明図、第７図は本発明の全体構成図、第８図は本発明
の待行列アドレス算出１ｇｌ＃Ｎｔの構成図、第９図は
本発明のオペレーティングシステムの処理フローチャー
トである。 ７・・・ラッチ回路、８・・・処理タスク選択回路、９
・・・（１４） 待行列アドレス算出回路、ｉｏ・・・待行列シフト回路
、１１・・・待行列メモリ、１３・・・ＯＲゲート、１
５・・・割込要求信号、１６・・・割込記憶信号、１７
・・・刷込信号、１９・・・ラッチ選択リセットｌｄ号
、２０・・・斯タスク優先展、２１・・・耕タスク番号
、２２・・・待行列アドレス算出回路のデータバス、２
３・・・待行列アドレス算出回路のアドレスバス、２４
・・・待行列メモリのデータバス、２５・・・共通デー
タバス、２６・・・待行列シフト回路のアドレスバス、
２７・・・共通アドレスバス、２９・・・タイミング制
御回路、３０・・・算出起動信号、３１・・・中央処理
（１５） 奉　ｌ　　因

Claims (1)

【特許請求の範囲】
1. １、タスクに対し、優先度を決定し、その優先度及び先
   着順に従ってタスクの待行列を作成し、該特性列順に前
   記タスクを実行罠移すと共に、割込により、該割込タス
   クを前記待行列の適切な位置に接続する処理を行なうタ
   スク待行列管理装置において、割込タスクの接続位置を
   その優先度とすでに待行列に接続されているタスクの優
   先度とを用いて、２進本論理により決定する演算手段と
   、該決定された位置に前記割込タスクを接続する手段と
   を備えていることを特徴とするタスク待行列管理装置。