JPH0283623A - マイクロプロセッサ - Google Patents
マイクロプロセッサInfo
- Publication number
- JPH0283623A JPH0283623A JP23701288A JP23701288A JPH0283623A JP H0283623 A JPH0283623 A JP H0283623A JP 23701288 A JP23701288 A JP 23701288A JP 23701288 A JP23701288 A JP 23701288A JP H0283623 A JPH0283623 A JP H0283623A
- Authority
- JP
- Japan
- Prior art keywords
- call
- signal
- procedure
- instruction
- stack
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 claims abstract description 60
- 230000015654 memory Effects 0.000 claims description 45
- 238000010586 diagram Methods 0.000 description 8
- 230000006870 function Effects 0.000 description 3
- 238000007726 management method Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 230000000630 rising effect Effects 0.000 description 2
- 230000004793 poor memory Effects 0.000 description 1
Landscapes
- Executing Machine-Instructions (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はマイクロプロセッサに関し、特にプロシージャ
コール命令における動作に関する。
コール命令における動作に関する。
従来のマイクロプロセッサにおけるプロシージャコール
命令の動作概要を第３図を用いて説明する。第３図（Ａ
）において、１５はプログラムを格納しであるメモリ空
間（以下プログラムメモリ空間と称す。）、１７はプロ
シージャコール命令の格納しであるメモリ （実際には
複数のワード長をもつ場合もあるが、本発明ではすべて
１ワード長として記述しである。）、１９はプロシージ
ャの先頭命令が格納されているメモリ、２０はプロシー
ジャの最後の命令すなわちプロシージャ復帰命令の格納
されているメモリ、１８は復帰後の命令の格納されてい
るメモリを表わしている。２１で示す矢印はこの命令群
の処理過程を表わした処理フローである。一方、第３図
（Ｂ）で１６はプロシージャコール命令においてプログ
ラムカウンタな待避させる一時待避メモリ空間（以下ス
タックメモリ空間と称す。）、２２．２３はスタックメ
モリのどこを一時退避メモリとして使用するか、あるい
は使用しているかを差し示すポインタレジスタ（以下ス
タックポインタと称す。）２２はプロシージャコール命
令１７を実行する前のスタックポインタ、２３はプロシ
ージャコールの命令１７を実行した後のスタックポイン
タを示している。
命令の動作概要を第３図を用いて説明する。第３図（Ａ
）において、１５はプログラムを格納しであるメモリ空
間（以下プログラムメモリ空間と称す。）、１７はプロ
シージャコール命令の格納しであるメモリ （実際には
複数のワード長をもつ場合もあるが、本発明ではすべて
１ワード長として記述しである。）、１９はプロシージ
ャの先頭命令が格納されているメモリ、２０はプロシー
ジャの最後の命令すなわちプロシージャ復帰命令の格納
されているメモリ、１８は復帰後の命令の格納されてい
るメモリを表わしている。２１で示す矢印はこの命令群
の処理過程を表わした処理フローである。一方、第３図
（Ｂ）で１６はプロシージャコール命令においてプログ
ラムカウンタな待避させる一時待避メモリ空間（以下ス
タックメモリ空間と称す。）、２２．２３はスタックメ
モリのどこを一時退避メモリとして使用するか、あるい
は使用しているかを差し示すポインタレジスタ（以下ス
タックポインタと称す。）２２はプロシージャコール命
令１７を実行する前のスタックポインタ、２３はプロシ
ージャコールの命令１７を実行した後のスタックポイン
タを示している。
（すなわち、２２はプロシージャ復帰命令２０を実行し
た後のスタックポインタでもある。）以上の様なマイク
ロプロセッサの動作環境における動作を説明する。２１
で示す処理フローに従ってプロシージャコール命令１７
が実行されると、マイクロフロセッサはその時点のプロ
グラムカウンタの値をスタックメモリ空間１６のスタッ
クポインタ２２の位置へ一時退避し、スタックポインタ
の値を変化させ、２３の値とする。フログラムカウンタ
ヘプロシージャ先頭アドレス１９を格納し、プログラム
の制御をプロシージャ先頭命令１９（すなわちプロシー
ジャ）へ移す。一連のフロシージャが終了すると、プロ
シージャ復帰命令２０を実行する。ここでは、スタック
ポインタ値２３を変化させ、２２の値へ変化させ、その
内容、すなわちプロシージャコール命令を実行していた
時のプログラムカウンタであって、プロシージャコール
命令１８の次命令の格納されているメモリアドレス、を
プログラムカウンタべ格納し、制御を復帰後の命令アド
レス１８へ移す。
た後のスタックポインタでもある。）以上の様なマイク
ロプロセッサの動作環境における動作を説明する。２１
で示す処理フローに従ってプロシージャコール命令１７
が実行されると、マイクロフロセッサはその時点のプロ
グラムカウンタの値をスタックメモリ空間１６のスタッ
クポインタ２２の位置へ一時退避し、スタックポインタ
の値を変化させ、２３の値とする。フログラムカウンタ
ヘプロシージャ先頭アドレス１９を格納し、プログラム
の制御をプロシージャ先頭命令１９（すなわちプロシー
ジャ）へ移す。一連のフロシージャが終了すると、プロ
シージャ復帰命令２０を実行する。ここでは、スタック
ポインタ値２３を変化させ、２２の値へ変化させ、その
内容、すなわちプロシージャコール命令を実行していた
時のプログラムカウンタであって、プロシージャコール
命令１８の次命令の格納されているメモリアドレス、を
プログラムカウンタべ格納し、制御を復帰後の命令アド
レス１８へ移す。
以上のようにマイクロフロセッサの動作においてスタッ
クメモリ空間１６へプログラムカウンタをセーブする機
能があるが、これはそのプロセッサのメモリ管理方法に
依存している。例えば、セグメントとオフセットによっ
てメモリアドレスを指定スるマイクロプロセッサでは、
同一セグメント内へのコールであれば、オフセットだけ
をスタックヘセーブする。また、異なるセグメントへの
コールでは、スタック上にセグメントとオフセットの両
方をセーブすることになる。この両者の違いはプロシー
ジャコール命令１７を変えることによって行われる。こ
のようなセグメントとオフセット管理における、スタッ
クメモリの使われかたを第４図を用いて説明する。この
例ではセグメントおよびオフセットはそれぞれ１ワード
長として説明している。
クメモリ空間１６へプログラムカウンタをセーブする機
能があるが、これはそのプロセッサのメモリ管理方法に
依存している。例えば、セグメントとオフセットによっ
てメモリアドレスを指定スるマイクロプロセッサでは、
同一セグメント内へのコールであれば、オフセットだけ
をスタックヘセーブする。また、異なるセグメントへの
コールでは、スタック上にセグメントとオフセットの両
方をセーブすることになる。この両者の違いはプロシー
ジャコール命令１７を変えることによって行われる。こ
のようなセグメントとオフセット管理における、スタッ
クメモリの使われかたを第４図を用いて説明する。この
例ではセグメントおよびオフセットはそれぞれ１ワード
長として説明している。
第４図（Ａ）は同一セグメント内へのプロシージャコー
ル命令（以下ＮＥＡＲコールと称す。）におけるスタッ
クメモリ空間の状態を、同図（Ｂ）は異なるセグメント
へのプロシージャコール命令（以下ＦＡＲコールと称す
。）におけるスタックメモリ空間の状態を表わしている
。ＮＥＡＲコールではオフセットのみスタックへ一時退
避し、スタックポインタは１ワ一ド分のみ変化している
。
ル命令（以下ＮＥＡＲコールと称す。）におけるスタッ
クメモリ空間の状態を、同図（Ｂ）は異なるセグメント
へのプロシージャコール命令（以下ＦＡＲコールと称す
。）におけるスタックメモリ空間の状態を表わしている
。ＮＥＡＲコールではオフセットのみスタックへ一時退
避し、スタックポインタは１ワ一ド分のみ変化している
。
ＦＡＲコールではセグメントとオフセットの両者がスタ
ックメモリ空間へ一時退避され、スタックポインタは２
ワ一ド分変化している。勿論、プロシーシャ復帰命令に
おいてもＮＥＡＲコールナノがＦＡＲコールなのかに従
って復帰命令を変え、ＮＥＡＲコールではスタックから
１ワ一ド分のオフセット情報のみ復帰させ、ＮＥＡＲコ
ールではスタックから２ワ一ド分のセグメントとオフセ
ット情報を復帰させる。これに伴って、スタックポイン
タの変化もＮＥＡＲコールでは１ワード、ＦＡＲコール
では２ワードとなる。
ックメモリ空間へ一時退避され、スタックポインタは２
ワ一ド分変化している。勿論、プロシーシャ復帰命令に
おいてもＮＥＡＲコールナノがＦＡＲコールなのかに従
って復帰命令を変え、ＮＥＡＲコールではスタックから
１ワ一ド分のオフセット情報のみ復帰させ、ＮＥＡＲコ
ールではスタックから２ワ一ド分のセグメントとオフセ
ット情報を復帰させる。これに伴って、スタックポイン
タの変化もＮＥＡＲコールでは１ワード、ＦＡＲコール
では２ワードとなる。
以上のような従来のマイクロフロセッサの動作を実現す
る為の機能ブロック図（本発明に関係する部分のみを記
述しである。）を第５図に示す。
る為の機能ブロック図（本発明に関係する部分のみを記
述しである。）を第５図に示す。
１はマイクロプロセッサを、２はその中の命令実行部（
以下ＥＸＥと称す。）、３はバス制御部（以下ＥＣＵと
称す。）、６はＮＥＡＲコールを実行している間゛１′
となる信号（以下ＣＡＬＬＮ信号と称す。）を、５はＦ
ＡＲコールを実行している間゛１′となる信号（以下Ｃ
ＡＬＬＦ信号と称す。）を表わしている。７は外部記憶
装置に対するメモリアクセス要求を表わす信号（以下Ｍ
ＲＱ信号と称す。）で、１ワ一ド分のメモリアクセスに
対し、１回のパルスが生じる。ＥＸＥ２がＮＥＡＲコー
ルを実行するとＣＡＬＬＮ信号６が１′ となり、ＢＣ
Ｕ３はスタックメモリ空間１６ヘブログラムカウンタの
内容を書き込む為にＭＲＱ信号に必要な回数分（セーブ
するプログラムカウンタ多分、すなわちＮ Ｅ Ａ Ｒ
コールでは１回）だけパルスを出力する。同様にＥＸＥ
２がＦＡＲコールを実行すると、ＣＡＬＬＦ信号５が１
″となり、ＥＣＵはＭＲＱ信号へ２回パルスを出力する
ことになる。また、４はフラグレジスタを表わし、これ
はマイクロプロセッサの内部から読み出せるような機能
を持っている。（本発明とは直接関係ないので、この図
では省略しである。） 〔発明が解決しようとする課題〕 以上のようなマイクロプロセッサにおいて、プロシージ
ャとそれを呼出すプログラムとの間でのデータの受渡し
を行うために、スタックメモリ空間を使用する方法があ
る。データの受渡し方法を第６図を用いて説明する。
以下ＥＸＥと称す。）、３はバス制御部（以下ＥＣＵと
称す。）、６はＮＥＡＲコールを実行している間゛１′
となる信号（以下ＣＡＬＬＮ信号と称す。）を、５はＦ
ＡＲコールを実行している間゛１′となる信号（以下Ｃ
ＡＬＬＦ信号と称す。）を表わしている。７は外部記憶
装置に対するメモリアクセス要求を表わす信号（以下Ｍ
ＲＱ信号と称す。）で、１ワ一ド分のメモリアクセスに
対し、１回のパルスが生じる。ＥＸＥ２がＮＥＡＲコー
ルを実行するとＣＡＬＬＮ信号６が１′ となり、ＢＣ
Ｕ３はスタックメモリ空間１６ヘブログラムカウンタの
内容を書き込む為にＭＲＱ信号に必要な回数分（セーブ
するプログラムカウンタ多分、すなわちＮ Ｅ Ａ Ｒ
コールでは１回）だけパルスを出力する。同様にＥＸＥ
２がＦＡＲコールを実行すると、ＣＡＬＬＦ信号５が１
″となり、ＥＣＵはＭＲＱ信号へ２回パルスを出力する
ことになる。また、４はフラグレジスタを表わし、これ
はマイクロプロセッサの内部から読み出せるような機能
を持っている。（本発明とは直接関係ないので、この図
では省略しである。） 〔発明が解決しようとする課題〕 以上のようなマイクロプロセッサにおいて、プロシージ
ャとそれを呼出すプログラムとの間でのデータの受渡し
を行うために、スタックメモリ空間を使用する方法があ
る。データの受渡し方法を第６図を用いて説明する。
プロシージャの呼出側ではスタックメモリ上にデータを
格納し、スタックポインタを変化させておく。この図で
は２５に示した３つのワードデータをスタック上に格納
している。の時、スタックポインタは受渡しデータ格納
前の状態２４からプロシージャコール前の位置２２に変
化する。ここで、プロシージャコールを行うと、先に説
明した手順でスタック上にプログラムカウンタの情報が
格納され、スタックポインタは位置２３に変化する。プ
ロシージャ側ではスタックポインタ２３からの相対アド
レスとして引渡されたデータを得ることができる。
格納し、スタックポインタを変化させておく。この図で
は２５に示した３つのワードデータをスタック上に格納
している。の時、スタックポインタは受渡しデータ格納
前の状態２４からプロシージャコール前の位置２２に変
化する。ここで、プロシージャコールを行うと、先に説
明した手順でスタック上にプログラムカウンタの情報が
格納され、スタックポインタは位置２３に変化する。プ
ロシージャ側ではスタックポインタ２３からの相対アド
レスとして引渡されたデータを得ることができる。
しかし先に説明したセグメントとオフセットでメモリ管
理を行っているマイクロプロセッサの場合、プロシージ
ャに制御が移った時のスタックポインタは２３の位置と
なっており、これはＮ’ Ｅ Ａ Ｒコール、ＦＡＲコ
ールで１ワ一ド分のずれがあり、ＮＥＡＲコールとＦＡ
Ｒコールに対応して、その分を吸収するようなプログラ
ムの組みかたをしなげればならなかった。すなわち、従
来のマイクロフロセッサでは、プロシージャ側は自分が
ＮＥＡＲ−ｙ−ルテコールされたのか、ＦＡＲコールで
コールされたのかを知る手段がなかったため、全く同一
の処理を行うプロシージャでも、コールする側力Ｎ Ｅ
Ａ Ｒコール命令で呼出すプロシージャとＦＡＲコー
ル命令で呼出すプロシージャとの２つをコーディングを
しておく必要がありメモリ空間の使用効率を悪くしてい
た。
理を行っているマイクロプロセッサの場合、プロシージ
ャに制御が移った時のスタックポインタは２３の位置と
なっており、これはＮ’ Ｅ Ａ Ｒコール、ＦＡＲコ
ールで１ワ一ド分のずれがあり、ＮＥＡＲコールとＦＡ
Ｒコールに対応して、その分を吸収するようなプログラ
ムの組みかたをしなげればならなかった。すなわち、従
来のマイクロフロセッサでは、プロシージャ側は自分が
ＮＥＡＲ−ｙ−ルテコールされたのか、ＦＡＲコールで
コールされたのかを知る手段がなかったため、全く同一
の処理を行うプロシージャでも、コールする側力Ｎ Ｅ
Ａ Ｒコール命令で呼出すプロシージャとＦＡＲコー
ル命令で呼出すプロシージャとの２つをコーディングを
しておく必要がありメモリ空間の使用効率を悪くしてい
た。
本発明のマイクロプロセッサでは、スタック空間へ一時
退避させるプログラムカウンタの長さを知る為の回路と
その情報を保持する為の回路とを有する。すなわち、本
発明では、ＮＥＡＲコールされたのか、ＦＡＲコールさ
れたのかを、フロシージャにおいて参照することのでき
るフラグレジスタと、そのフラグレジスタをセットする
為の回路とを有している。
退避させるプログラムカウンタの長さを知る為の回路と
その情報を保持する為の回路とを有する。すなわち、本
発明では、ＮＥＡＲコールされたのか、ＦＡＲコールさ
れたのかを、フロシージャにおいて参照することのでき
るフラグレジスタと、そのフラグレジスタをセットする
為の回路とを有している。
第１図は本発明のマイクロプロセッサの一実施例を表わ
したものである。第１図において第５図と同じ番号がふ
られている部分は従来例と全く同じ機能を行うものとす
る。８はＲＳフリップフロップ（以下Ｆ−Ｆと称する。
したものである。第１図において第５図と同じ番号がふ
られている部分は従来例と全く同じ機能を行うものとす
る。８はＲＳフリップフロップ（以下Ｆ−Ｆと称する。
）を表わし、Ｓ信号が１′になるとＱ信号が１′に、Ｒ
信号が１′になるとＱ信号が０″になる論理素子である
。
信号が１′になるとＱ信号が０″になる論理素子である
。
従来例で示したように、ＥＸＥ２がＮＥＡＲコールを実
行するとＣＡＬＬＮ信号６がｌ′ となり、Ｆ−Ｆ９の
出力Ｑ信号は０′に変化する。
行するとＣＡＬＬＮ信号６がｌ′ となり、Ｆ−Ｆ９の
出力Ｑ信号は０′に変化する。
同様に、ＦＡＲコールが実行されるとＣＡＬＬＦ信号５
が１′となり、Ｆ−Ｆ９の出力Ｑ信号は１゛に変化する
。このＱ信号がフラグレジスタに割当てられており、マ
イクロプロセッサ内部で読み出せるようになっている。
が１′となり、Ｆ−Ｆ９の出力Ｑ信号は１゛に変化する
。このＱ信号がフラグレジスタに割当てられており、マ
イクロプロセッサ内部で読み出せるようになっている。
第２図は本発明の第２の実施例を表わしたものである。
ＩＯは論理和ゲートを表わし、１］はカウンタを表わし
ている。このカウンタ１１は、ＭＲＱ信号７を入力とし
てそのパルス数をカウントし１２へ出力する。論理和ゲ
ート２６の出力が入力されている端子はカウンタの値を
Ｏに戻すクリア端子で、信号の立上がりエツジでその内
容がクリアされる。１３はラッチゲートで論理和ゲート
２６の信号が入力されている端子は、その信号の立ち下
がりエツジでカウンタ１２の出力をタッチし、１４の出
力信号へ出力する。
ている。このカウンタ１１は、ＭＲＱ信号７を入力とし
てそのパルス数をカウントし１２へ出力する。論理和ゲ
ート２６の出力が入力されている端子はカウンタの値を
Ｏに戻すクリア端子で、信号の立上がりエツジでその内
容がクリアされる。１３はラッチゲートで論理和ゲート
２６の信号が入力されている端子は、その信号の立ち下
がりエツジでカウンタ１２の出力をタッチし、１４の出
力信号へ出力する。
ＥＸＥ２でＮＥＡＲコールまたはＦＡＲコールが実行さ
れると、ＣＡ 、Ｔ、 Ｌ Ｆ信号５またはＣＡ Ｌ
Ｔ、 Ｎ信号６が１′に変化し、論理和ゲー）１０で合
成されプロシージャコール命令が実行されると“１′と
なる信号２６が作られる。この信号の立上がりエツジで
カウンタ１１はクリアされ、−旦カウンタの出力１２が
０になる。その後ＢＣＵ ３がスタックメモリ空間へフ
ログラムカウンタの内容を一時退避動作させる際に、Ｍ
ＲＱ信号７にセーブするワード長に準じた回数分のパル
スを出力する。カウンタ１１はこのパルスをカウントア
ツプし、何回メモリアクセスがあったかをカウントする
ことになる。このカウンタの出力は、ラッチ１３に入力
され、フロシージャコール命令の終了時点（すなわち、
信号２６の立ち下がり）でラッチされる。このラッチ出
力がフラグレジスタに割当てられ、マイクロプロセッサ
内部で読み出せるようになっている。
れると、ＣＡ 、Ｔ、 Ｌ Ｆ信号５またはＣＡ Ｌ
Ｔ、 Ｎ信号６が１′に変化し、論理和ゲー）１０で合
成されプロシージャコール命令が実行されると“１′と
なる信号２６が作られる。この信号の立上がりエツジで
カウンタ１１はクリアされ、−旦カウンタの出力１２が
０になる。その後ＢＣＵ ３がスタックメモリ空間へフ
ログラムカウンタの内容を一時退避動作させる際に、Ｍ
ＲＱ信号７にセーブするワード長に準じた回数分のパル
スを出力する。カウンタ１１はこのパルスをカウントア
ツプし、何回メモリアクセスがあったかをカウントする
ことになる。このカウンタの出力は、ラッチ１３に入力
され、フロシージャコール命令の終了時点（すなわち、
信号２６の立ち下がり）でラッチされる。このラッチ出
力がフラグレジスタに割当てられ、マイクロプロセッサ
内部で読み出せるようになっている。
以上のような本発明によって、プロシージャコール命令
が実行された。場合、ＮＥＡＲコール、ＦＡＲコールに
よってフラグレジスタの内容が異なることになる。プロ
シージャ側では、フラグレジスタを参照することによっ
て自分自身がＮＥＡＲコールで呼出されたのか、ＦＡＲ
コールによって呼出されたのかを知ることができ、プロ
シージャへの引１しデータの格納されているスタックメ
モリの現在のスタックポインタからの相対位置を知るこ
とができるようになる。すなわち、ＮＥＡＲコールとＦ
ＡＲコールで同じプログラムを使うことができるように
なるという効果がある。また、第２の実施例では、カウ
ンタのビット長を長くすることによって、スタック空間
へのアクセス回数が３種類以上プロシージャコールをザ
ポートスるマイクロプロセッサにおいて、そのすべてを
識別することができるようになるという効果もある。
が実行された。場合、ＮＥＡＲコール、ＦＡＲコールに
よってフラグレジスタの内容が異なることになる。プロ
シージャ側では、フラグレジスタを参照することによっ
て自分自身がＮＥＡＲコールで呼出されたのか、ＦＡＲ
コールによって呼出されたのかを知ることができ、プロ
シージャへの引１しデータの格納されているスタックメ
モリの現在のスタックポインタからの相対位置を知るこ
とができるようになる。すなわち、ＮＥＡＲコールとＦ
ＡＲコールで同じプログラムを使うことができるように
なるという効果がある。また、第２の実施例では、カウ
ンタのビット長を長くすることによって、スタック空間
へのアクセス回数が３種類以上プロシージャコールをザ
ポートスるマイクロプロセッサにおいて、そのすべてを
識別することができるようになるという効果もある。
第１図は、本発明による一実施例のマイクロフロセッサ
機能ブロック図、第２図は第２の実施例の機能ブロック
図、第３図はプロシージャコール命令の動作を表わした
もので、（Ａ）はプログラムメモリ空間図で（Ｂ）はス
タックメモリ空間図、第４図はセクメントとオフセット
によってメモリ管理を行うマイクロプロセッサにおいて
、同一セグメント内のコール命令（ＮＥＡＲコール）を
実行した場合のスタックメモリ空間の使われかた（Ａ）
と異なるセグメントへのコール命令（ＦＡＲコール）を
実行した場合のスタックメモリ空間の使ワれかた（Ｂ）
を表わした図、第５図は従来の（セグメントとオフセッ
トによるメモリ管理を行う）マイクロプロセッサお機能
ブロック図、第６図は従来のデータ受渡しを示す図であ
る。 １・・・・・・マイクロフロセッサ、２・・・・・・マ
イクロプロセッサの命令実行部（ＥＸＥ）、３・・・・
・・マイクロプロセッサのバス制御部（ＢＣＵ）、４・
・・・・・フラグレジスタ、５・・・・・・ＦＡＲコー
ル実行信号線（ＣＡＬＬＦ信号）、６・・・・・・ＮＥ
ＡＲコール実行信号線（ＣＡＬＬＮ信号）、７・・・・
・・メモリアクセス要求信号線（ＭＲＱ信号）、８・・
・・・・ＲＳフリップフロップ、９・・・・・・ＲＳフ
リップフロップ出力信号、１０・・・・・・論理和ゲー
ト、１１・・・・・・カウンタ、１２・・・・・・カウ
ンタ出力信号線、１３・・・・・・ラッチ回路、１４・
・・・・・ラッチ出力信号線、１５・・・・・・プログ
ラムメモリ空間、１６・・・・・スタックメモリ２間、
１７・・・・・・プロシージャコール命令の格納メモリ
、１８・・・・・・フロシージャコール命令の次命令の
格納メモリ、１９・・・・・・プロシージャの先頭命令
の格納メモリ、２０・・・・・・プロシージャの最終命
令（プロシージャ復帰命令）の格納メモリ、２１・・・
・・・処理フロー、２２・・・・・・フロシージャコー
ル前／後のスタックポインタ、２３・・・・・・プロシ
ージャコール中のスタックポインタ、２４・・・・・・
受渡しデータ格納前のスタックポインタ、２５・・・・
・・受渡しデータ、２６・・・・・・論理和ゲートの出
力信号。 代理人 弁理士 内 原 晋 芽３ 回うロクジャコーノ嘩今廊ｕｔ （，４）ＮＦＡＫフール （δ） ＦＡＲＺ丁−ル
機能ブロック図、第２図は第２の実施例の機能ブロック
図、第３図はプロシージャコール命令の動作を表わした
もので、（Ａ）はプログラムメモリ空間図で（Ｂ）はス
タックメモリ空間図、第４図はセクメントとオフセット
によってメモリ管理を行うマイクロプロセッサにおいて
、同一セグメント内のコール命令（ＮＥＡＲコール）を
実行した場合のスタックメモリ空間の使われかた（Ａ）
と異なるセグメントへのコール命令（ＦＡＲコール）を
実行した場合のスタックメモリ空間の使ワれかた（Ｂ）
を表わした図、第５図は従来の（セグメントとオフセッ
トによるメモリ管理を行う）マイクロプロセッサお機能
ブロック図、第６図は従来のデータ受渡しを示す図であ
る。 １・・・・・・マイクロフロセッサ、２・・・・・・マ
イクロプロセッサの命令実行部（ＥＸＥ）、３・・・・
・・マイクロプロセッサのバス制御部（ＢＣＵ）、４・
・・・・・フラグレジスタ、５・・・・・・ＦＡＲコー
ル実行信号線（ＣＡＬＬＦ信号）、６・・・・・・ＮＥ
ＡＲコール実行信号線（ＣＡＬＬＮ信号）、７・・・・
・・メモリアクセス要求信号線（ＭＲＱ信号）、８・・
・・・・ＲＳフリップフロップ、９・・・・・・ＲＳフ
リップフロップ出力信号、１０・・・・・・論理和ゲー
ト、１１・・・・・・カウンタ、１２・・・・・・カウ
ンタ出力信号線、１３・・・・・・ラッチ回路、１４・
・・・・・ラッチ出力信号線、１５・・・・・・プログ
ラムメモリ空間、１６・・・・・スタックメモリ２間、
１７・・・・・・プロシージャコール命令の格納メモリ
、１８・・・・・・フロシージャコール命令の次命令の
格納メモリ、１９・・・・・・プロシージャの先頭命令
の格納メモリ、２０・・・・・・プロシージャの最終命
令（プロシージャ復帰命令）の格納メモリ、２１・・・
・・・処理フロー、２２・・・・・・フロシージャコー
ル前／後のスタックポインタ、２３・・・・・・プロシ
ージャコール中のスタックポインタ、２４・・・・・・
受渡しデータ格納前のスタックポインタ、２５・・・・
・・受渡しデータ、２６・・・・・・論理和ゲートの出
力信号。 代理人 弁理士 内 原 晋 芽３ 回うロクジャコーノ嘩今廊ｕｔ （，４）ＮＦＡＫフール （δ） ＦＡＲＺ丁−ル
Claims (1)
- 一時退避メモリへプログラムカウンタ情報をセーブし、
特定の処理を行わせその処理終了後、呼出したプログラ
ム部分へ制御を戻すことのできるプロシージャコールお
よびリターン命令を持ち、かつプロシージャコール命令
実行時、一時退避メモリへデータ長の異なるプログラム
カウンタの内容をセーブする２つ以上の命令を持つマイ
クロプロセッサにおいて、どれだけのデータ長のプログ
ラムカウンタ情報をセーブしたかを知る為の回路と、そ
の内容を保持するフラグレジスタを持つことを特徴とす
るマイクロプロセッサ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23701288A JPH0283623A (ja) | 1988-09-20 | 1988-09-20 | マイクロプロセッサ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23701288A JPH0283623A (ja) | 1988-09-20 | 1988-09-20 | マイクロプロセッサ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0283623A true JPH0283623A (ja) | 1990-03-23 |
Family
ID=17009080
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23701288A Pending JPH0283623A (ja) | 1988-09-20 | 1988-09-20 | マイクロプロセッサ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0283623A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0603632A2 (de) * | 1992-12-23 | 1994-06-29 | Siemens Aktiengesellschaft | Verfahren zur Steuerung einer Prozessoreinrichtung |
-
1988
- 1988-09-20 JP JP23701288A patent/JPH0283623A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0603632A2 (de) * | 1992-12-23 | 1994-06-29 | Siemens Aktiengesellschaft | Verfahren zur Steuerung einer Prozessoreinrichtung |
| EP0603632A3 (de) * | 1992-12-23 | 1995-01-04 | Siemens Ag | Verfahren zur Steuerung einer Prozessoreinrichtung. |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR0138468B1 (ko) | 마이크로 컴퓨터 | |
| JPH03204737A (ja) | 信号処理プロセッサのデバッグ回路 | |
| JPH05204709A (ja) | プロセッサ | |
| US5615348A (en) | Microprocessor having register bank architecture | |
| JPS5911921B2 (ja) | 数値制御装置 | |
| CN110609705A (zh) | 一种提高mcu总线效率的方法、智能终端、存储介质及芯片 | |
| JPH0283623A (ja) | マイクロプロセッサ | |
| JP2000029690A (ja) | デ―タ処理の方法および装置 | |
| JP2607319B2 (ja) | プログラマブルコントローラ | |
| JP2000029508A (ja) | プログラマブルコントローラ | |
| JP2758624B2 (ja) | マイクロプログラムの調速方式 | |
| JPS6019816B2 (ja) | マイクロプログラム制御アダプタ | |
| JP2679603B2 (ja) | マイクロコンピュータ | |
| JPS61269736A (ja) | デバツグ装置 | |
| JPS6149695B2 (ja) | ||
| JPS63120336A (ja) | メモリアクセスモ−ド切替え方式 | |
| JPH03252728A (ja) | マイクロプロセッサ割込み制御方式 | |
| JPH10240627A (ja) | セクタ管理方法及び装置 | |
| JPS59180755A (ja) | トレ−ス方式 | |
| JPH02287732A (ja) | レジスタアドレス生成装置 | |
| JPS63113747A (ja) | 仮想記憶管理装置 | |
| JPH0290228A (ja) | マイクロプロセッサ | |
| JPH06332508A (ja) | プログラマブルコントローラ | |
| JPH05303493A (ja) | 命令列切り替え方法及びそれを用いた演算プロセッサ | |
| JPS6326416B2 (ja) |