JP2624519B2 - 計算機システムにおける入出力装置の起動処理方法 - Google Patents
計算機システムにおける入出力装置の起動処理方法Info
- Publication number
- JP2624519B2 JP2624519B2 JP63182721A JP18272188A JP2624519B2 JP 2624519 B2 JP2624519 B2 JP 2624519B2 JP 63182721 A JP63182721 A JP 63182721A JP 18272188 A JP18272188 A JP 18272188A JP 2624519 B2 JP2624519 B2 JP 2624519B2
- Authority
- JP
- Japan
- Prior art keywords
- queue
- activation
- chc
- input
- output device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、計算機システムにおける入出力装置（I/
O）の起動処理方法に係り、特にI/O起動キューブロック
を使用する計算機システムに好適な入出力装置の起動処
理方法に関する。
O）の起動処理方法に係り、特にI/O起動キューブロック
を使用する計算機システムに好適な入出力装置の起動処
理方法に関する。
計算機システムにおいて、I/O起動命令実行時のCPU負
荷の軽減を図る方法の一つに、I/O起動キューブロック
を導入し、該キューブロックにI/O起動要求の待ち行列
をキューイングする方式がある。この場合、従来は次の
ようにして入出力装置の起動処理を実現していた。
荷の軽減を図る方法の一つに、I/O起動キューブロック
を導入し、該キューブロックにI/O起動要求の待ち行列
をキューイングする方式がある。この場合、従来は次の
ようにして入出力装置の起動処理を実現していた。
I/O起動命令が出されると、中央処理装置（CPU）は該
起動命令で指示されたI/O起動要求をI/O起動キューブロ
ックに待ち行列として登録し、しかる後にチャネル制御
装置（CHC）を起動して該I/O起動命令を完了させる。CP
Uより起動を受けたCHCは、その後、CPUとは完全に独立
に動作し、I/O起動キューブロックよりI/O起動要求を取
出して入出力装置を起動する。なお、このI/O起動キュ
ーブロックの概念を導入した計算機システムは、例えば
特開昭61−12566号公報において論じられている。
起動命令で指示されたI/O起動要求をI/O起動キューブロ
ックに待ち行列として登録し、しかる後にチャネル制御
装置（CHC）を起動して該I/O起動命令を完了させる。CP
Uより起動を受けたCHCは、その後、CPUとは完全に独立
に動作し、I/O起動キューブロックよりI/O起動要求を取
出して入出力装置を起動する。なお、このI/O起動キュ
ーブロックの概念を導入した計算機システムは、例えば
特開昭61−12566号公報において論じられている。
上記従来技術においては、CPUはI/O起動命令発行によ
るI/O起動要求のキューブロックへの登録時、CHCに起動
をかける必要があるため、I/O起動命令に係わるCPUの処
理の高速化には限界があった。また、複数のCHCが存在
する場合、あるCHCがI/O起動キューブロックよりI/O起
動要求を取出し、それが自CHCに経路が存在しない入出
力装置に対応するものであると、該I/O起動要求を再び
キューブロックに登録する必要があり、CHCの処理オー
バーヘッドが増大する問題があった。
るI/O起動要求のキューブロックへの登録時、CHCに起動
をかける必要があるため、I/O起動命令に係わるCPUの処
理の高速化には限界があった。また、複数のCHCが存在
する場合、あるCHCがI/O起動キューブロックよりI/O起
動要求を取出し、それが自CHCに経路が存在しない入出
力装置に対応するものであると、該I/O起動要求を再び
キューブロックに登録する必要があり、CHCの処理オー
バーヘッドが増大する問題があった。
本発明の目的は、I/O起動キューブロックを使用する
計算機システムにおいて、I/O起動処理に係わるCPU及び
CHCの処理の高速化を可能にして、この種の計算機シス
テム全体の性能向上を実現することにある。
計算機システムにおいて、I/O起動処理に係わるCPU及び
CHCの処理の高速化を可能にして、この種の計算機シス
テム全体の性能向上を実現することにある。
上記目的を達成するために、本発明では、I/O起動要
求の待ち行列を保持する一つのI/O起動キューブロック
を、中央処理装置と複数のチャネル制御装置とから独立
にアクセスせしめることを前提とし、該I/O起動キュー
ブロック内にチャネル制御装置と入出力装置との接続関
係を表わす情報を付加し、各チャネル制御装置が定期的
に該I/O起動キューブロックを検索して、起動すべき入
出力装置が自チャネル制御装置に接続されている場合の
み、キューイングされているI/O起動要求を取出して該
当入出力装置を起動するようにしたことである。
求の待ち行列を保持する一つのI/O起動キューブロック
を、中央処理装置と複数のチャネル制御装置とから独立
にアクセスせしめることを前提とし、該I/O起動キュー
ブロック内にチャネル制御装置と入出力装置との接続関
係を表わす情報を付加し、各チャネル制御装置が定期的
に該I/O起動キューブロックを検索して、起動すべき入
出力装置が自チャネル制御装置に接続されている場合の
み、キューイングされているI/O起動要求を取出して該
当入出力装置を起動するようにしたことである。
I/O起動要求は、起動要求キューブロックに待ち行列
として保留される。この起動要求キューブロックへは、
I/O起動命令が出されたときCPUによりキューされる。キ
ューからのI/O起動要求の取出しはCHCにより独立に行わ
れるが、CHCは処理すべき仕事がなくなった時点で定期
的に起動要求キューブロックを検索するため、CPUがI/O
起動命令発行によるI/O起動要求のキューブロックへの
登録時、CHCに起動をかける必要がなくなり、I/O起動に
係わるCPUのCHC起動オーバーヘッドの低減を図ることが
できる。
として保留される。この起動要求キューブロックへは、
I/O起動命令が出されたときCPUによりキューされる。キ
ューからのI/O起動要求の取出しはCHCにより独立に行わ
れるが、CHCは処理すべき仕事がなくなった時点で定期
的に起動要求キューブロックを検索するため、CPUがI/O
起動命令発行によるI/O起動要求のキューブロックへの
登録時、CHCに起動をかける必要がなくなり、I/O起動に
係わるCPUのCHC起動オーバーヘッドの低減を図ることが
できる。
又、各CHCでは、I/O起動要求の入出力装置に至る経路
がどのCHCに存在するかの情報をI/O起動キューブロック
に付加することにより、該経路を有しないCHCがI/O起動
要求キューブロックよりI/O起動要求を取出し、チェッ
ク後、再度登録する処理が不要となり、CHCの処理オー
バーヘッドの低減を図ることができる。
がどのCHCに存在するかの情報をI/O起動キューブロック
に付加することにより、該経路を有しないCHCがI/O起動
要求キューブロックよりI/O起動要求を取出し、チェッ
ク後、再度登録する処理が不要となり、CHCの処理オー
バーヘッドの低減を図ることができる。
以下、本発明の一実施例について図面により説明す
る。
る。
第１図は本発明を適用した計算機システムの概略ブロ
ック図であり、１は中央処理装置（CPU）、２は主記憶
装置（MS）、３はチャネル制御装置（CHC）、４は入出
力装置（I/O）である。本実施例では、CHC3がシステム
内に２台（即ち、CHC0,CHC1）存在する場合を示してい
る。
ック図であり、１は中央処理装置（CPU）、２は主記憶
装置（MS）、３はチャネル制御装置（CHC）、４は入出
力装置（I/O）である。本実施例では、CHC3がシステム
内に２台（即ち、CHC0,CHC1）存在する場合を示してい
る。
CHC3は複数のチャネル（CH）を有し、I/O4はそれぞれ
CHを介してCHC3と接続される。MS2はCPU1とCHC3で共用
され、該MS2内に、I/O起動キューブロック（IOQB）５及
びI/O4と一対一に対応したユニット制御語（UCW）６が
おかれる。CPU1はプログラムよりI/O起動命令を受ける
と、MS2内の対応するUCW6に入出力処理に必要な情報
（たとえば、チャネルコマンド語アドレス語）をセット
アップすると共に、IOQB5に該起動要求を待ち行列とし
て登録する。一方、CHC3は処理すべき仕事がなくなると
定期的にIOQB5を検索し、起動要求を取出す。
CHを介してCHC3と接続される。MS2はCPU1とCHC3で共用
され、該MS2内に、I/O起動キューブロック（IOQB）５及
びI/O4と一対一に対応したユニット制御語（UCW）６が
おかれる。CPU1はプログラムよりI/O起動命令を受ける
と、MS2内の対応するUCW6に入出力処理に必要な情報
（たとえば、チャネルコマンド語アドレス語）をセット
アップすると共に、IOQB5に該起動要求を待ち行列とし
て登録する。一方、CHC3は処理すべき仕事がなくなると
定期的にIOQB5を検索し、起動要求を取出す。
第２図はIOQB5のフォーマット例であり、本実施例で
は、IOQB5は全体で８バイトの容量を持つとしている。
先頭のロックバイト（１バイト）51は、CPUとCHC3との
アクセスの競合を排他的に制御するために使用される。
すなわち、該IOQB5をCPU1が使用しているときは“1"が
セットされ、CHC3のアクセスが禁止される。又、CHC3が
該IOQB5を使用しているときは“0"がセットされ、CPU1
のアクセスが禁止される。次の２バイト52でI/O起動要
求の待ち行列の長さ（個数）を示す。すなわち、CPU1が
I/O起動要求をキューイングする都度、該２バイトの内
容が＋１され、CHC3がI/O起動要求を取出す毎に−１さ
れる。次の１バイト53にはキューの先頭UCW、つまり最
初に起動すべきI/Oが２台のCHCの内、どのCHCに接続さ
れているかを示す情報がセットされる。続く４バイト5
4,55には、待ち行列の先頭と末尾のUCW番号がそれぞれ
２バイトで記憶される。
は、IOQB5は全体で８バイトの容量を持つとしている。
先頭のロックバイト（１バイト）51は、CPUとCHC3との
アクセスの競合を排他的に制御するために使用される。
すなわち、該IOQB5をCPU1が使用しているときは“1"が
セットされ、CHC3のアクセスが禁止される。又、CHC3が
該IOQB5を使用しているときは“0"がセットされ、CPU1
のアクセスが禁止される。次の２バイト52でI/O起動要
求の待ち行列の長さ（個数）を示す。すなわち、CPU1が
I/O起動要求をキューイングする都度、該２バイトの内
容が＋１され、CHC3がI/O起動要求を取出す毎に−１さ
れる。次の１バイト53にはキューの先頭UCW、つまり最
初に起動すべきI/Oが２台のCHCの内、どのCHCに接続さ
れているかを示す情報がセットされる。続く４バイト5
4,55には、待ち行列の先頭と末尾のUCW番号がそれぞれ
２バイトで記憶される。
第３図はUCW6のフォーマット例である。先頭のロック
バイト61はIOQB5のロックバイト51と同様である。その
中の１ビットは、IOQB5に登録されたことを示すビット6
2に割当てる。次の１バイト63は、該UCWに対応するI/O
がどのCHCに接続されているかを示す情報（CHC接続情
報）を有している。次の２バイト64は次にチェインして
いるUCW番号を記憶している。それ以降の領域65は入出
力処理に必要な情報を格納するためのものである。
バイト61はIOQB5のロックバイト51と同様である。その
中の１ビットは、IOQB5に登録されたことを示すビット6
2に割当てる。次の１バイト63は、該UCWに対応するI/O
がどのCHCに接続されているかを示す情報（CHC接続情
報）を有している。次の２バイト64は次にチェインして
いるUCW番号を記憶している。それ以降の領域65は入出
力処理に必要な情報を格納するためのものである。
第４図にCPU1によるI/O起動要求の待ち行列処理のフ
ローチャートを示す。
ローチャートを示す。
まず、I/O起動命令をCPU1が発行すると、IOQB5の内容
がCPU1に読出される（ステップS1）。CPU1は読出したIO
QB5に基き、キューの長さが０か否か、すなわち、起動
要求が登録されているか否かを判定する（ステップS
2）。起動要求が登録されていると、IOQB5内の「キュー
の末尾のUCW番号」に基きUCWをアクセスし、その「次に
チェインしているUCW番号」記憶エリアへ、新しく要求
のあったI/OのUCW番号を入れる（ステップS3）。そし
て、IOQB5のキューを＋１とする（ステップS4）。又、I
OQB5内の「キューの末尾のUCW番号」記憶エリアには、
該起動要求のあったI/OのUCW番号を入れる（ステップS
5）。さらに、新しく起動要求のあったI/OのUCW（新た
にキューイングしたUCW）の「IOQBビット」を“1"にセ
ットする（ステップS6）。
がCPU1に読出される（ステップS1）。CPU1は読出したIO
QB5に基き、キューの長さが０か否か、すなわち、起動
要求が登録されているか否かを判定する（ステップS
2）。起動要求が登録されていると、IOQB5内の「キュー
の末尾のUCW番号」に基きUCWをアクセスし、その「次に
チェインしているUCW番号」記憶エリアへ、新しく要求
のあったI/OのUCW番号を入れる（ステップS3）。そし
て、IOQB5のキューを＋１とする（ステップS4）。又、I
OQB5内の「キューの末尾のUCW番号」記憶エリアには、
該起動要求のあったI/OのUCW番号を入れる（ステップS
5）。さらに、新しく起動要求のあったI/OのUCW（新た
にキューイングしたUCW）の「IOQBビット」を“1"にセ
ットする（ステップS6）。
一方、IOQB5内の「キューの長さ」が０であると、す
なわち起動要求が登録されていないときは、まず、IOQB
5内の「キューの長さ」を＋１する（ステップS7）。次
に、IOQB5内の「キューの先頭のUCW番号」記憶エリアと
「キューの末尾のUCW番号」記憶エリアに、起動要求の
あったI/OのUCW番号を格納する。そして、起動要求のあ
ったI/Oに対応するUCW内のCHC接続情報をIOQB5の「先頭
キューの接続CHC情報」エリアに格納し（ステップS
9）、処理を終了する。
なわち起動要求が登録されていないときは、まず、IOQB
5内の「キューの長さ」を＋１する（ステップS7）。次
に、IOQB5内の「キューの先頭のUCW番号」記憶エリアと
「キューの末尾のUCW番号」記憶エリアに、起動要求の
あったI/OのUCW番号を格納する。そして、起動要求のあ
ったI/Oに対応するUCW内のCHC接続情報をIOQB5の「先頭
キューの接続CHC情報」エリアに格納し（ステップS
9）、処理を終了する。
それぞれのCHC3は、処理すべき仕事かなくなると、自
分自身で一定時間間隔にてIOBQ5を検索する機能を有し
ており、このIOQB5の検索により、起動すべきキューが
存在すると、その行列の先頭のUCWに対応したI/Oを起動
しようと試みる。
分自身で一定時間間隔にてIOBQ5を検索する機能を有し
ており、このIOQB5の検索により、起動すべきキューが
存在すると、その行列の先頭のUCWに対応したI/Oを起動
しようと試みる。
第５図にCHC3のI/O起動処理のフローチャートを示
す。CHC3は、まずIOQB5の内容を読出す（ステップS1
1）。読出したIOQB4に基き、キューの長さが０であるか
を判定する（ステップS12）。キューの長さが０である
場合、処理すべき起動要求がないため、CHC3の処理は終
了する。キューの長さが０でないと、IOQB5内の先頭キ
ューの接続CHC情報により、起動すべきI/Oが自分のCHC
と接続されているかを判定する（ステップS13）。接続
されていない場合は、自CHCでは処理が不可能なため処
理を終了し、接続されているCHCがIOQB5を検索するのを
待つ。
す。CHC3は、まずIOQB5の内容を読出す（ステップS1
1）。読出したIOQB4に基き、キューの長さが０であるか
を判定する（ステップS12）。キューの長さが０である
場合、処理すべき起動要求がないため、CHC3の処理は終
了する。キューの長さが０でないと、IOQB5内の先頭キ
ューの接続CHC情報により、起動すべきI/Oが自分のCHC
と接続されているかを判定する（ステップS13）。接続
されていない場合は、自CHCでは処理が不可能なため処
理を終了し、接続されているCHCがIOQB5を検索するのを
待つ。
一方、IOQB5におけるキューの長さが０でなく、か
つ、最初に起動すべきI/Oが自分のCHCと接続されている
場合、IOQB5の「キューの先頭UCW番号」記憶エリアのUC
W番号に対応したUCW6を読出すとゝもにIOQB5の「キュー
の長さ」を−１する（ステップS14）。次に、ステップS
15の処理を実行する。ステップS15では、UCW6のIOQBビ
ットを０にし、該UCW6の「次にチェインしているUCW番
号」記憶エリアから、UCW番号を取出し、IOQB5の「キュ
ーの先頭のUCW番号」記憶エリアに格納する。これが次
に起動すべきI/OのUCW番号である。さらに、この次に起
動すべきUCWを読出し、該UCW内のCHC接続情報をIOQB5の
「先頭キューの接続CHC情報」記憶エリアに格納する
（ステップS15）。その後、ステップS14で読出したUCW
に対応したI/Oを起動する（ステップS16）。
つ、最初に起動すべきI/Oが自分のCHCと接続されている
場合、IOQB5の「キューの先頭UCW番号」記憶エリアのUC
W番号に対応したUCW6を読出すとゝもにIOQB5の「キュー
の長さ」を−１する（ステップS14）。次に、ステップS
15の処理を実行する。ステップS15では、UCW6のIOQBビ
ットを０にし、該UCW6の「次にチェインしているUCW番
号」記憶エリアから、UCW番号を取出し、IOQB5の「キュ
ーの先頭のUCW番号」記憶エリアに格納する。これが次
に起動すべきI/OのUCW番号である。さらに、この次に起
動すべきUCWを読出し、該UCW内のCHC接続情報をIOQB5の
「先頭キューの接続CHC情報」記憶エリアに格納する
（ステップS15）。その後、ステップS14で読出したUCW
に対応したI/Oを起動する（ステップS16）。
CHC3はIOQB5のキューが０（起動要求がない）、ある
いは自CHC内に接続されていない起動キューが現われる
まで、上記一連の動作を繰返し実行する。又、キューが
０あるいは自CHC内に接続されていない起動キューが現
われた場合、該CHCは処理を終了し、次のIOQB検索か励
起されるのを待つ。
いは自CHC内に接続されていない起動キューが現われる
まで、上記一連の動作を繰返し実行する。又、キューが
０あるいは自CHC内に接続されていない起動キューが現
われた場合、該CHCは処理を終了し、次のIOQB検索か励
起されるのを待つ。
以上説明したように、本発明によれば、計算機システ
ムのI/O起動処理において、CPUとCHCが全く独立に動作
するため、CPUによるI/O起動要求時、CHC起動が不要と
なり、CPUとしての処理負荷が軽くなる。また、システ
ム内に複数個のCHCが存在する場合に、起動要求キュー
ブロック内に該I/Oとの接続CHC情報を付加することによ
り、CHCが自CHC内に経路が存在しない起動キューを取出
し、チェック後、再キューする動作が不要となり、CHC
としての処理負荷も軽減できる。
ムのI/O起動処理において、CPUとCHCが全く独立に動作
するため、CPUによるI/O起動要求時、CHC起動が不要と
なり、CPUとしての処理負荷が軽くなる。また、システ
ム内に複数個のCHCが存在する場合に、起動要求キュー
ブロック内に該I/Oとの接続CHC情報を付加することによ
り、CHCが自CHC内に経路が存在しない起動キューを取出
し、チェック後、再キューする動作が不要となり、CHC
としての処理負荷も軽減できる。
第１図は本発明を適用した計算機システムの概略ブロッ
ク図、第２図はI/O起動キューブロックのフォーマット
例を示す図、第３図はユニット制御語のフォーマット例
を示す図、第４図はI/O起動命令発行時のCPUの処理フロ
ー図、第５図はIOQB検索処理時のCHCの処理フロー図で
ある。 １……中央処理装置（CPU）、 ２……主記憶装置（MS）、 ３……チャネル制御装置（CHC）、 ４……入出力装置（I/O）、 ５……I/O起動キューブロック（IOQB）、 ６……ユニット制御語（UCW）。
ク図、第２図はI/O起動キューブロックのフォーマット
例を示す図、第３図はユニット制御語のフォーマット例
を示す図、第４図はI/O起動命令発行時のCPUの処理フロ
ー図、第５図はIOQB検索処理時のCHCの処理フロー図で
ある。 １……中央処理装置（CPU）、 ２……主記憶装置（MS）、 ３……チャネル制御装置（CHC）、 ４……入出力装置（I/O）、 ５……I/O起動キューブロック（IOQB）、 ６……ユニット制御語（UCW）。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 下城 孝 神奈川県秦野市堀山下１番地 株式会社 日立製作所神奈川工場内 (56)参考文献 特開 昭61−131150（ＪＰ，Ａ)
Claims (1)
- 【請求項１】中央処理装置、複数のチャネル制御装置、
該チャネル制御装置の制御を受ける入出力装置（I/O）
を有する計算機システムにおける入出力装置の起動処理
方法であって、 I/O起動要求の待ち行列を保持し、中央処理装置と複数
のチャネル制御装置から独立にアクセスされる一つのI/
O起動キューブロック内に、チャネル制御装置と入出力
装置との接続関係を表わす情報を付加し、 各チャネル制御装置は、定期的に前記I/O起動キューブ
ロックを検索し、起動すべき入出力装置が自チャネル制
御装置に接続されている場合のみ、キューイングされて
いるI/O起動要求を取出して該当入出力装置を起動する
ことを特徴とする計算機システムにおける入出力装置の
起動処理方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63182721A JP2624519B2 (ja) | 1988-07-21 | 1988-07-21 | 計算機システムにおける入出力装置の起動処理方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63182721A JP2624519B2 (ja) | 1988-07-21 | 1988-07-21 | 計算機システムにおける入出力装置の起動処理方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0232448A JPH0232448A (ja) | 1990-02-02 |
| JP2624519B2 true JP2624519B2 (ja) | 1997-06-25 |
Family
ID=16123281
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63182721A Expired - Fee Related JP2624519B2 (ja) | 1988-07-21 | 1988-07-21 | 計算機システムにおける入出力装置の起動処理方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2624519B2 (ja) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61131150A (ja) * | 1984-11-30 | 1986-06-18 | Fujitsu Ltd | Ｉ／ｏ命令処理方式 |
-
1988
- 1988-07-21 JP JP63182721A patent/JP2624519B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0232448A (ja) | 1990-02-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2829091B2 (ja) | データ処理システム | |
| US6553487B1 (en) | Device and method for performing high-speed low overhead context switch | |
| EP0341905B1 (en) | Computer with intelligent memory system and corresponding method | |
| JP3619532B2 (ja) | 半導体集積回路装置 | |
| JP2821345B2 (ja) | 非同期ｉ／ｏ制御方式 | |
| JP2624519B2 (ja) | 計算機システムにおける入出力装置の起動処理方法 | |
| EP0522728B1 (en) | Method for efficient access of data stored in a nexus table | |
| JPH01125644A (ja) | データ転送装置 | |
| EP0787326B1 (en) | System and method for processing of memory data and communication system comprising such system | |
| JPH04355818A (ja) | データ入出力制御装置 | |
| JP2672599B2 (ja) | コンピュータシステム | |
| JP2823624B2 (ja) | Ｉ／ｏインタフェース制御方法 | |
| JP2594611B2 (ja) | Ｄｍａ転送制御装置 | |
| JPH056333A (ja) | マルチプロセサシステム | |
| JP2594567B2 (ja) | メモリアクセス制御装置 | |
| JPS6028023B2 (ja) | 入出力命令高速化方式 | |
| JPH0685154B2 (ja) | 中間バッファ制御方式 | |
| JPH01281553A (ja) | チャンネル制御方式 | |
| JPH07111711B2 (ja) | 処理終了割込制御システム | |
| JPH04259021A (ja) | データ処理装置 | |
| JPH04107634A (ja) | メモリデータバイパス制御方式 | |
| JPS59111563A (ja) | マルチプロセツサの制御方式 | |
| JPS59151242A (ja) | デ−タ駆動型計算機の待ち行列制御方式 | |
| JPH03182945A (ja) | 主記憶内データ転送方式 | |
| JPS62186328A (ja) | ソ−ト処理方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |