JPS59151242A - デ−タ駆動型計算機の待ち行列制御方式 - Google Patents

デ−タ駆動型計算機の待ち行列制御方式

Info

Publication number
JPS59151242A
JPS59151242A JP2532683A JP2532683A JPS59151242A JP S59151242 A JPS59151242 A JP S59151242A JP 2532683 A JP2532683 A JP 2532683A JP 2532683 A JP2532683 A JP 2532683A JP S59151242 A JPS59151242 A JP S59151242A
Authority
JP
Japan
Prior art keywords
data
instruction
operand
packet
program
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2532683A
Other languages
English (en)
Inventor
Naohisa Takahashi
直久 高橋
Satoshi Ono
諭 小野
Masato Amamiya
雨宮 真人
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP2532683A priority Critical patent/JPS59151242A/ja
Publication of JPS59151242A publication Critical patent/JPS59151242A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明はデー2り1駆動型計算槻に関し、詳しくは、シ
ステムの性能低下を引き起こ1″ことなく待ち行列2公
平に制御する方式に関する。
〔従来技術〕
周知のように、データ駆動型計算機は、オペランドデー
タの揃った命令を検出して実行するという原理に従って
、データの到着順にプログラムを実行するものである。
第1図により該データ駆動型計算機の動作概要を説明す
る。演算装置4でデータのそろった実行可能な命令を受
取ると、そのデータと命令を使って演算を行い、演算結
果を実行制御装[1に送る。実行制御装置1では、演算
結果を受取ると、その演算結果がオペランドデータとな
る命令について、データメモリ装置2を制御して全ての
オペランドデータがそろったか否かを調べろ。その結果
、もしオペランドが全てそろったならば、命令語をプロ
グラムメモリ装置3から読み出して命令語とオペランド
データを演算装置4に送って、その命令を実行させる。
他方、オペランドデータがそろっていない時は、受取っ
た演算結果をデータメモリ装置2に格納して、後で到着
する残りのオペランドを待たせる。1〜4の各装置がそ
れぞれ上記動作を繰返すことによりプログラムを実行す
る。
従来、このようなデータ駆動型計算機では、システム内
を流れる各データにプロセス或いはモジュールを表わす
実行環境基と呼ぶ制御データを付与して、各装置が次の
ように制御することにより、複数プロセスの並列実行を
実現している。即ち、実行制御装置1で、同−実行猿境
名が付与されたデータだけを調べて、オペランドデータ
がそろったか否かを判断することにより、同一命令語を
複数のプロセスで矛盾なく共有することを可能にする。
また、従来のデータ駆動型計算機では、同時には共有で
きないが逐次的には共有可能な資源に対しては、次のよ
うな制御用の命令語を用いて複数プロセスからの資源の
使用要求を逐次化している。
この命令語の第1オペランドは、要求元プロセスの実行
環境基を含む要求信号であり、第2オペランドは、要求
資源が使用可能であることを示すデータである。2つの
オペランドがそろって、この命令が実行可能となって演
算装置に送られる時点で、第1オペランドで指定される
実行環境基のプロセスに資源が割付けられる。この命令
に対して実行制御装置1と演算装置1が以下のように動
作することにより、資源を逐次的に割付けることができ
る。
まず、実行制御装置1は、上記命令の第1オペランド(
要求信号)を受取ると、第2オペランドがデータメモリ
装置2に格納されているか調べる。
もし格納されているならば、通常の命令と同様に両オペ
ランドのデータと命令語を持つ命令パケットを演算装置
4に送る。更に、データメモリ装置2から第2オペラン
ドを消去する。一方、格納されていないならば、命令語
、第1オペランド、およびデータメモリ装置2には第2
オペランドが格納されていないという情報を持つ命令パ
ケットを演算装置14に送る。演算装置4がこの命令バ
ケツを受取ると、両オペランドがそろっている場合には
、第1オペランドで指定された実行環境基のプロセスに
資源を割付けるだめのプログラムの実行を開始させる。
他方、第2オペランドがない場合には、第1オペランド
を演算結果として同一命令語の実行のために実行制御装
置1に送る。実行制御装置1は、この演算結果を受取る
と再度、前述の操作を行う。はじめに、この命令語の第
2オペランドを実行制御装置1に送り、実行制御装置1
と演算装置4が上記のように動作すると、仮数のプロセ
スから送られる第1オペランドのうち、最初に実行制御
装置1に到着した第1オペランドで指定される実行壌境
名のプロセスに資源が割付り゛られて、他のプロセスの
第1オペランドは実行制御装置1と演算装置4を繰返し
回って資源が割付けられるのを待つ。資源を解放する時
には、プロセスはこの命令語の第2オペランドを実行制
御装置1に送る。この結果、資源を待っている他のプロ
セスの中のひとつのプロセスに資源が割付けらh>。こ
の時、資源が割付けられるプロセスは、第2オペランド
が実行制御装置1に到着後、最初に到着した第1オペラ
ンドで指定される実行壌境名のプロセスである。
ところで、このような従来方式においては、資源要求の
逐次化の際に、資源が割付ゆられなかったプロセスの要
求信号のデータが、資源が割付けられるまで各装置を繰
返し回るので、各装置と各装置間の転送路を長期間占有
し、システム性能を低下させるという欠点があった。ま
た、資源要求信号の到着順序が保存されないので、資源
要求信号の到着順に従って公平に資源を割付けるという
ことが必ずしも行われないという欠点があった。
〔発明の目的〕
本発明の目的は、データ駆動型計算機において、その性
能の低下を引き起こさないで、データの到着順に従って
公平に到着データを取り出すことが可能なデータの待ち
行列制御機能を、ノ・−ドウエアのわずかな増加で実現
することにある。
〔発明の概要〕
本発明は、上記目的を達成するため、オペランドデータ
メモリ装置の格納データと到着データとの交換機能を具
備した実行制御装置と、実行環境名にオペランドの値を
書き込む機能を具備した演算装置とを用いる共に、オペ
ランドデータメモリ装置にデータの到着順の保存と読み
出しを行う手段を備えたことを特徴とするものである。
〔発明の実施例〕
第2図は本発明によるデータ駆動型計算機の全体構成図
で、オペランドデータの揃った命令から順に演算を行っ
てプログラムを実行することは第1図と同様である。す
なわち演算装置8では、オペランドデータのそろった命
令を演算するためのデータから成る命令パケットを実行
制御装置5かも受取ると、そのパケットのデータを使っ
て演算を行い、演算結果から演算結果パケットを組立て
実行制御装置5に送る。実行制御装f7f 5では、演
算結果パケットを受取ると、そのパケットのデータに従
って演算結果をオペランドデータとして使う命令をプロ
グラムメモリ装置6がら読み出し、オペランドデータメ
モリ装置′7を制御して核命令のオペランドデータが全
てそろったか否かを調べる。その結果、もしオペランド
データが全てそろったならば、読み出した命令とオペラ
ンドデータ及び演算結果パケットから命令パケット部組
み立′Cて実行制御装置5に送る。他方、オペランドデ
ータがそろっていない時には、受取った演算結果パケッ
トをオペランドデータメそり装置7 K格納して、後で
到着する残りのオペランドデータを待たせる。演算装置
8及び実行制御装置5が上記動作を繰すことにより、プ
ログラムメモリ装置6に格納されているプログラムが実
行される。
第2図中の実行制御装置5の構成例を第3図て示す。こ
へで、実行制御装置5は演算結果パケットキュー9、オ
ペランド受付制御部10、命令読出し書込み制御部11
、命令読出しレジスタ12、命令パケット組立て制御部
13、データ検索書込み制御部14、データ読出しレジ
スタ15よりなる。
第4図は演算結果パケットのデータの構成例であり、1
6はプロセス或いはモジュールなどの単位I    で
プログラムの実行環境を区別するための実行環境名、エ
フはこの演算結果パケットをオペランドとするプログラ
ムの格納アドレスを示すプログラムメモリアドレス、1
8は演算結果、19はプログラム格納フラ、グである。
ここで、プログラム格納フラグ19が1”の時には、演
算結果18にプログラムメモリ装置6へ格納すべきデー
タを保持していることを示し、この値が°′0”の時に
は、演算結果18にオペランドデータが存在することを
示す。
第5図は命令パケットの構成例であり、加は実行猿境名
、21は四則演算や入出力制御などの演算種別を表わす
演算コード、nは第1オペランドデータ、るは第2オペ
ランドデータ、冴はこの命令の演算を行なった結果組立
てられる演算結果パケットを使うプログラムの格納アド
レスを表わす次命令のプログラムメモリアドレスである
第6図はプログラムメモリ装置6のメモリ1語の構成例
であり、乙はプログラム中の命令語をユニークに識別す
ることができる命令語基、届はオペランド番号、27は
演算コード、脂はマスクフラグ、酋は交換フラグ、■は
次命令のプログラムメモリアドレス、31は分配制御フ
ラグである。ここで、オペランド番号26は演算結果を
どのオペランドとして使うかを示′1″′制御テータで
あり、この値が”0″の時は単項演算のオペランド u
 117の時は二項演算の第1オペランド、tl 2 
IIの時は二項演算の第2オペランドとして使うことを
意味する。分配制御フラグ31は同一の演算結果を複数
の命令語のオペランドとして使うことを可能圧するため
の制御データであり、この値がII IIIの時には、
このメモリ語のアドレスに1を加えたアドレスのメモリ
語にも同一演算結果を使う命令語のためのデータが存在
することを示し2、It O++の時には、このような
データが存在しないこを示す。マスクフラグ四、交換フ
ラグ四の値はデータ検索・書込み制御部14のだめの制
御データである。
第7図はオペランドデータメモリ装置7のメモリ1語の
構成例であり、32は実行猿境名、33は命令記名、:
Aはオペランドデータメモリ装置7に到着したが、全て
のオペランドデータがそろっていないので実行を待って
いる実行待ちオペランドデータである。
第3図に示す実?丁制側j装45の谷部は第4図乃至第
7図に示[−た構成のデータにより次のように動作する
演算結果パケットキュー9は、送り込まれた順に読み比
されるような演算結果パケットのキューであり、演算装
置8により送り込まれ、オペランド受付制御部10VC
より読み出される。オペランド受付制御部10は、命令
読出し書込み制御部11が空き状態になると、演算結果
パケットキュー9から演算結果パケットを読み出して命
令読出し曹込み制御部11に送る。命令読出し書込み制
御部11は、オペランド受付制御部10より演算結果パ
ケットを受は取ると稼動状態となり、該演算バケツ(・
内のプログラム格納フラグ19が“OI+の時には、プ
ログラムメモリアドレス17に従い、プログラムメモリ
装置601語を命令読出しレジスタ12に読み出し、次
の動作を行℃・、終了すると空き状態となる。
すなわち、命令読出し書込み制御部11は、演算結果パ
ケット内の実行壌境名16、演37−結果18、及びプ
ログラムメモリ1語内のオペランド番月26、演算コー
ド27、交換フラグ29、次命令のプログラムメモリア
ドレス加を命令パケット組立て制御部13に送り、更に
、実行環境温16、演算結果18、マスクフラグ四、交
換フラグ29をデータ検索・曹き込み制御部14に送る
。この時、オペランド番号26がat O+rで単項演
算の時には、痛令パケット組立て制御部13に起動信号
を送る。オペランド番号26が′1”又は2Hで二項演
算の時には、データ検索・書込み制御部14に起動信号
を送る。命令パケット組立て制御部13又はデータ検索
・書込み制御部14より終了信号を受けると、命令読出
し書込み制御部11は、分配制御フラグ31が0”の時
には動作を終了し、1”の時には、プログラムメモリ装
置6から読み出したメモリ語のアドレスに1加えたアド
レスのメモリ語を1語読み出して命令読み出12レジス
タ12に格納し、上記動作を繰返す。
また、演算結果パケットのプログラム格納フラグ19が
++ 、 IIの時には、プログラムメモリアドレス1
7で指定されるアドレスに従い、プログラムメモリ装置
6に演算結果18を書き込んでプログラムをロードする
データ検索・書込み制御部14は、オペランド受付制御
部10から起動信号が送られると動作を開始する。この
データ検索・書込み制御部]4の動作は、検索操作と書
込み操作からなる。検索操作では、オペランドデータメ
モリ装置7を読み出し、実行環境温32、命令記名33
がそれぞれ命令読出し書込み制御部11から送られた実
行環境温16、命令語邪に等しいか否かを調べる。そし
て、マスクフラグあの値が′0#の時には、実行猿境名
と命令記名のいずれも等しい場合に検索に成功したと呼
び、その他の場合を検索に失敗したと呼ぶ。マスクフラ
グの値が“1”の時には、命令記名が等しい場合に検索
に成功したと呼、び、その他の場合を検索に失敗したと
呼ぶ。また、検索に成功した場合に、その実行項境名、
命令給温が格納されているメモリ語のアドレスを格納ア
ドレスと呼ぶことにする。検索に失敗した場合には、オ
ペランドデータメモリ装置7のメモリ語の中で、データ
の書込まれていない或いシま書込まれたデータが消去さ
れているメモリ語を1語選び出して、その語のアドレス
を空きメモリアドレスと呼ぶ。
書込操作では、検索に成功した場合には、命令パケット
組立て制御部]3に対して、起mI語と、格納アドレス
に従いオペランドデータメモリ装置7から読み出した実
行待ちオペランドデータ34とを送り、交換フラグ29
の値に従い次のように動作する。すなわち、交換フラグ
29が0″の時には、格納アドレスのメモリ語のデータ
を消去する。交換フラグが“1”の時には、オペランド
データメモリ装置7に対してデータの交換機能が指定さ
れ、格納アドレスのメモリ語の実行待ちオペランドデー
タ部フィールド34に演算結果18を書込む。検索に失
敗した場合には、書込み操作では、空きメモリアドレス
のメモリ語の実行壌境名32、命令語33、実行待ちオ
ペランドデータ34に、命令読出し書込み制御部11か
ら送られた実行環境名16、命令語基δ、演算結果18
をそれぞれ書込み、詰合読出しか込み制御部11に終了
信号を送る。
命令パケットml立て制御部13は、帛令胱出し書込み
制御部】1又はデータ検索書込み制御部14がら起動信
号が送られると、次のような動作を開始する。すなわち
、命令読出し書込み制御部11から送られた実行環境名
16、演算コードガ、次命令のプログラムメモリアドレ
ス30を命令パケットの実行環境名書、演算コード21
、次命令のプログラムメモリアドレス別のそれぞれに書
込む。次に、命令読出し書込み制御部11から送られた
オペランド番号あ、交換フラグ29の値に従つ′て次の
ように命令パケットの第1オペランドデータ22、第2
オペランドデータ乙にデータを書込む。つまり、オペラ
ンド番号26が′O″の時には、第1オペランドデータ
22に演算結果18を書込む。オペランド番号がII 
1jr又は2″で父換フラグ29が1″′の時及びオペ
ランド番号が“1″で交換フラグが′O″の時には、第
1オペランドデータ22に演算結果18を畳込み、第2
オペランドデータ2.3に実行待ちオペランドデータ3
−1な沓込む。オペランド番号が2″で交換フラグが0
″の時には、第1オペランドデータ部フィールド22に
実行待ちオペランドデータ、舛を書込み、第2オペラン
ドデータ23に演算結果[8を香込む。
命令パケット組立て制御部13は、以−ヒの書込みを終
えると、書込んだ命令パケットを演算装置8に送り、終
了信号を命令読出し書込み制御部11 K送り、動作を
終了する。
第8図は演算結果8の構成例であり、命令パケットキュ
ーあ、福令パケット受付制御部36、演算部37、演算
結果パケットレジスタ制御部38よりなる。命令パケッ
トキュー5は、送り込まれた順に読み出されるような命
令パケットのキューであり、命令パケット組立て制御部
13より送り込まれ、命令パケット受付制御部36によ
り読4出される。演算結果パケットレジスタ制御部間は
、第4図に示した構成例の演算結果パケットの格納用の
レジスタを持ち、演算部37により演算結果パケットの
構成要素の全ての値が1゛込まれると、レジスタの内容
を実行制御装置5の演算結果パケットキュー9に送る。
命令パケット受付制御部あは、命令パケットキューあか
ら先頭の命令パケットを読み出して演算部37に送る。
演算部37は、プログラムロード用のデータ作成及び命
令パケットの内容に従った演算を行い、演算結果パケッ
トの各構成要素の値を演算結果パケットレジスフ制御部
38のレジスタに書込む。ここで、プログラムロード用
のデータを作成する場合ては、プログラムメモリ装置6
にロードすべきプログラムを1語ずつ外部のファイルや
端末から読み出し、そのデータを演算結果パケット内の
演算結果]8に書込み、そのデータをロード1″べきア
ドレスをプログラムメモリアドレス17に初込む。また
、実行環境名1もに°′0″を、プログラム格納フラグ
19に111PIを否込む。命令パケットの内容に従っ
た演算を行う場合には、第1オペランドデータ22と第
2オペランド23を使って値算コード2]に従った演算
種別の演算を行い、演算結果パケット内の演算結果18
に書込む。また、都令パケットの実行環境名書と次命令
のプログラムメモリアドレスUをそれぞれ演算結果パケ
ット内の実行環境名16とブ11?グラムメモリアドレ
ス17に書込み、プログラム格納フラグ19に0″を畳
込む。但し、上記において、演算コード21により実行
環境名書込み命令が指定された時には、第1オペランド
データ22を演算結果18に書込み、第2オペランドデ
ータ乙を実行壌境名16に書込む。
第9図は上述のように動作するデータ、(協動型計算機
において、逐次的に共有可能な資源の割付けのための待
ち行列を制御するプログラムの構成例を示したものであ
る。このプログラムは2つの命令語■I、工2から成る
。命令語■1は、実行制御装置5に先に到着した演算結
果を実行環境省とし、後から到着した演算結果を新たな
演算結果どして返して、命令語工、に待ち行列に書込む
ためのデータを送る。これは、オペランドデータメモリ
装置7に対するデータの交換機能、及び演算装置8での
実行環境名書込み命令の実行てより実現される。
命令語■2は、待ち行列の書込み操作と読出し操作を行
う命令であり、演算装置8での実行環境名書込み命令の
実行により実現される。ここで、待ち行列は資源要求元
のプログラムの実行環境省を保持するものであり、資源
要求のための演算結果パケットが実行制御装置5に到着
した順に要求元のプログラムの実行環境省が読出される
キューである。待ち行列の書込み操作は、実行制御装置
5において命令語■2の第1オペランドとして命令語■
1が送られる演算結果パケットの処理として実現される
。待ち行列の読出し操作は、命令語工。の第2オ、ベラ
ンドとして資源割付はプログラムから送られる演算結果
パケットの実行制御装置5での処理、及び演算装置8で
の命令語工2の演算処理により実現される。
以下に、具体例により第9図の待ち行列制御プログラム
の実行例を示す。この例では実行壌境名p+Q+rのプ
ログラムから資源割付けの要求が出され、p+Q!rの
順に要求のための演算結果パケットが実行制御装置5に
到着するとする。また、資源割付はプログラムの実行狽
境名をaとする。
第10図は第9図のプログラムをプログラムメモリ装置
6にロードした後のメモリの状態を示している。ここで
Wは実行環境名書込みを指定する演算コートであり、a
ddr5は資源割付はプログラムの最初の命令語が格納
されているアドレスである。
第11図は待ち行列制御プログラムの実行中に生成され
る演算結果パケットの例である。39は資源割付はプロ
グラムにより一番最初に送られる初期パケット、40 
、41 、42は資源の割句けを要求するプログラムか
ら送られる資源要求パケット、43 、44 。
45は命令語工□の演算により作成される■1結果パケ
ット、46 、47は待ち行列の先頭にある資源要求の
実行壊境名を読み出すために送られる要求取出しパケッ
ト、48 、49は命令語■2の演算の結果として待ち
行列の先頭にあった資源要求の実行環境省を資源割付は
プログラムに与えるパケットである。
第12図は第11図に示した演算結果パケットが実行制
御装置5に到着した場合のオペランドデータメモリ装置
7のメモリ状態例である。第1状態0)は初期パケツー
ト39のみが到着した直後のメモリ状態であり、初期パ
ケット39のデータがメモリに書込まれている状態を示
している。第2状態(ロ)は初期パケット39の到着後
、第1資源要求パケツト40が到着した直後のメモリ状
態である。命令語■1の交換フラグが”1″であるので
、データの交換機能が実行され、第1資源要求パケツト
40が書込まれる。
第3状態(ハ)は第2状態(ロ)の後に第2資源要求パ
ケツト41乃至第3 I、結果パケット45が到着した
直後のメモリ状態である。データ交換機能が次々と実行
され、オペランドデータメモリ装置7・には、命令@1
1に対して最後に到着した資源要求パケットの転送元の
プログラムの実行墳境名が実行待ちオペランドデータと
して保持される。また、命令語■1の演算により実行環
境名書込み命令が実行されて、■1結果パケット43〜
45がオペランドデータメモリ装置7に送られ格納され
ろ。この時、転送元のプログラムの実行壊境名(たとえ
ばq)が実行待ちオペランドデータとして格納されたメ
モIJ hの実行環境省の値は、そのパケットの直前に
資源要求パケットが到着したプログラムの実行環境省(
たとえばp)である。この時、最初知到着した資源要求
パケットの実行環境省(p)が実行待ちオペランドデー
タとして格納されているメモリ語の実行環境省は資源割
付はプログラムの実行環境省(a)である。このように
2つの連続して到着した資源要求パケットの実行環境省
の対をそれぞれオペランドデータメモリ装置7の1つの
メモリ語に実行環境省と実行待ちオペランドデータとし
て格納することにより、資源要求パケットの到着順序が
保持される。この状態の時に第1要求取出しパケット4
6が送られると、第4状態に)に示すように、待ち行列
の先頭を表わすメモリ語が消去される。また、第1工2
結果パケツト48に示すように、待ち行列の先頭の実行
環境基pが資源割付はプログラムに送られる。これによ
り、資源割付はプログラムでは、待ち行列の先頭の実行
環境基pを知ることができ、pのプログラムに対して資
源の割付けを開始できる。実行項境名pのプログラムの
資源使用が終了すると、第2要求取出しパケット47の
ように資源使用が終了したプログラムの実行環境基を実
行環境基とし、また、資源割付プログラムの実行壌境名
を演算結果とする演算結果パケットを命令語■2の第2
オペランドに送る。この結果、第212結果パケツト4
9のように、次に到着した資源要求パケットの転送元プ
ログラムの実行環境基が演算結果として資源割付はプロ
グラムに送られて上記動作が繰返される。このようにし
て、資源要求パケットの到着順に次々と資源要求元プロ
グラムの実行壌境名が資源割付はプログラムに送られる
。資源割付はプログラムでは、これにより要求の到着順
に逐次的に資源を複数の実行環境のプログラムに割付け
ることができる。
〔発明の効果〕
以上説明したように、本発明によれば4!数の実行猿境
名が付けられたデータを到着順に並べて先頭から順に実
行環境基をとり出すように動作するので、非同期的に処
理を進める複数のプログラムが実行環境基で識別されて
いる時に、これらのプログラムから送られるシステム資
源の使用要求の排他制御をデータ駆動型計算機で実現で
きるという利点がある。また、上記使用要求を出した実
行環境基を、使用要求のためのデータの到着順序に従っ
て読み出すことが可能であるので、公平な資源割付の方
策を実現することができる。更に、排他制御((より選
ばれなかった使用要求のためのデータは、選ばれるまで
計算機内を繰返し流れることなく、記憶装置内に格納さ
れるので、これらのデータのために計算機内の他の資源
を費やすことがない。この結果、システム性能を低下さ
せることなく、待ち行列管理を実現できる。また、待ち
行列の長さはメモリ装置の容量により制限されるだげで
あるので、長い待ち行列を実現できる。
本発明の実現のために要する装置は、従来のデータ駆動
型計算機の実行制御装置と演算装置にわずかの機能を付
加するだけであるので、低価格でデータ駆動型計算機に
組み込むことができる。排他制御及び待ち行列管理は、
高度な並列処理システムにおいて極めて重要な機能であ
る゛ので、本発明によりデータ駆動型計算機を価格性能
面で大幅に向上させるという利点がある。
【図面の簡単な説明】
第1図は従来方式を説明する図、第2・図は本発明を用
いたデータ駆動型計算機の全体構成図、第3図は第2図
の実行制御装置部分の詳細図、第4図は第2図の演算装
置が組立てる演算結果パケットの構成例を示す図、第5
図は第2図の実行制御装置が組立てて演算装置に送る命
令パケットの構成例を示す図、第6図は第2図のプログ
ラムメモリ装置のメモリの1語の構成例を示す図、第7
図は第2図のオペランドデータメモリ装置のメモリの1
語の構成例を示す図、第8図は第2図の演算装置部分の
詳細図、第9図は第2図の計算機で待ち行列制御を行う
だめのプログラムの構成例を示す図、第10図は第9図
のプログラムを第2図のプログラムメモリ装置に格納し
た場合のメモリの内容の状態例を示す図、第11図は第
9図のプログラム実行中に第2図の実行制御装置に送ら
れろ演算結果パケットの構成例を示す図、第12図は第
9図のプログラム実行中の第2図のオペランドデータメ
モリ装置のメモリの内容の状悪例を示す図である。 5・・・実行制御装置、  6・・・プログラムメモリ
装置間、7・・・オペランドデータメモリ装置、  8
・・・演算装置、  9・・・演算結果パケットキュー
、10・・・オペランド受付制御部、 11・・・命令
読出し書込み制御部、 12・・・命令読出しレジスタ
、13・・命令パケット組立て制御部、 1・1・・・
データ検索書込み制御部、 15・・・データ読出しレ
ジスタ、35・・・命令バケットキュー、 36・命令
パケット受付は制御部、 37・・・演算部、 関83
.演算結果パケットレジスタ制御部。 第4図 第5図 第6図 第7図 第9図 ;t」?割イ4)17′07°ラム 第1,0図 第11区 20 第12因

Claims (1)

    【特許請求の範囲】
  1. (1)  プログラムメモリ装置とオペランドデータメ
    モリ装置と実行制御装置と演算装置を具備し、前記実行
    制御装置は演算結果を前記演算装置から受は取ると、該
    演算結果をオペランドデータとして使う命令を前記プロ
    グラムメモリ装置から読み出して前記オペランドデータ
    メモリ装置を制御し、当該命令のオペランドデータが全
    て揃ったなら該命令とオペランドデータを前記演算装置
    に送り、揃っていないときは受は取った演算結果を前記
    オペランドデークノモIJ j装置に格納し、前記演算
    装置は前記実行制御装置から受は取った命令とオペラン
    ドデータを使って演算を行い、演算結果を前記実行制御
    装置に送るデータ駆動型計算機において、前記演算結果
    識別用タグを演算結果に付与すると共に、前記実行制御
    装置には、前記演算結果をオペランドデータメモリ装置
    に格納する時、そのタグの一部或いは全部が一致するよ
    うなタグを持つ演算結果の格納アドレスのメモリのある
    フィールドに書込む機能を設け、前記演臭装置には、一
    方のオペランドデータにより演算結果を定め、他方のオ
    ペランドデータによりタグの値を定める機能を設け、前
    記オペランドデータメモリ装置に対し、送られた順序て
    演算結果を保持し、この送られた順序に従って履次的に
    演算結果を読み出すようにしたことを特徴とするデータ
    4駆動壓計算機の待ち行列制御方式。
JP2532683A 1983-02-17 1983-02-17 デ−タ駆動型計算機の待ち行列制御方式 Pending JPS59151242A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2532683A JPS59151242A (ja) 1983-02-17 1983-02-17 デ−タ駆動型計算機の待ち行列制御方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2532683A JPS59151242A (ja) 1983-02-17 1983-02-17 デ−タ駆動型計算機の待ち行列制御方式

Publications (1)

Publication Number Publication Date
JPS59151242A true JPS59151242A (ja) 1984-08-29

Family

ID=12162834

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2532683A Pending JPS59151242A (ja) 1983-02-17 1983-02-17 デ−タ駆動型計算機の待ち行列制御方式

Country Status (1)

Country Link
JP (1) JPS59151242A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62226224A (ja) * 1986-03-27 1987-10-05 Sharp Corp デ−タ処理装置
JPH01108641A (ja) * 1987-10-20 1989-04-25 Sharp Corp 情報処理装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62226224A (ja) * 1986-03-27 1987-10-05 Sharp Corp デ−タ処理装置
JPH0661111B2 (ja) * 1986-03-27 1994-08-10 シャープ株式会社 デ−タ処理装置
JPH01108641A (ja) * 1987-10-20 1989-04-25 Sharp Corp 情報処理装置

Similar Documents

Publication Publication Date Title
US4956771A (en) Method for inter-processor data transfer
US4675806A (en) Data processing unit utilizing data flow ordered execution
US20100169546A1 (en) Flash memory access circuit
JPH0587854B2 (ja)
US5790887A (en) Method and apparatus for processing programmed input/output (PIO) operations in a computer system
US4354231A (en) Apparatus for reducing the instruction execution time in a computer employing indirect addressing of a data memory
JPH0340868B2 (ja)
US20070079077A1 (en) System, method, and computer program product for shared memory queue
US7130936B1 (en) System, methods, and computer program product for shared memory queue
JPS59151242A (ja) デ−タ駆動型計算機の待ち行列制御方式
US8234651B2 (en) Information processing method and apparatus using the same
CN117311833B (zh) 一种存储控制方法、装置、电子设备及可读存储介质
US5579495A (en) Information processing in which a simulation of parallelism is achieved
KR880001399B1 (ko) 정보 처리 장치
JP2883488B2 (ja) 命令処理装置
JP2965045B2 (ja) 半導体集積回路装置
JPS58154058A (ja) マルチプロセッサシステム
JPH07111711B2 (ja) 処理終了割込制御システム
JP2883489B2 (ja) 命令処理装置
JP2632859B2 (ja) メモリアクセス制御回路
JPS6028023B2 (ja) 入出力命令高速化方式
JPH04152452A (ja) 間接処理依頼機能を持つ並列計算機
JPH0227491A (ja) データ処理装置
JPS6249550A (ja) デ−タ転送装置
JPS61211774A (ja) ベクトル処理装置