JPH04152452A - 間接処理依頼機能を持つ並列計算機 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、並列計算機に関し、特に要素プロセッサ台数
の多い場合に必要とされる物理的に分散した共有メモリ
を持つ超並列計算機に適する。

〔従来の技術〕

処理依頼機能をもつ並列計算機は特開平１−１３１９４
９に述べられている。この従来例は、「それぞれデータ
保持用のメモリを有する複数の要素プロセッサがネット
ワークにより相互に交信可能に結合されている並列計算
機において、第１の要素プロセッサに接続された第１の
メモリに保持された第１のデータと、第２の要素プロセ
ッサに接続された第２のメモリ内の第２のデータを指定
するアドレスと、該第１．第２の要素プロセッサに接続
された第２のデータについて施すべき処理の種別とを含
む処理要求を該第１の要素プロセッサから該第２の要素
プロセッサに送出する第１の手段と、該第２の要素プロ
セッサに設けられ、該アドレスに応答して該第２のメモ
リから該第２のデータを読み出し、該第１のデータと該
第２のデータに対して該処理を施し、該処理の結果デー
タを該第２のメモリに格納する第２の手段」を持つ。ま
た、該第２の手段は該第２の要素プロセッサで実行中の
処理を中断して該処理要求を出よう窮された処理を実行
する手段を有する。あるいは、該第２の手段は、該処理
結果データを該第２のメモリ中の、該第２のデータが記
憶されていた記憶位置に書き込む手段を有する。また、
該第１の手段は該第１のデータおよび該アドレスを指定
する命令に応答して該アドレスから該処理要求を送出す
べき要素プロセッサを判別する手段を有することなどを
特徴とする。

ここで考える並列計算機は物理的には分散されているが
、論理的には共有方式のメモリ（特開平１−１３１９４
９に準じて、以下では分散型共有メモリと呼ぶ）を持つ
システムである。このタイプの並列計算機で処理依頼機
能を持たないものは次のような間接インデックスの再帰
型計算： Ａ（Ｌ（Ｉ））＝Ａ（Ｌ（Ｉ））十Ｂ（Ｉ）を第１の要
素プロセッサで実行するとき、第１１図のようにまずＡ
（Ｌ（１））をそれを保有する第２の要素プロセッサか
ら読み出し、それに第１の要素プロセッサが保有するＢ
（Ｉ）を加算して、結果を第２の要素プロセッサの元の
Ａ　（Ｌ　（Ｉ　））に書き込む。このときは第１の要
素プロセッサではだ２の要素プロセッサが保有するＡ（
Ｌ（Ｉ））を受は取るまで実行が中断され、第２の要素
プロセッサでは第１の要素プロセッサからＡ（Ｌ（Ｉ）
）とＢ（Ｉ）の加算結果を返されるまで実行が中断され
る。

上に挙げた特開平１−１３１９４９ではこのような計算
（即ち、再帰型計算）は第１２図に示すようにＡ、（Ｌ
（Ｉン）のアドレスとデータＢ（Ｉ）と、Ｂ（Ｉ）とＡ
（Ｌ（１））との間の演算種別（即ち、加算処理）から
なる処理要求を第１の要素プロセッサからＡ（Ｌ（Ｉ）
）を保有する第２の要素プロセッサに送出し、第２の要
素プロセッサに前記処理を実行させる。この場合は第１
１図に現れる２つの待ち（ハツチの部分）は無くなる。

〔発明が解決しようとする課題〕

前記従来技術は次のプログラムのように間接アドレスの
データ：Ｂ（Ｌ（Ｉ））を参照する場合に問題が発生す
る。

Ａ（Ｉ）＝Ａ（Ｉ）＋Ｂ（Ｌ（ｒ）） （１）該データをロードするときに要素プロセッサが遊
ぶ。つまり、第１３図に示すようにＢ（Ｌ（Ｉ））を保
有する第２の要素プロセッサに該データを送ってもらう
ための依頼を第１の要素プロセッサから出し、次に該デ
ータが第２の要素プロセッサから送られてくるまで待つ
必要がある。第１３図でハツチの部分が該当する待ちで
ある。

（２）特開平１−１３１９４９の場合は、予めＢ（Ｌ（
Ｉ））を保有する要素プロセッサが分かる場合はＢ（Ｌ
（Ｉ））を保有する要素プロセッサが処理依頼を出せば
要素プロセッサの遊びがなくなるが。

実行時にしかＢ（Ｌ（Ｉ））を保有する要素プロセッサ
が分からないときはそれもできない。また予めＢ（Ｌ（
Ｉ））を保有する要素プロセッサが分かる場合でもプロ
グラムを書き換える必要がある。

本発明の目的は間接アドレスのプログラムをオーバーヘ
ッドを少なく実行する方法を提供することにある。同時
に通常のシリアルなプログラムを並列計算機向けに変換
するときに変更量を少なくする。

〔課題を解決するための手段〕

上記目的を達成するため、本発明では第１の要素プロセ
ッサに内蔵された第１のメモリ内の第１のデータを指定
するアドレスと第２の要素プロセッサに内蔵された第２
のメモリ内の第２のデータを指定するアドレスと前記第
２の要素プロセッサを指定する要素プロセッサ番号と前
記第１．第２のデータに施すべき処理の種別とを含む処
理依頼を第３の要素プロセッサから前記第１の要素プロ
セッサに送出する第１の手段と前記第１の要素プロセッ
サに設けられ、前記第１のデータを前記第１のアドレス
にしたがって読み出す第２の手段と前記第１のデータと
前記第２のアドレスと前記要素プロセッサ番号と前記流
すべき処理の種別からなる処理依頼を送出する第３の手
段とを設ける。

上記目的を達成するための別の方式として本発明では第
１の要素プロセッサに内蔵された第１のメモリの第１の
データを指定する第１のアドレスと第２の要素プロセッ
サに内蔵された第２のメモリの第２のデータを指定する
第２のアドレスと前記第２のデータの送信依頼とからな
る処理依頼を前記第１の要素プロセッサから前記第２の
要素プロセッサに送出する第１の手段と、前記第２の要
素プロセッサに設けられ、前記第２のアドレスから第２
のデータを読み出し、前記第１のアドレスと第２のデー
タと、データの格納依頼とからなる処理依頼を前記第１
の要素プロセッサに送出する手段とを設ける。

〔作用〕

第１４図に示すように該プログラムを実行中の第１の要
素プロセッサは参照するデータが第２の要素プロセッサ
に接続されているメモリに存在する場合は前記第２の要
素プロセッサに前記参照するデータのアドレスと自分に
接続されているメモリ中の定義されるデータのアドレス
と演算処理内容（この場合は加算）と間接処理依頼とを
送出する。これを割り込みとして受信した前記第２の要
素プロセッサは自分の処理を中断して自分に接続されて
いる前記メモリから前記データを読み出し。

前記定義されるデータのアドレスと前記データと前記演
算処理内容からなる処理依頼を前記該プログラムを実行
中の第１の要素プロセッサに送出する。これを割り込み
として受信した前記第１の要素プロセッサは前記定義さ
れるデータと前記データとの間で前記演算処理内容で指
定の演算を実行し、前記アドレスに格納する。

別の方式では該プログラムを実行中の要素プロセッサは
他要素プロセッサに存在する参照するデータの前記他要
素プロセッサに内蔵されたメモリでのアドレスと前記デ
ータを格納するべき自分に内蔵されたメモリでのアドレ
スとデータ送信依頼とを前記他要素プロセッサに送出す
る。これを割り込みとして受信した前記他要素プロセッ
サは前記他要素プロセッサに内蔵されたメモリでのアド
レスからデータを読み出し、前記データを格納するへき
アドレスと前記データとデータの格納依頼とを前記該プ
ログラムを実行中の要素プロセッサに送出する。これを
割り込みとして受信した前記該プログラムを実行中の要
素プロセッサは前記データを自分に内蔵されたメモリの
前記データを格納するへきアドレスに格納する。

どちらの方式でも該プログラムを実行中の要素プロセッ
サはデータの到着を待つ事なく次の動作に移ることがで
きる。

〔実施例〕

本発明の実施例を図に基づいて説明する。第１図は本発
明を実現する要素プロセッサ（以下ではＰＥと略す）の
１つの内部構成説明図である。第１図で３はＰＥの動作
を制御する制御回路、５はメモリ、７は種々な演算（算
術演算、論理演算等）を行う演算器、９１，９３．９５
は相互結合網から情報を受信するバッファ、１１は前記
バッファに受信した情報のサイズが入る受信カウンタ、
１０１．１０３，１０５は相互結合網に送信する情報を
入れるバッファ、２１は前記バッファ（１０１，１０３
，１０５）の情報の送り先のＰＥの番号を入れるレジス
タ、１３は前記バッファ（１０１，１０３，１０５）に
格納した情報のサイズを入れる送信カウンタ、１７はデ
ータ部９５の切り分けと転送先の切り替えを行う転送分
岐回路、１９は演算器７とメモリ５のデータの転送を切
り替えたり、メモリ５や演算器７からデータ部１０５に
データを転送したりする転送分岐回路である。２３は相
互結合網から情報を受信するライン、２４は相互結合網
が１１にサイズを書き込んだり１１がＯかどうかを検査
するライン、２５は相互結合網が１３の値を検査したり
、Ｏを書き込むライン、２６は相互結合網がバッファ（
１０１，１０３，１０５）の情報の送り先のＰＥ番号を
読み取るライン、２７はバッファ（ｌｏｌ、１０３，１
０５）の情報を相互結合網が読み取るラインである。

第３図は本発明を実現する並列計算機の全体図である。

第３図でホスト計算機４は補助記憶装置や通信回線との
入呂力やプログラムのＰＥへのロートなどを受は持つ。

相互結合網２は２７のラインから送信カウンタ１３で指
定のサイズの情報を読み取ってカウンタ１３に０を書き
込む。レジスタ２１で指定された番号のＰＥに対して、
受信カウンタ１１がＯになるまで待って２３のラインか
ら前記情報を書き込む、レジスタ１１に書き込んだ情報
のサイズを書く。

第２図は受信用のバッファ（９１，９３，９５）や送信
用のバッファ（１０１，１０３，１０５）に書き込まれ
るデータの構造説明図である。バッファは２０１の構造
をしており、処理コードとアドレス部は固定長であるが
、データ部は処理コードにより使用されるサイズが違う
。２０３は間接処理依頼の場合のデータ構造、２０７は
処理依頼の場合のデータ構造、２０５はデータ転送依頼
の場合のデータ構造をそれぞれ示している。

以下、第５図から第８図により制御回路３の動作を説明
する。ＰＥは通常のフォンノイマン型の処理装置である
が、ここでは本発明に係わらない部分の説明は省略する
。

第５図はＰＥの制御回路３の動作を説明するフローチャ
ートである。命令を１回実行する（ステップ５０１）度
に、受信カウンタ１１が０かどうかを調べ（ステップ５
０３）、受信カウンタ１１がＯならば次に実行する命令
をフェッチ（ステップ５０５）Ｌ、ステップ５０１に戻
る。受信カウンタ１１が０でないときは命令の実行を中
断して受信処理に移り（ステップ６０７）、受信処理終
了後ステップ５０３に戻る。

第６図は受信処理の動作を説明するフローチャートであ
る。まず処理コード９１を調べ（ステップ６０１）、処
理コード９１が処理依頼ならばその処理を実行しくステ
ップ６０５）、処理コード９１が間接処理依頼ならばそ
の処理を実行する（ステップ６０３）。

第７図は処理ニード９１が間接処理依頼の場合の動作を
説明するフローチャートである。間接処理依頼の場合に
受信するパケットは第２図の２０３の構造を持つ。まず
２０３に表されたＰＥ番号のフィールドが自分自身かを
調へ、ＰＥ番号が自分自身ならばステップ７１５に分岐
しくステップ７０１）、分岐しないときは送信カウンタ
１３が０になるのを待ち（ステップ７０３）、データ部
９５からＰＥ番号とリモート演算対象アドレスをそれぞ
れＰＥ番号レジスタ２１と１０３に転送しくステップ７
０５）、アドレス部９３で指定のデータをメモリ５から
読み出して１０７に転送しくステップ７０７）、受信カ
ウンタ１１をＯにして（ステップ７０９）、処理依頼の
処理コードを１０１に書き込み（ステップ７１１）、送
信カウンタ１３に処理コード１０１とアドレス部１０３
とデータ部に書き込んだデータのサイズとの合計を書き
込み（ステップ７１３）、終了する。２０３のＰＥ番号
が自分自身の場合は、アドレス部９３をメモリ５に送り
、該アドレスのデータを転送分岐回路１９を介して演算
器７に送り（ステップ７１５）、データ部９５の内部フ
ィールドのリモート演算対象アドレス（第２図２０３）
を転送分岐回路１７を介してレジスタ１５に待避しくス
テップ７１７）、受信カウンタ１１に０をセットしくス
テップ７１９）、前記アドレスをさらにメモリ５に送り
該アドレスのデータを転送分岐回路１７を介して演算器
７に送り、ステップ７１５で演算器７に送ったデータと
の間で処理コード９１で指定の演算を実行させ（ステッ
プ７２１）、前記演算結果をレジスタ１５で指定のアド
レスに格納しくステップ７２３）、終了する。

第８図は処理コード９１が処理依頼の場合の動作説明の
フローチャートである。９１が処理依頼のときに受信す
るパケットは第２図の２０７の構造を持つ。アドレス部
９３をレジスタ１５に待避しながらメモリ５に送り（ス
テップ８０１）、データ部９５から演算データを転送分
岐回路１７を介して演算器７に送り、メモリ５から９３
で指定のデータを読み呂し、転送分岐回路１９を介して
演算器７に送り、依頼された演算を実行しくステップ８
０３）、受信カウンタ１１にＯをセットしくステップ８
０５）、演算器７での演算結果をレジスタ１５で指定さ
れる（メモリ５の）アドレスに格納する（ステップ８０
７）。

ここから本発明の間接処理依頼がＰＥでどのように実行
されるかを述べる。間接処理依頼は処理の種別とデータ
の属性によりいくつかの種類に分かれる。処理の種別と
しては加算、減算２乗算。

除算、シフト、論理演算等が考えられる。データの属性
には浮動小数点数と固定少数点数や３２ビツトか６４ビ
ツト等がある。ここでは例として６４ビツトの浮動小数
点数の間接加算依頼を取り上げる。まず第４図の（２）
のプログラムを考える。ここでＡ、Ｂ、Ｌ、Ｍは配列で
あり、ＰＥに分散して割り付けられ、インデックスが同
一のＡ（Ｊ）、Ｂ（Ｊ）、Ｌ（Ｊ）、Ｍ（Ｊ）は同じＰ
Ｅに割り付けられる。ＡとＢは８バイト実数を要素とし
。

ＬとＭは４バイト整数を要素とする。間接処理依頼の処
理は３つのＰＥに渡る６第１に第４図の（２）のプログ
ラムのコードを含むＰＥ（これはインデックスエに対応
する配列を割り付けられるＰＥ）、第２にＢ（Ｍ（Ｉ）
）を保有するＰＥ（これはインデックスＭ（Ｉ）に対応
する配列を割り付けられるＰＥ）　、第３に演算の対象
データ（この例ではＡ（Ｌ（Ｉ））を保有するＰＥ（こ
れはインデックスＬ（Ｉ）に対応する配列を割り付けら
れるＰＥ）である。これらをそれぞれ第１のＰＥ、第２
のＰＥ、第３のＰＥと呼ぶ。

第９図を用いて本発明がどのように機能するかをおおま
かに説明する。

第１のＰＥは第４図の（２）のプログラムを実行するが
第１のＰＥ自身はＡ（Ｌ（Ｉ））もＢ（Ｍ（Ｉ））も保
有していない。そこで第１のＰＥから第２のＰＥ、すな
わちＢ（Ｍ（Ｉ））を保有するＰＥに第３のＰＥに処理
依頼を行うように依頼する間接処理依頼を行う。これを
受は取った第２のＰＥでは自分の保有するＢ（Ｍ（Ｉ）
）を読み出し、第３のＰＥに処理依頼する。この処理依
頼を受は取った第３のＰＥがＡ（Ｌ（Ｉ））にＢ（Ｍ（
Ｉ））を加算する処理を実行して間接処理依頼は終了す
る。

第１のＰＥの処理：第１のＰＥでは第２図の（２〕のプ
ログラムを以下のように実行する。

ユーザのプログラムはＭ（Ｉ）から要素Ｂ（Ｍ（Ｉ））
を保有するＰＥを計算する。他のＰＥがＢ（Ｍ（Ｉ））
を保有する場合は間接処理依頼の命令を発行する。

間接処理依頼の命令書式は ＸＲＯＰ　　ｐＨｌｌ、ＡＤＤＲＩ、ＰＥＡ２．ＡＤＤ
Ｒ２の形式である。ここでＸＲＯＰはオペコード部で演
算の種類とデータの属性により何通りかに分かれる。Ｐ
ＥＲ１は間接処理依頼を送るＰＥを指定する番号であり
、この例ではＢ（Ｍ（Ｉ）５を保有するＰＥを指定する
。ＡＤＤＲｌはＰＥＡ１のメモリ中のデータのアドレス
であり、ここではＢ（Ｍ（Ｉ））のアドレスを指定する
。ＰＥＡ２はＰＥＡ１のＰＥから処理依頼を送るＰＥを
指定する番号であり、この例ではＡ（Ｌ（Ｉ））を保有
するＰＥを指定する。ＡＤＤＲ２はＰＥＡ２のメモリ中
のデータのアドレスであり、この例ではＡ（Ｌ（Ｉ））
のアドレスを指定する。ＰＥＡ１゜ＰＥ＃２．ＡＤＤＲ
Ｉ、ＡＤＤＲ２はレジスタまたはメモリで渡される。

間接処理依頼命令が発行されると、第１のＰＥの制御回
路３はＰＥ＃１．ＰＥ＃２．ＡＤＤＲＩ。

ＡＤＤＲ２から間接処理依頼のパケットを作成する。送
信カウンタ１３が０になるまで待ち、ＰＥ３１をＰＥ番
号レジスタ２１に書き込み、８バイト実数の間接加算依
頼の処理コードを１０１に書き込み、ＡＤＤＲＩをアド
レス部１０３に書き込み、ＡＤＤＲ２とＰＥ＃２をデー
タ部１０７（第２図の２０１のリモート演算対象アドレ
スとＰＥ番号の部分）に書き込む。そして処理コード１
０１、アドレス部１０３．データ部１０７を合わせたサ
イズを送信カウンタ１３に書き込む。制御回路３はこの
あと次の命令の実行に移る。

１０１．１０３，１０７に書き込まれたデータは結合網
２によりＰＥ番号レジスタ２１で指定のＰＥ、この場合
は第２のＰＥに送られる。

第２のＰＥの処理：制御回路３は命令を１回実行する（
ステップ５０１）度に、受信カウンタ１１を検査して（
ステップ５０３）、１１が０でなければ受信処理に移る
（ステップ５ｏ７）。まず、処理コート９１を読み（ス
テップ６０１）、間接処理依頼と分かると間接処理依頼
に移る（ステップ６０３）。データ部のＰＥ番号（第２
図２０３参照）が第２のＰＥ自身でないときは、送信カ
ウンタ１３がＯになるのを待ち（ステップ７０３）−デ
ータ部９５からＰＥ番号とリモート演算対象のアドレス
をそれぞれＰＥ番号レジスタ２１とアドレス部１０３に
送り（ステップ７ｏ５）、アドレス部９３で指定のデー
タをメモリ５から読み出し、データ部１０５に転送しく
ステップ１０７）、受信カウンタ１１に○をセットしく
ステップ７０９）、処理依頼の処理コードを１０１に書
き（ステップ７１１）、送信カウンタ１３に（１０１，
１０３，１０５）に書き込んだ情報の合計サイズを書き
込み（ステップ７１３）、ステップ７０１でＰＥ番号が
第２のＰＥ自身のときは、アドレス部９３をメモリ５に
送り、該アドレスのデータを転送分岐回路１９を介して
演算器７に送り（ステップ７１５）、データ部９５の内
部フィールドのリモート演算対象アドレスを転送分岐回
路１７を介して１５に送り、待避しくステップ７１７）
、受信カウンタ１１にＯをセットしくステップ７１９）
、前記リモート演算対象アドレスをメモリ５に送り、該
アドレスのデータを読み高し、転送分岐回路１７を介し
て演算器７に送り、９１で指定された演算を実行させ（
ステップ７２１）、演算結果をレジスタ１５で指定され
たアドレスに格納する（ステップ７２３）。

第２のＰＥの処理でステップ７０１のＰＥ番号が第２の
ＰＥ自身と一致する場合は間接処理依頼は第２のＰＥで
終了し、第３のＰＥの処理は存在しない。また第３のＰ
Ｅが第１のＰＥと一致する場合、例えば第４図の（１）
のプログラム、もある。

第３図のＰＥの処理二制御回路３は命令を１回実行する
（ステップ５０１）度に、受信カウンタ１１を検査して
（ステップ５０３）、１１が０でなければ受信処理に移
る（ステップ５０７）。まず、処理コード９１を読み（
ステップ６０１）、処理依頼と分かると処理依頼に移る
（ステップ６０５）。アドレス部９３をレジスタ１５に
待避してメモリ５に送り（ステップ８０１）、データ部
９５のデータと前記アドレス部９３で指定のデータとを
演算器７に送り、９１で指定された演算を実行しくステ
ップ８０３）、受信カウンタ１１に０をセントしくステ
ップ８０５）、？寅算器７での演算結果をレジスタ１５
で指定のアドレスに格納する（ステップ８ｏ７）。

次に間接処理依頼の変型としてデータの転送依頼を考え
る。これは第４図の（３）のようなプログラムを実行す
る場合にユーザプログラムはＢ（Ｌ（Ｉ））とＣ（Ｍ（
Ｉ））をＡ（Ｉ）を保有するＰＥにデータの転送依頼命
令を発行する。転送依頼命令の書式は ＸＬＯＡＤ　　ＡＤＤＲＩ、ＡＤＤＲ２，ＰＥ＃である
。ここでＸＬＯＡＤはオペコードであり、データサイズ
により何種類かある。ＡＤＤＲＩは転送してもらうデー
タを格納するアドレスで、ＡＤＤＲ２は転送してもらう
データのアドレスであり、ＰＥ＃は転送してもらうデー
タを保有するＰＥを指定する。

転送依頼命令が発行されると制御回路３は第４図の２０
５のパケットを作って、データを保有するＰＥに送信す
る。まず、送信カウンタ１３が０になるのを待ち、ＡＤ
ＤＲｌをデータ格納アドレスに書き込み、ＡＤＤＲ２を
アドレス部１０３に書き込み、ＰＥ＃をＰＥ番号レジス
タ２１に書き込み、データ転送依頼の処理コードを１０
１に書き込み、送信カウンタ１３に（１０１，１０３゜
１０５）に書き込んだデータの総計を書く。

次にこのパケットを受信したＰＥの制御装置３の処理を
第１０図に従って説明する。

制御装置３は送信カウンタ１３がＯになるのを待ち（ス
テップ１００１）、データ部９５からＰＥ番号とデータ
格納アドレス（第２図２０３）をＰＥ番号レジスタ２１
と１０３に転送しくステップ１００３）、アドレス部９
３で指定のアドレスからデータを読み出し１０７に転送
しくステップ１００５）、受信フラグ１１を０にして（
ステップ１００７）、データ格納の処理コードを１０１
に書き、送信カウンタ１３に処理コートのサイズとデー
タ格納アドレスのサイズと格納するデータのサイズの和
を書く　（ステップ１０１１）。

該パケットは前記ＰＥ番号レジスタ２１で指定のＰＥに
送られる。これを受信したＰＥ（この場合はデータ転送
依頼を送ったＰＥ）では受信したパケットのデータ部９
５をアドレス部９３で指定のアドレスに格納する。

第１０図で述へたデータ転送依頼ではプログラムを実行
するＰＥでは転送依頼を出したデータはワーク領域に格
納されるが、参照するときは転送の終了を保証する手段
が必要になる。それには転送データを格納するワーク領
域としてタグ付きのメモリを使用すれば良い。タグ付き
メモリは特開平１−１９４０５５　１ｉ’並列計算機」
がある。プログラムを実行するＰＥの制御回路３は転送
依頼のパケットを送る前にタグをリセットする。そして
格納依頼のパケットを受信してデータをタグ付きメモリ
に格納するときにタグをセットする。該データを参照す
るときはタグがセットされていなければビジーウェイト
する。

〔発明の効果〕

本発明によれば、プログラムを実行するＰＥが再帰型演
算で参照するデータを他のＰＥが保有する場合にもデー
タのロードを待つ必要がなく、間接処理依頼を前記他の
ＰＥに送ることにより前記プログラムを実行するＰＥは
次の動作に移れる。

また定義されるデータがプログラムを実行するＰＥに依
存しなくても同じ処理で実行できる利点もある。

【図面の簡単な説明】

第１図は要素プロセッサの本発明に係わる構成部分の説
明図、第２図は要素プロセッサが受信するパケットのう
ち本発明に係わるものの構造説明図、第３図は並列計算
機システムの全体図、第４図は本発明による実行動作が
改良されるプログラムの一例を示す図、第５図は制御回
路３の動作の説明図、第６図は制御回路３の受信処理の
説明図、第７図は受信処理のうち処理コード９１が処理
依頼の場合の詳細説明図、第８図は受信処理のうち処理
コート９１が間接処理依頼の場合の詳細説明図、第９図
は間接処理依頼の処理の流れの説明図、第１ｏ図は間接
処理依頼のうちデータ転送依頼の処理説明図、第１１図
は通常の分散型共有メモリの並列計算機での間接アドレ
スのプログラム実行説明図、第１２図は処理依頼機能を
持つ並列計算機での間接アドレスのプログラム実行説明
図、第１３図は処理依頼機能を持つ並列計算機で間接ア
ドレスの参照があるプログラムの実行説明図、第１４図
は本発明を使用して間接アドレスの参照があるプログラ
ムの実行説明図である。 １・要素プロセッサ、２・・・相互結合網、３・・・制
御回路、４・・・ホスト計算機、５・メモリ、７・・演
算器、１１・・受信カウンタ、１３・・・送信カウンタ
、１５・レジスタ、１７．１９・・転送分岐回路、２１
・・ＰＥ番号レジスタ、９１，９３．９５・・・受信バ
ッファ、１０１，１０３，１０７・・送信バッファ。 第　４　（２） Ａ　　（Ｉン　・Ａ（１）十　８（ム　（１υＡ　　（
１（ｘ＞）　　・　Ａ　　（１（１））−ｆ　　Ｂ（Ｍ
（丁））Ａ　（１）　　＝Ａ　　（１）　　＋Ｆ３（Ｌ
　　（１））　　′ｆ　ｃ（ｆ’ｉ（Ｉ〕）箭 図 閉 拓 図 拓 凶

Claims (1)

1. 【特許請求の範囲】 １、それぞれデータ保持用のメモリを有する複数の要素
   プロセッサを互いに結合した処理依頼機能を持つ並列計
   算機において、 第１の要素プロセッサに内蔵された第１のメモリ内の第
   １のデータを指定するアドレスと第２の要素プロセッサ
   に内蔵された第２のメモリ内の第２のデータを指定する
   アドレスと前記第２の要素プロセッサを指定する要素プ
   ロセッサ番号と前記第１、第２のデータに施すべき処理
   の種別とを含む処理依頼を第３の要素プロセッサから前
   記第１の要素プロセッサに送出する第１の手段と、前記
   第１の要素プロセッサに設けられ、前記第１のデータを
   前記第１のアドレスにしたがって読み出す第２の手段と
   、前記第１のデータと前記第２のアドレスと前記要素プ
   ロセッサ番号と前記施すべき処理の種別からなる処理依
   頼を前記第１の要素プロセッサから前記第２の要素プロ
   セッサに送出する第３の手段とを有することを特徴とす
   る間接処理依頼機能を持つ並列計算機。 ２、それぞれデータ保持用のメモリを有する複数の要素
   プロセッサを互いに結合した並列計算機において、 第１の要素プロセッサに内蔵された第１のメモリの第１
   のデータを指定する第１のアドレスと第２の要素プロセ
   ッサに内蔵された第２のメモリの第２のデータを指定す
   る第２のアドレスと前記第２のデータの送信依頼とをか
   らなる処理依頼を前記第１の要素プロセッサから前記第
   ２の要素プロセッサに送出する第１の手段と、前記第２
   の要素プロセッサに設けられ、前記第２のアドレスから
   第２のデータを読み出し、前記第１のアドレスと第２の
   データと、データの格納依頼とをからなる処理依頼を前
   記第１の要素プロセッサに送出する手段とを設けたこと
   を特徴とする間接処理依頼機能を持つ並列計算機。 ３、請求項２に記載の計算機において、各要素プロセッ
   サはデータの受信で同期を取る手段をもつことを特徴と
   する間接処理依頼機能を持つ並列計算機。