JP2823624B2

JP2823624B2 - Ｉ／ｏインタフェース制御方法

Info

Publication number: JP2823624B2
Application number: JP767690A
Authority: JP
Inventors: 一重斉木
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 1990-01-17
Filing date: 1990-01-17
Publication date: 1998-11-11
Anticipated expiration: 2013-11-11
Also published as: JPH03211650A

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明は,CPUと主記憶装置とチャネルとコントローラ
と入出力装置とを有する計算機システムにおけるチャネ
ルとコントローラ間のI/Oインタフェース制御方法に関
する。

近年のCPUの処理速度の向上に伴い，一般命令と入出
力命令の処理速度の差が大きくなり,CPUは入出力命令か
らの早期解散が要求されている。そのためには，チャネ
ルにおける入出力命令の処理時間短縮が必要である。

〔従来の技術〕

第９図は従来技術の例を示す。

CPU10,主記憶装置11および各チャネル13は，システム
バス12に接続されている。チャネル13とコントローラ20
とは，タグ線TAGおよびバス線BUSにより，制御信号およ
びデータの授受を行う。コントローラ20の配下に入出力
装置（I/O）21が接続される。

このような従来のタグバスによるI/Oインタフェース
では，セレクション・シーケンスによって,I/Oステータ
スのチェックとコマンドの送出を行っていた。ところ
が，セレクション・シーケンスが，タグバスによるチャ
ネル13−コントローラ20間の応答シーケンスのため，か
なりの時間がかかり，また，スキューとコントローラ20
の処理速度に，セレクション・シーケンス時間が影響さ
れていた。

また，インタフェースが解放されていても，コントロ
ーラ20が何らかの処理中の場合，チャネル13からのセレ
クション・シーケンス開始が，コントローラ20側で待た
されていた。

〔発明が解決しようとする課題〕

したがって,CPU10は，チャネル13のセレクション・シ
ーケンスが終わるまで，入出力命令から解放されず，か
なりの時間待つといった問題があった。すなわち，チャ
ネル13はセレクション処理終了後,CPU10にコンディショ
ン・コードを返すが，それまでの時間が長くかかるとい
う問題があった。

本発明は上記問題点の解決を図り，チャネルがセレク
ション・シーケンスを行わずに入出力命令を処理するこ
とにより，コントローラが処理中でも影響されることな
く，短時間にCPUを入出力命令から解放できるようにす
ることを目的としている。

〔課題を解決するための手段〕

第１図は本発明の構成例を示す。

第１図において,10は命令をフェッチして実行するCP
U,11はプログラムやデータが格納される主記憶装置,12
はシステムバス,13はチャネル,14はマイクロプログラム
等が格納されている制御メモリ（CS）,15はI/Oステータ
ス領域,16はコマンド・ポインタ,17はコミュニケーショ
ンメモリ（CM）,18はチャネル・リクエスト領域,19はコ
マンド領域,20は配下のI/Oを制御するコントローラ,21
はデータの入出力を行う入出力装置（I/O）を表す。

本発明では，チャネル13とコントローラ20との間に，
両者が共にアクセス可能な記憶装置であるコミュニケー
ションメモリ17が設けられている。

チャネル13は，内部にI/Oステータス領域15を持ち，
これによりI/Oの状態（Available/Working）の管理と参
照を行う。

コミュニケーションメモリ17には，コマンド領域19が
あり，チャネル13はここにコマンドをキューイングす
る。コマンド・ポインタ16は，チャネル13がコマンド領
域19内にキューイングして未だコントローラ20に送出し
ていないコマンドを示すポインタである。チャネル・リ
クエスト領域18は，チャネル13がコマンド領域19内にキ
ューイングしてコントローラ20に処理を要求するコマン
ドを示すポインタと処理要求ビットを持つ。

チャネル13は，入出力命令実行時に自分が管理するI/
Oステータス領域15を参照し，コミュニケーションメモ
リ17のコマンド領域19にコマンドをキューイングする。
そして，コントローラ20がコマンドを受信可能なとき，
チャネル・リクエスト領域18を介して，コマンドの処理
をコントローラ20に要求する。

〔作用〕

本発明では，チャネル13が,CPU10が発行した入出力命
令を実行するとき,I/Oステータス領域15を参照し,I/O＝
Workingならば，コンディション・コード（以下,CCとい
う）とステータス（＝BSY）をCPU10に返し,I/O＝Availa
bleならば，コマンドをコマンド領域19内にキューイン
グしてコマンド・ポインタ16のQNPを＋１し,CC（＝０）
とステータス（＝00）をCPU10に返す。

コマンド領域19内に，未だコントローラ20に送出して
いないコマンドがあり（QSP≠QNP），チャネル・リクエ
スト領域18のCHREQビット＝０なら，チャネル13は，コ
マンド・ポインタ16にCHREQビット＝１を付加して，チ
ャネル・リクエスト領域18に書き込み，コントローラ20
にコマンド処理を要求し，コマンド・ポインタ16を（QS
P←QNP）と更新する。

コントローラ20は，チャネル・リクエスト領域18のCH
REQビットが１ならば,CHQSPとCHQNPで示された範囲のコ
マンド領域19内のコマンドを処理する。

したがって，チャネル13はセレクション・シーケンス
を行わずに,I/Oステータスの参照とコマンドの書き込み
とポインタ更新を行うことで,CPU10にCCとステータスを
返すため，短時間でCPU10を入出力命令から解放でき
る。また，チャネル13からコントローラ20へのコマンド
処理要求割込み回数が，コマンドＮ個に対して,1〜Ｎ回
になるため，コントローラ20の処理効率が向上する。

〔実施例〕

第２図は本発明の一実施例に係る制御メモリのマッ
プ，第３図は第２図に示すチャネルコモンの構造，第４
図は第２図に示す制御メモリにおけるサブチャネル領域
の構造，第５図は本発明の一実施例に係るコミュニケー
ションメモリのマップ，第６図は第５図に示すコミュニ
ケーションメモリの内部構造，第７図は本発明の一実施
例によるチャネル処理フロー，第８図は本発明の一実施
例によるコントローラ処理フローを示す。

本実施例では，チャネル13が持つ制御メモリ14は,2B
×16KWの大きさを持ち，第２図に示すように用いられて
いる。

ワード・アドレスで０番地から1FFF番地までがチャネ
ルマイクロプログラムの格納領域である。次の2000番地
から20FF番地までのチャネルコモンが，チャネル共通の
情報領域であって，第３図に示すデータ構造になってい
る。

チャネルコモンには，第３図に示すように，チャネル
ステータス,CHRQMビット,CMDQビット,QSP,QNPがある。

CHRQMビットは，コミュニケーションメモリ17にキュ
ーイングしたコマンドを，コントローラ20に送出したこ
とを示すビットである。CMDQビットは，キューイングし
て未だコントローラ20に送出していないコマンドがある
ことを示すビットである。

QSPはコマンド・キューの先頭を指すポインタであり,
QNPは登録した一連のコマンド・キューの次の空きエン
トリを示すポインタである。第１図に示すコマンド領域
19は，ラップアラウンドで使用されるようになってい
る。

第２図に示す制御メモリ14の3000番地から3FFF番地ま
での領域は，各サブチャネル用に割り当てられており，
第４図に示すような構造になっている。

このサブチャネル領域には，サブチャネルステータス
と，デバイスビジーを示すDVBSYビットと,CCWやCCWA等
の格納領域が設けられている。

コミュニケーションメモリ17は，本実施例では32KBの
大きさを持ち，第５図に示すようなマップ構成になって
いる。

その内部構造は，第６図に示す（イ）〜（チ）とおり
である。

第６図（イ）に示すCHRAは，第１図に示すチャネル・
リクエスト領域18に相当し，コマンドの処理要求を示す
チャネル・リクエストのCHREQビットと，制御メモリ14
におけるコマンド・ポインタ16に対応するCHQSP,CHQNP
のポインタ領域とを有する。

第６図（ロ）〜（ニ）は，第１図に示すコマンド領域
19に相当するCHCAを示し，これにはの３つのタイプがあ
る。図中のUAは入出力装置の機番である。

第１のタイプは，第６図（ロ）に示すセレクションの
タイプであり,SLCTビットが１である。このとき，コマ
ンドCMDが通知される。第２のタイプは，第６図（ハ）
に示すステータス転送の通知を示すタイプである。ACKS
ビットが１である。第３のタイプは，データ転送の通知
を示すタイプである。このとき，残りのバイトカウント
BCが通知される。

第５図に示すDVRAには，第６図（ホ）に示すように，
コントローラ20側からの要求を示すデバイスリクエスト
のDVREQビットがある。

DVCAは，第６図（ヘ）〜（チ）に示すように,3つのタ
イプで用いられる。

第１のタイプは，第６図（へ）に示すステータス転送
要求のタイプで,SRQビットが１である。このとき装置の
ステータスがDVSTSで通知される。第２のタイプは，第
６図（ト）に示すデータ転送要求のタイプで,DRQビット
が１である。バイトカウントBCやデータのアドレスDBA
が通知される。第３のタイプは，第６図（チ）に示すコ
マンド完了を示すタイプで,DVCMPビットが１である。

第７図は，第１図に示すチャネル13のマイクロプログ
ラムによる処理フローを示している。

［Ａ］（ａ）チャネル13に対する要求がないとき，す
なわち入出力命令も，デバイスからの要求DVREQもない
とき,IDLE LOOPで要求を待つ。CPU10から入出力（SIO）
命令が出されたならば［Ｃ］に示す処理へ移る（ステッ
プ71）。

デバイス（コントローラ20側）からの要求があれば，
次の処理へ移る（ステップ72）。

（ｂ）デバイスからの要求がある場合，コマンドの完
了DVCMPかどうかを調べる。DVCMPビットが１のとき，処
理（ｅ）へ移る（ステップ73）。

DVCMPビットが０のとき,DRQビットのオン／オフによ
り，ステータス処理が必要かデータ転送処理が必要かを
判定する（ステップ74）。

（ｃ）ステータス処理が必要なとき，その処理を行う
（ステップ75）。ステータスにデバイスエンドDVEが表
示されていれば（ステップ76），そのサブチャネルのDV
BSYをリセットする（ステップ77）。

DVREQをリセットする（ステップ78）。

第６図（ハ）に示すタイプ２のコマンドを,CHCAにお
けるQNPのポイントする位置にキューイングする（ステ
ップ79）。そして,QNPをインクリメントし（ステップ70
1），チャネルコモンにあるCMDQビットをセットする
（ステップ702）。その後，［Ｂ］へ移る。

（ｄ） DRQが１ならば（ステップ74），データ転送処
理を行う（ステップ703）。DVREQビットをリセットし
（ステップ704），第６図（ニ）に示すタイプ３のコマ
ンドを,CHCAにおけるQNPのポイントする位置にキューイ
ングする（ステップ705）。そして,QNPをインクリメン
トし（ステップ706），チャネルコモンにあるCMDQビッ
トをセットする（ステップ707）。その後，［Ｂ］へ移
る。

（ｅ）コマンド完了の場合には,CHRQMビットをリセッ
トする（ステップ708）。またDVREQビットもリセットす
る（ステップ709）。次に,CMDQビットを調べ,0であれ
ば，［Ａ］のIDLE LOOPへ移り,1であれば，［Ｂ］の処
理へ移る（ステップ710）。

［Ｂ］（ｆ） CHCAにキューイングしたコマンドをコン
トローラに送出したかどうかをCHRQMビットによって調
べる。CHRQMビットが１であれば，［Ａ］のIDLE LOOPへ
移る（ステップ711）。０であれば，次の処理を行う。

チャネルリクエストCHREQをセットし,QSP,QNPをそれ
ぞれCHQSP,CHQNPにコピーする（ステップ712）。次にQN
PをQSPにセットし（ステップ713）,CMDQビットをリセッ
トする（ステップ714）。その後,CHRQMビットをセット
し（ステップ715），［Ａ］のIDLE LOOPへ戻る。

［Ｃ］（ｇ）命令をデコードし，入出力（SIO）命令
であれば，以下の処理を行う（ステップ720）。

入出力機番UAを調べ（ステップ721），実装されてい
なければ，コンディション・コード（CC）＝３をCPU10
に返却し（ステップ729），［Ａ］のIDLE LOOPへ戻る。

実装されていれば，サブチャネルが使用可能（Availa
ble）かどうかを調べる（ステップ722）。Availableで
なければ,CC＝２をCPU10に返却し，［Ａ］のIDLE LOOP
へ戻る（ステップ730）。

次にDVBSYビットを調べ，デバイスがビジー状態かど
うかをチェックする（ステップ723）。ビジーであれば,
CC＝１をCPU10に返却し，［Ａ］のIDLE LOOPへ戻る（ス
テップ731）。

それ以外であれば，第６図（ロ）に示すタイプ１のコ
マンドを,CHCAにおけるQNPのポイントする位置にキュー
イングする（ステップ724）。そして,QNPをインクリメ
ントし（ステップ725），チャネルコモンにあるCMDQビ
ットをセットする（ステップ726）。そして,DVBSYビッ
トをセットし（ステップ727），デバイスステータスDSB
＝00,CC＝０として,CPU10に通知する（ステップ728）。
その後，［Ｂ］へ移る。

コントローラ20では，以上の処理によってコミュニケ
ーションメモリ17のコマンド領域19にキューイングされ
たコマンドを，チャネル・リクエスト領域18の情報に基
づいて読み出し，処理する。

第８図は，そのコントローラ20の処理フローを示して
いる。

［Ａ］（ａ） IDLE LOOPでは，チャネル・リクエストC
HREQかI/O処理要求を待つ（ステップ801,802）。チャネ
ル・リクエストCHREQが１であれば（ステップ801），
［Ｂ］へ移る。I/O処理要求であれば（ステップ802），
以下の処理を行う。

（ｂ） I/O処理要求がWrite系のとき（ステップ80
3），残りバイトカウントを受け取り（ステップ804），
第６図（ト）に示すタイプ２のDVCAに対する設定を行う
（ステップ805）。その後，デバイスリクエストDVREQを
セットし（ステップ806），［Ａ］のIDLE LOOPへ戻る。

（ｃ） I/O処理要求がRead系のとき（ステップ807），
残りバイトカウントを受け取り（ステップ808），受信
したデータをデータバッファDBに設定する（ステップ80
9）。そして，第６図（ト）に示すタイプ２のDVCAに対
する設定を行う（ステップ810）。その後，デバイスリ
クエストDVREQをセットし（ステップ811），［Ａ］のID
LE LOOPへ戻る。

（ｄ） I/O処理要求がStatus要求のとき（ステップ81
2），ステータス情報を受け取り（ステップ813），第６
図（ヘ）に示すタイプ１のDVCAに対する設定を行う（ス
テップ814）。その後，デバイスリクエストDVREQをセッ
トし（ステップ815），［Ａ］のIDLE LOOPへ戻る。

［Ｂ］（ｅ）チャネル・リクエストCHREQがあれば，
コミュニケーションメモリ17からCHRA,CHCAを読む（ス
テップ820）。そして,CHQSPをインクリメントする（ス
テップ821）。CHQSPとCHQNPが等しければ（ステップ82
2）,CHREQをリセットし（ステップ823），第６図（チ）
に示すタイプ３（コマンド完了）のDVCAに対する設定を
行う（ステップ824）。それから，デバイスリクエストD
VREQをセットする（ステップ825）。

（ｆ）次にSLCTビットを参照し（826），このビット
が１であれば，入出力装置21へのコマンドの転送を行
う。すなわち,Writeコマンド（ステップ840）,Control
コマンド（ステップ843）に対しては，入出力装置21にW
rite系のコマンドを送る（ステップ846）。Readコマン
ド（ステップ841）,Read BWコマンド（ステップ842）,S
enceコマンド（ステップ844）,Sence I/Oコマンド（ス
テップ845）に対しては，入出力装置21にRead系のコマ
ンドを送る（ステップ847）。その後，［Ａ］のIDLE LO
OPに戻る。

（ｇ） SLCTビットが０のとき,ACKDビットが１であれ
ば（ステップ827）,Write系であるかどうかにより（ス
テップ829），データを入出力装置21に転送し（ステッ
プ830），転送終了であれば（ステップ831），その旨を
入出力装置21に通知する（ステップ832）。その後，
［Ａ］のIDLE LOOPに戻る。

以上のように，コントローラ20は，チャネル・リクエ
スト領域18のCHREQビットが１であれば,CHQSPからCHQNP
の前までのコマンド領域19に格納されたコマンドを，逐
次取り出して処理し，その処理結果を，第５図に示すDV
RA,DVCAでチャネル13へ通知する。

〔発明の効果〕

以上説明したように，本発明によれば，チャネルがI/
Oステータスの管理を行い，コマンドをコミュニケーシ
ョンメモリ上にキューイングすることにより，チャネル
はセレクション・シーケンスを行わずに，処理を進める
ことができるようになる。したがって，コントローラが
処理中でも影響されることなく，短時間でCPUを入出力
命令から解放できるようになる。また，コントローラで
はチャネルからのコマンド処理要求の割込み回数が減る
ので，コントローラの処理効率が向上することになり，
システムの性能が向上する。

【図面の簡単な説明】

第１図は本発明の構成例，第２図は本発明の一実施例に係る制御メモリのマップ，第３図は第２図に示すチャネルコモンの構造，第４図は第２図に示す制御メモリにおけるサブチャネル
領域の構造，第５図は本発明の一実施例に係るコミュニケーションメ
モリのマップ，第６図は第５図に示すコミュニケーションメモリの内部
構造，第７図は本発明の一実施例によるチャネル処理フロー，第８図は本発明の一実施例によるコントローラ処理フロ
ー，第９図は従来技術の例を示す。図中,10はCPU,11は主記憶装置,12はシステムバス,13は
チャネル,14は制御メモリ,15はI/Oステータス領域,16は
コマンド・ポインタ,17はコミュニケーションメモリ,18
はチャネル・リクエスト領域,19はコマンド領域,20はコ
ントローラ,21は入出力装置を表す。

Claims

(57)【特許請求の範囲】

【請求項１】チャネル（13）とコントローラ（20）とが
アクセスできる記憶装置（17）を設け，前記チャネル（13）は,I/Oステータスの管理と参照とを
行い，前記記憶装置（17）上にコマンドをキューイング
し，コントローラ（20）がコマンドを受信可能なとき，
前記記憶装置（17）に要求があることを書き込むことに
より，キューイングしたコマンドの処理をコントローラ
（20）に要求し，前記コントローラ（20）は，前記記憶装置（17）に要求
があることが書き込まれているときに，前記記憶装置
（17）上にキューイングされているコマンドを取り出し
て処理することにより，入出力命令を実行することを特徴とするI/Oインタフェ
ース制御方法。