JPH0521260B2 - - Google Patents

Info

Publication number
JPH0521260B2
JPH0521260B2 JP60126349A JP12634985A JPH0521260B2 JP H0521260 B2 JPH0521260 B2 JP H0521260B2 JP 60126349 A JP60126349 A JP 60126349A JP 12634985 A JP12634985 A JP 12634985A JP H0521260 B2 JPH0521260 B2 JP H0521260B2
Authority
JP
Japan
Prior art keywords
processor
main
control unit
input
main memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP60126349A
Other languages
English (en)
Other versions
JPS61285565A (ja
Inventor
Tooru Matsuda
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP12634985A priority Critical patent/JPS61285565A/ja
Publication of JPS61285565A publication Critical patent/JPS61285565A/ja
Publication of JPH0521260B2 publication Critical patent/JPH0521260B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Multi Processors (AREA)

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明はオフイスコンピユータやパーソナルコ
ンピユータなどのデータ処理装置においてサブプ
ロセツサを用いて処理を分散することにより、シ
ステム全体の処理能力を向上させることのできる
負荷分散形データ処理装置に関するものである。
(従来の技術) オフイスコンピユータ,パーソナルコンピユー
タなどの低価格なデータ処理装置では、システム
の処理能力を向上するため、複数のプロセツサを
使用して負荷分散を行う方法が取られてきた。第
4図は従来の負荷分散形データ処理装置の一構成
例を示す図で、41は中央処理装置であり、メイ
ンプロセツサ42とDMA(ダイレクト・メモ
リ・アクセス)チヤネル43により構成されてい
る。44はメインメモリ(MEM)、45はフロ
ツピー磁気デイスク記憶装置(以下FDDとう)、
46はFDD45の処理に専用に行うFDDプロセ
ツサ、47はFDDプロセツサ46の制御プログ
ラムを記憶するためのROM(固定記憶装置)、4
8はFDD45のインターフエース制御部(FDC)
である。49はプリンタ、50はプリンタ49の
処理を専用に行うプリンタプロセツサ、51はプ
リンタプロセツサ50の制御プログラムを記憶す
るためのROM、52はプリンタ49のインタフ
エース制御部(PRC)、である。53はキーボー
ド(KB)、54はキーボード53のインタフエ
ース制御部(KBC)である。各ユニツトはバス
ライン55により接続されている。
さらに、第4図に示す如く、FDD45などの
データ転送速度が速いI/Oは、通常はDMAチ
ヤネル43に接続されていて、メインメモリ44
と直接データ転送が可能な構成になつており、第
4図の例ではFDD45はインタフエース制御部
(FDC)48を介してDMAチヤネル43の第2
チヤネルに接続されている。
第4図でたとえばFDD45からデータをリー
ドする場合は、まずメインプロセツサ42がイン
タフエース制御部(FDC)48に対してFDD媒
体上のデータ格納アドレス,データの転送数,及
びリードコマンドなどインタフエース制御部
(FDC)48に必要なコマンドブロツクを送出す
る。インタフエース制御部(FDC)48はコマ
ンドを受けると、FDCプロセツサ46に処理要
求を出し、FDDプロセツサ46がコマンドの内
容を解析して、リードコマンドであれば、FDD
45に対して目的とする情報が記憶されている領
域にヘツドを移動するSEEK命令を送出し、
SEEK動作の完了後、FDD45に対してリードコ
マンドを送出する。FDD45からのデータがリ
ードされると、インタフエース制御部(FDC)
48はDMAチヤネル43にDMAリクエスト信
号を送出し、DMAアクノリツジ信号を確認して
メインメモリ44に直接データを格納する。以上
の手順により必要なデータ転送がすべて完了する
とFDDプロセツサ46はインタフエース制御部
(FDC)48を通じて割込みなどによりメインプ
ロセツサ42に動作結果を報告するものである。
又、第4図でプリンタ49を動作させたい場合
は、まずメインプロセツサ42がインタフエース
制御部(PRC)52に対してコマンドを送出す
る。インタフエース制御部(PRC)52はプリ
ンタプロセツサ50に処理要求を出し、プリンタ
プロセツサ50がコマンドの内容を解析してプリ
ンタユニツトに必要な動作を実行させて、動作結
果をメインプロセツサ42に報結することにより
プリンタ49の動作が完了する。
第5図はFDD45からデータをリードする場
合のタイム・チヤートを示すものであり、時間T
の範囲では、メインプロセツサ42とFDDプロ
セツサ46は同時動作を実行中であり、メインメ
モリ44はメインプロセツサ42とFDDプロセ
ツサ46の両方からアクセスされることになる。
且つ、時間Tの範囲ではメインプロセツサ42は
FDD45以外の処理を実行することが可能であ
るため、メインプロセツサ42の負荷分散が実現
されたことになり、システム全体の処理能力が向
上する。
(発明が解決しようとする問題点) しかしながら、第4図に示す従来の負荷分散形
データ処理装置では、メインプロセツサの負荷分
散を大きくして処理能力を向上しようとすると、
FDDプロセツサだけでなくプリンタやキーボー
ドなどにもプロセツサが必要となり、I/O制御
部のハードウエア物量が増大してコストが高くな
る欠点があつた。又、通常の場合はI/Oの制御
を実行するのに必要な処理能力に対してI/O処
理用のプロセツサの処理能力が大きいため、プロ
セツサの処理能力が最大限に利用されないのでバ
ランスのよい負荷分散形のシステム構築が困難で
あつた。
本発明は以上述べた従来技術の欠点を除去し、
ハードウエアの物量増加を最小限とし、メインプ
ロセツサの負荷を効率よく分散してバランスのよ
い負荷分散形データ処理装置を提供することを目
的とする。
(問題点を解決するための手段) 前記従来技術の問題点を解決するために、本発
明の負荷分散形処理装置は、システム全体の動作
を制御するための処理を行うメインプロセツサ
と、該メインプロセツサの制御に従つて1以上の
入出力装置とデータの授受及びその授受のための
制御を行なうサブプロセツサと、前記メインプロ
セツサ及び前記サブプロセツサによりアクセスさ
れるメインメモリと、前記1以上の入出力装置と
を共通のバスラインで相互接続し、前記サブプロ
セツサは前記メインプロセツサの制御に従つて前
記メインメモリから格納手段へのプログラムの転
送を制御する制御部と、前記バスラインを介して
前記メインメモリ及び前記格納手段に接続された
入出力プロセツサと、前記制御部の制御に従つて
前記メインメモリから読み出された前記プログラ
ムを格納する前記格納手段とを有すると共に、前
記メインプロセツサは、前記入出力装置の特定の
一つをアクセスするためのプログラムを前記メイ
ンメモリにセツトし、前記サブプロセツサの前記
制御部に起動命令を発行するための処理を実行す
る機能を有し、前記サブプロセツサは、(a)前記制
御部が前記起動命令に応答して前記メインメモリ
から読み出した前記プログラムを前記格納手段へ
転送して前記入出力プロセツサに起動命令を発行
し、(b)前記入出力プロセツサが前記制御部の前記
起動命令に応答して前記格納手段に格納した前記
プログラムの内容から起動すべき特定の入出力装
置を認識し、前記制御部を介して前記メインプロ
セツサに前記バスラインの使用要求を送出した
後、前記メインプロセツサから前記バスラインの
使用許可を表わす応答信号を受け取つたときに、
当該バスラインを使用するための制御権を獲得
し、前記制御部を介して前記入出力装置を起動さ
せてデータのアクセスを実行し、そのアクセスが
終了したときに前記メインプロセツサにアクセス
終了の報告をするようにした機能を有することを
特徴とするものである。
(作用) サブプロセツサがメインプロセツサが行う入出
力装置の制御を分散して負担する場合、先ず所定
の手順によりサブプロセツサの格納手段にI/O
プロセツサのプログラムが格納され、I/Oプロ
セツサの動作準備がなされる。そしてメインプロ
セツサはサブプロセツサの制御部に起動命令を出
し、サブプロセツサの格納手段の予め定められた
領域にコマンドブロツクを送り、I/Oプロセツ
サに起動命令を出す。I/Oプロセツサはそのコ
マンドブロツクより起動すべき入出力装置を認識
してサブプロセツサの制御部を通じてメインプロ
セツサにバスラインの使用要求を出し、バスの制
御権を得る。そしてI/Oプロセツサは制御部を
通じてバスマスターとして該当入出力装置を制御
する。従つて、I/O処理用のプロセツサの処理
能力が有効に利用されてメインプロセツサの負荷
が分散され、システムの処理能力を向上させるこ
とができるようになり、前記従来技術の問題点が
解決される。
(実施例) 第1図は本発明の実施例の負荷分散形データ処
理装置を示す構成図である。同図において1は中
央処理装置でありメインプロセツサ2とDMAチ
ヤネル3により構成されている。4はメインメモ
リ(MEM)である。5はサブプロセツサであ
り、I/Oプロセツサ6と、I/Oプロセツサ6
をバスライン15に接続するための制御部
(IOPC)7と、I/Oプロセツサ6の制御プログ
ラムを記憶するためのRAM8とから構成されて
いる。RAM8は制御部(IOPC)7を通じて
DMAチヤネル3の第1チヤネルに接続されてお
り、メインメモリ4とDMA転送によりデータ転
送が可能となつている。9はフロツピー磁気デイ
スク装置(以下FDDという)、10はFDD9をバ
スライン15に接続するためのインタフエース制
御部(FDC)でありDMAチヤネル3の第2チヤ
ネルに接続されていてメインメモリ4と直接デー
タ転送が可能である。11はプリンタ、12はプ
リンタ11をバスライン15に接続するためのイ
ンタフエース制御部(PRC)である。13はキ
ーボード(KB)、14はキーボード13をバス
ライン15に接続するためのインタフエース制御
部(KBC)である。15は各ユニツトを接続す
るためのバスラインである。
以下第1図によりFDD9からデータをリード
してメインメモリ4に格納する手順について説明
する。
電源投入時はメインプロセツサ2がインタフエ
ース制御部(FDC)10にリードコマンドを送
出する。インタフエース制御部(FDC)10は
FDD9を起動してデータをリードしDMAチヤネ
ル3の第2チヤネルを介してメインメモリ4上に
システムに必要なプログラムをロードする。この
場合のプログラムは通常のシステムではメインプ
ロセツサ2のIPLプログラム(イニシヤル・プロ
グラム・ローダー)により実行され、ロード完了
後はメインメモリ4上のシステムプログラムによ
り制御が実行されるようになる。
IPL動作ではデータ処理装置に必要なOS(オペ
レーテイング・システム)やAP(アプリケーシヨ
ンプログラム)などやメインメモリ4上にロード
されて、その後、メインプロセツサ2の制御がメ
インメモリ4上のシステムプログラムに移つた
後、まず最初に次の手順によりI/Oプロセツサ
6に各種の制御を実行させるためのプログラムを
転送することによりシステムが使用可能状態とな
る。
例えばRAM8にFDD9の制御プログラムを転
送する場合は、メインプロセツサ2は制御部
(IOPC)7にメインメモリ4→RAM8のデータ
転送命令を出す。すると、制御部(IOPC)7は
DMAチヤネル3の第1チヤネルを介してメイン
メモリ4をアクセスし、データをRAM8の所定
アドレスに格納する。以上の手続きによりI/O
プロセツサ6の動作準備が完了する。そして、例
えばシステムの運用中にFDD9からデータをリ
ードしてメインメモリ4に格納したい場合は、ま
ずメインプロセツサ2はメインメモリ4上に
FDD媒体上のデータ格納アドレス,データの転
送数,リードコマンドなどの従来技術で使用して
いたコマンドと、起動したいI/Oを識別するた
めのコマンドなどのコマンドブロツクをセツト
し、制御部(IOPC)7に起動命令を出す。制御
部(IOPC)7はDMAチヤネル3の第1チヤネ
ルを介してメインメモリ4からRAM8の予め定
められた領域に先のコマンドブロツクを転送し、
I/Oプロセツサ6に割込みなどにより起動命令
を出す。I/Oプロセツサ6はRAM8上に転送
されたコマンドブロツクから起動すべきI/Oを
認識してインタフエース制御部(FDC)10を
起動するため制御部(IOPC)7を通じてメイン
プロセツサ2にバスライン15の使用要求(バス
リクエスト,BRQ)を送出し、その応答信号
(バスアクノリツジ,BAK)を認確してバスの制
御権を得る。以上によりサブプロセツサ5がバス
の制御権を獲得すると、I/Oプロセツサ6は制
御部(IOPC)7を通じて、バスマスターとして
インタフエース制御部(FDC)10にリードコ
マンドを送出することによりFDD9が起動され
る。この場合のコマンドシーケンスは従来技術と
同様であり、FDD9にSEEK動作とREAD動作
を実行させて、動作完了後、割込み等によりメイ
ンプロセツサ2に動作終結の報告を行うことによ
りリード動作を完了する。尚、動作終了時のメイ
ンプロセツサ2に対する動作終結の報告方法につ
いては、本発明の主たる目的ではないので説明は
省略する。
第2図はサブプロセツサ5のブロツクダイヤグ
ラムである。同図において第1図と同一要素には
同一符号が付してある。I/Oプロセツサ6は市
販の安価なマイクロプロセツサを用いることがで
き、メインプロセツサ2(第1図)と必ずも同じ
でなくてもよい。制御部(IOPC)7はインタフ
エース制御部7−1とDMA制御部7−2より構
成される。インタフエース制御部7−1はメイン
プロセツサ2に対して前述のBRQ信号/BAK信
号によりバス15の制御権を確得するための制御
をするとともに、メインプロセツサ2からのコマ
ンドを解析して各種の制御信号を作成する。
DMA制御部7−2はDMAチヤネル3(第1図)
の第1チヤネルに接続されてメインメモリ4(第
1図)からのDMA転送の制御を行う。RAM8
は前述したようにI/Oプロセツサ6のプログラ
ムを記憶する。切換ゲート21はRAM8のアド
レスラインへの入力信号を選択するためのもの
で、通常はI/Oプロセツサ6からのアドレスラ
インが入力されるが、メインメモリ4からRAM
8にプログラムやデータを転送する場合はアドレ
スカウンタ22にセツトされているアドレス値が
選択される。アドレスカウンタ22は、RAM8
にデータを格納する場合の格納アドレスを指定す
るためのカウンタレジスタであり、データ転送を
開始する前に、メインプロセツサ2からのデータ
バスを介してデータ格納アドレスがセツトされ、
データ転送中はインタフエース制御部7−1から
の信号により順次インクリメント又はデイクリメ
ントされRAM8へのアドレス指定を行うもので
ある。又、I/Oプロセツサ6のアドレス・バス
(IOPアドレス・バス)及びデータバス(IOPデ
ータバス)はドライバ/レシーバ23を介してバ
スライン15(第1図)に接続されているのでサ
ブプロセツサ5がバスの制御権を獲得した時は、
任意のI/Oに対して各種のコマンドを送出する
ことができる。
第3図はFDD9からデータをリードする場合
のタイムチヤートであり、先に説明したように時
間Tの範囲ではメインプロセツサ2とI/Oプロ
セツサ6が同時動作を実行中であり、且つメイン
プロセツサ2はFDD9を動作させるための処理
から解放されて他の仕事を実行することができる
ので、負荷分散が実現され、システム全体の処理
能力が向上することになる。尚、時間Tは第1図
の制御部(IOPC)7がDMAチヤネル3の第1
チヤネルを介してメインメモリ4からRAM8へ
コマンドブロツクを転送する時間である。
以上はFDD9からデータをリードする場合に
ついて説明したが、第1図のプリンタ11、キー
ボード13を動作させる場合も同じ手順により制
御部IOPC7から起動することが可能であり、
I/Oの処理内容を第1図のメインプロセツサ2
とI/Oプロセツサ6で任意に分割することがで
きる。
以上説明したように本発明の上記実施例によれ
ばメインプロセツサがI/Oの制御から解放され
るのでメインプロセツサの負荷が分散されること
になり、システム全体の処理能力を向上すること
が可能である。
なお、システムの制御内容が決つている場合は
第1図のRAM8をROMとRAMに分けて、プロ
グラムはROMで固定することも可能である。
(発明の効果) 以上説明したように、本発明によればI/Oプ
ロセツサの数を減すことができるので従来の装置
よりコストダウンが可能であり、又I/Oの種
類,接続台数など、その時のシステムの規模に応
じてメインプロセツサとI/Oプロセツサの処理
内容を種々分担して当該システムの負荷をそれぞ
れに分散することができるので柔軟な対応が可能
となる。又各I/OはメインプロセツサとI/O
プロセツサの両方からアクセス可能であり障害が
発生したI/Oに対して、別系列のプロセツサか
ら再起動を行うなどシステムの動作状況に応じた
対応が可能となる。
【図面の簡単な説明】
第1図は本発明に系る負荷分散形データ処理装
置の構成を示すブロツク図、第2図は第1図の装
置のサブプロセツサの構成を詳細に示すブロツク
図、第3図は第1図の装置による負荷分散形デー
タ処理のタイムチヤート、第4図は従来の負荷分
散形データ処理装置の構成を示すブロツク図、第
5図は第4図の装置による負荷分散形データ処理
タイムチヤートである。 1……中央処理装置、2……メインプロセツ
サ、3……DMAチヤネル、4……メインメモリ
(MEM)、5……サブプロセツサ、6……I/O
プロセツサ、7……制御部(IOPC)、8……
RAM、9……フロツピー磁気デイスク記憶装置
(FDD)、10……インタフエース制御部
(FDC)、11……プリンタ、12……インタフ
エース制御部(PRC)、13……キーボード、1
4……インタフエース制御部(KBC)、15……
バスライン。

Claims (1)

  1. 【特許請求の範囲】 1 システム全体の動作を制御するための処理を
    行うメインプロセツサと、該メインプロセツサの
    制御に従つて1以上の入出力装置とデータの授受
    及びその授受のための制御を行なうサブプロセツ
    サと、前記メインプロセツサ及び前記サブプロセ
    ツサによりアクセスされるメインメモリと、前記
    1以上の入出力装置とを共通のバスラインで相互
    接続し、 前記サブプロセツサは、前記メインプロセツサ
    の制御に従つて前記メインメモリから格納手段へ
    のプログラムの転送を制御する制御部と、前記バ
    スラインを介して前記メインメモリ及び前記格納
    手段に接続された入出力プロセツサと、前記制御
    部の制御に従つて前記メインメモリから読み出さ
    れた前記プログラムを格納する前記格納手段とを
    有すると共に、 前記メインプロセツサは、前記入出力装置の特
    定の一つをアクセスするためのプログラムを前記
    メインメモリにセツトし、前記サブプロセツサの
    前記制御部に起動命令を発行するための処理を実
    行する機能を有し、 前記サブプロセツサは、(a)前記制御部が前記起
    動命令に応答して前記メインメモリから読み出し
    た前記プログラムを前記格納手段へ転送して前記
    入出力プロセツサに起動命令を発行し、 (b)前記入出力プロセツサが前記制御部の前記起
    動命令に応答して前記格納手段に格納した前記プ
    ログラムの内容から起動すべき特定の入出力装置
    を認識し、前記制御部を介して前記メインプロセ
    ツサに前記バスラインの使用要求を送出した後、
    前記メインプロセツサから前記バスラインの使用
    許可を表わす応答信号を受け取つたときに、当該
    バスラインを使用するための制御権を獲得し、前
    記制御部を介して前記入出力装置を起動させてデ
    ータのアクセスを実行し、そのアクセスが終了し
    たときに前記メインプロセツサにアクセス終了の
    報告をするようにした機能を有することを特徴と
    する負荷分散形処理装置。
JP12634985A 1985-06-12 1985-06-12 負荷分散形デ−タ処理装置 Granted JPS61285565A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP12634985A JPS61285565A (ja) 1985-06-12 1985-06-12 負荷分散形デ−タ処理装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP12634985A JPS61285565A (ja) 1985-06-12 1985-06-12 負荷分散形デ−タ処理装置

Publications (2)

Publication Number Publication Date
JPS61285565A JPS61285565A (ja) 1986-12-16
JPH0521260B2 true JPH0521260B2 (ja) 1993-03-23

Family

ID=14932971

Family Applications (1)

Application Number Title Priority Date Filing Date
JP12634985A Granted JPS61285565A (ja) 1985-06-12 1985-06-12 負荷分散形デ−タ処理装置

Country Status (1)

Country Link
JP (1) JPS61285565A (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09185567A (ja) * 1995-12-28 1997-07-15 Fujitsu Ltd 計算機間でデータ転送を行う計算機システム及び、その計算機システムに用いるデータ転送装置とデータ転送方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS50104839A (ja) * 1974-01-21 1975-08-19
JPS59173829A (ja) * 1983-03-24 1984-10-02 Nec Corp 入出力制御方式

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS50104839A (ja) * 1974-01-21 1975-08-19
JPS59173829A (ja) * 1983-03-24 1984-10-02 Nec Corp 入出力制御方式

Also Published As

Publication number Publication date
JPS61285565A (ja) 1986-12-16

Similar Documents

Publication Publication Date Title
US4245300A (en) Integrated and distributed input/output system for a computer
US4415970A (en) Cache/disk subsystem with load equalization
JPS6040067B2 (ja) 分散制御型多重処理システム
JP3055917B2 (ja) データ転送制御装置
JPH03660B2 (ja)
JPS6131485B2 (ja)
TW434491B (en) Increasing I/O performance through storage of packetized operational information in local memory
JPH0521260B2 (ja)
JPS6329868A (ja) Dmaコントロ−ラ
JPS58213350A (ja) マイクロプログラムのロ−デイング方式
JPS6049352B2 (ja) デ−タ処理装置
JPS61273634A (ja) マルチオペレ−テイングシステムパ−ソナルコンピユ−タ
JP2823624B2 (ja) I/oインタフェース制御方法
JPH06250965A (ja) 入出力制御装置
JPH056333A (ja) マルチプロセサシステム
JP3043361B2 (ja) 分散プロセッサ制御方式
JP2562474B2 (ja) マルチcpuシステムのアダプタ及びその制御方法
JPH02730B2 (ja)
JPH0740224B2 (ja) マイクロプログラム制御方式
JPH07111711B2 (ja) 処理終了割込制御システム
JPS63158654A (ja) マイクロコントロ−ラ
JPH0746337B2 (ja) アダプタ制御方式
JPH06337848A (ja) データ処理システム
JPH0553728A (ja) ハードデイスク制御装置
JPS60112160A (ja) 入出力装置制御方式