JPH0746337B2 - アダプタ制御方式 - Google Patents

アダプタ制御方式

Info

Publication number
JPH0746337B2
JPH0746337B2 JP63101834A JP10183488A JPH0746337B2 JP H0746337 B2 JPH0746337 B2 JP H0746337B2 JP 63101834 A JP63101834 A JP 63101834A JP 10183488 A JP10183488 A JP 10183488A JP H0746337 B2 JPH0746337 B2 JP H0746337B2
Authority
JP
Japan
Prior art keywords
command
adapter
processing
cpus
cpu
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP63101834A
Other languages
English (en)
Other versions
JPH01273156A (ja
Inventor
康之 東浦
繁 橋本
勲 笹崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP63101834A priority Critical patent/JPH0746337B2/ja
Publication of JPH01273156A publication Critical patent/JPH01273156A/ja
Publication of JPH0746337B2 publication Critical patent/JPH0746337B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Description

【発明の詳細な説明】 〔概要〕 複数のCPUが共通バスを介して接続されるアダプタの制
御を行うアダプタ制御方式に関し、 複数のCPUの処理に影響を与えるコマンドに対応する処
理が済か否かおよびその結果を格納するアダプタ管理テ
ーブルを設け、2度目以降のコマンド発行に対して結果
のみを通知し、各CPUが診断コマンドなどについても意
識することなく発行し得るようにすることを目的とし、 アダプタ内に、共通バスを介して接続される複数のCPU
に対応づけて夫々設けたインタフェースレジスタと、複
数のCPUの処理に影響を与える診断コマンドなどによる
処理が実行されたか否か、およびその結果を格納するア
ダプタ管理テーブルとを備え、複数のCPUが対応する上
記インタフェースレジスタを用いて処理を行っている時
に、複数のCPUの処理に影響を与える診断コマンドなど
のコマンドが当該インタフェースレジスタにセットされ
た時、上記アダプタ管理テーブルを参照して処理済フラ
グがオンの場合に、コマンドによって指示された処理を
行うことなく、このアダプタ管理テーブルに格納されて
いる結果を通知し、一方、処理済フラグがオフの場合
に、コマンドに対応する処理を行った後、当該アダプタ
管理テーブルにその結果を格納しかつ処理済フラグをオ
ンにセットすると共にその結果をコマンド発行元のCPU
に通知するように構成する。
〔産業上の利用分野〕
本発明は、複数のCPUが共通バスを介して接続されるア
ダプタの制御を行うアダプタ制御方式に関するものであ
る。
〔従来の技術と発明が解決しようとする課題〕
近年、計算機システムの高速化の要求に伴い、複数のCP
Uを用いた制御が行われている。このため、CPUが複数に
なっても、他のCPUを意識せずに独立してソフトが走行
出来るようにする必要がある。
従来、複数のCPUから共通バスを介して接続されるファ
イル制御アダプタに対して、あるCPUがファイルアクセ
スを行っている最中に、他のCPUから複数のCPUの処理に
影響を与える初期化コマンド、診断コマンド、IPLコマ
ンドなどのコマンドが発行された場合、当該コマンドに
よっていわば優先的に初期化処理などが実行されると、
処理最中の他のCPUの処理ができなくなってしまう。こ
のため、各CPU間で排他制御という相互に意識した煩雑
な制御を行わなければならないという問題があった。
本発明は、複数のCPUの処理に影響を与えるコマンドに
対応する処理が済か否かおよびその結果を格納するアダ
プタ管理テーブルを設け、2度目以降のコマンド発行に
対して結果のみを通知し、各CPUが診断コマンドなどに
ついても意識することなく発行し得るようにすることを
目的としている。
〔課題を解決する手段〕
第1図を参照して課題を解決する手段を説明する。
第1図において、CPU(0)0、CPU(1)1は、共通バ
スを介してアダプタ2に接続されるものであって、各種
制御・処理を行うものである。
アダプタ2は、ディスク装置をアクセス制御などするも
のである。
インタフェースレジスタ3−0、3−1は、共通バスに
接続されたCPU(0)0、CPU(1)1などに対応づけて
個別に設けたものである。これにコマンドをセットして
割込みなどでMPU7に通知して所定の処理を依頼、あるい
はその結果の通知を受けるためのインタフェースであ
る。
アダプタ管理テーブル6は、他のCPUの処理に影響を与
える診断コマンドなどの処理が実行済か否か、その結果
などを格納するものである。
〔作用〕
本発明は、第1図に示すように、CPU(0)0、CPU
(1)1などのいずれかが対応するインタフェースレジ
スタ3−0、3−1に対して、他のCPU(0)0、CPU
(1)1などに影響を与える例えば診断コマンドをセッ
トした時、アダプタ管理テーブル6を参照して処理済フ
ラグがオンの場合、診断コマンドに対応する処理を行う
ことなく、当該アダプタ管理テーブル6に格納されてい
る結果を通知するようにしている。また、処理済フラグ
がオフの場合、診断処理を行った後、その結果をアダプ
タ管理テーブル6に格納しかつ処理済フラグをオンにセ
ットした後、診断コマンド発行元のCPU(0)0、CPU
(1)1に終了通知およびその結果を通知するようにし
ている。
従って、共通バスに接続された複数のCPUのうち、いず
れかが他のCPUの処理に影響を与える例えば診断コマン
ドを発行して診断処理を一旦行った後は、アダプタ管理
テーブル6を参照して他のCPUなどからの同一のコマン
ド発行に対し、コマンドに対応する処理を行うことな
く、その結果のみを通知することができ、複数のCPUが
相互に意識することなく、走行する(制御を行う)こと
が可能となる。
〔実施例〕
次に、第1図および第2図を用いて本発明の1実施例の
構成および動作を順次詳細に説明する。
第1図において、CPU(0)0、CPU(1)1は、共通バ
スを介してアダプタ(ファイル制御アダプタなど)2に
接続し、各種制御・処理を夫々行うものである。
アダプタ2は、入出力装置である例えばディスク装置を
アクセス制御するファイル制御アダプタなどである。こ
のアダプタ2内には、複数のCPU(0)0、CPU(1)1
などが個別に使用するインタフェースレジスタ3−0、
3−1などと、共通して使用する回路であるROM4、RAM
5、MPU7、コントローラ8−1、8−2、バス制御部
9、AND回路10などから構成されている。このように、
インタフェースレジスタ3−0、3−1のみを個別に設
けて、処理依頼するコマンドなどを独立にセットしてNM
I(ノンマスカブル割込み)によってMPU7に通知するよ
うにすることにより、共通バスに接続されているCPU
(0)0、CPU(1)1などが独立にコマンドを発行
し、他のCPUを意識することなく、アダプタ2に処理依
頼することが可能となる。また、その他のROM4、RAM5、
MPU7などを共通に使用することにより、ハードウェア量
を少なくし、コストを安くすることが可能となる。
インタフェースレジスタ3−0、3−1は、共通バスに
接続されたCPU(0)0、CPU(1)1などに対して個別
に設けたものである。このインタフェースレジスタ3−
0、3−1にコマンドをセットしてNMIによってMPU7に
通知して処理依頼、あるいはCPU(0)0、CPU(1)1
にその結果を割込みによって通知を受けるようにしてい
る。
ROM4は、読み出し専用のメモリであって、制御プログラ
ムなどを格納するものである。
RAM5は、読み書き可能なメモリであって、ROM4から読み
出したプログラムを格納したり、本実施例に係わるアダ
プタ管理テーブル6を格納したりなどするものである。
アダプタ管理テーブル6は、他のCPUの処理に影響を与
える例えば診断コマンド、IPLコマンド、初期化コマン
ドなどのコマンドに対応する処理が済か否かを表す処理
済フラグ、およびその結果などを格納するものである。
このアダプタ管理テーブル6を設けることにより、共通
バスに接続されたいずれかのCPUが例えば診断コマンド
を発行した時、既に処理済フラグがオンになっている場
合、診断コマンドの処理を行うことなく、その結果のみ
を通知し、無用な重複を回避するようにしている。
MPU7は、各種制御・処理を行うものであって、インタフ
ェースレジスタ3−0、3−1にコマンドがセットされ
たことに対応してNMIによって通知を受け、このインタ
フェースレジスタ3−0、3−1の内容を見て、該当す
る制御・処理を行うようにしている。
コントローラ8−1、8−2は、ディスク装置をアクセ
ス制御するものである。
バス制御部9は、ディスク装置との間に設けられている
制御バスを制御するものである。
AND回路10は、全てのCPU系についてのアダプタ2内に設
けた回路(インタフェースレジスタなど)に対するリセ
ット信号が送出されたことを検出し、全リセット信号を
生成するものである。この全リセット信号が生成された
場合には、アダプタ2を構成する全ての回路をハードウ
エア的にクリア、およびアダプタ管理テーブル6の処理
済フラグをソフトウェア的にクリア(オフ)する。
次に、第2図を用いて複数のCPUの処理に影響を与える
コマンド例えば診断コマンドを発行した場合の第1図構
成の動作を詳細に説明する。
第2図において、は、診断コマンドを発行する。これ
は、POWER ONした時に、第1図共通バスに接続された
例えばCPU(0)0が診断コマンドを発行することを意
味している。
は、診断コマンドが処理済か否かを判別する。この場
合には、業務開始時などにおけるPOWER ONされた時で
あるため、アダプタ管理テーブル6の処理済フラグはク
リアされているため、NOとなる。
は、診断処理を行う。この診断処理の内容は、MPU7の
動作診断、ROM4のリード診断、RAM5のライト/リード診
断、インタフェースレジスタ3−0、3−1のライト/
リード診断などを行うことを意味している。
は、結果をアダプタ管理テーブル6に格納、および処
理済フラグをオンにセットする。そして、終了通知を結
果とともにCPU(0)0に通知する。
は、CPU(0)0がライトコマンドを発行する。そし
て、このライトコマンドをインタフェースレジスタ3−
0にセットすると共に、割込みによってMPU7に通知す
る。
は、インタフェースレジスタ3−0により、ファイル
制御を行う。これは、で割込みによって通知を受けた
MPU7が、インタフェースレジスタ3−0の内容(ライト
コマンド)を読み出し、当該ライトコマンドによって指
示されたディスク装置にライト処理を開始する。
は、CPU(1)1が診断コマンドを発行する。そし
て、この診断コマンドをインタフェースレジスタ3−1
にセットし、割込みでMPU7に通知する。
は、で割込みによって通知を受けたMPU7がアダプタ
管理テーブル6の処理済フラグを参照して処理済か否か
を判別する。この場合には、で診断コマンドの処理済
フラグがオンにセットされているので、YESとなり、こ
のアダプタ管理テーブル6に格納されている結果を終了
通知と共に通知する。
は、アダプタがでインタフェースレジスタ3−0に
セットした内容に対応する処理を続行する。
以上のように、共通バスに接続された複数のCPUの処理
に影響を与える診断コマンドなどのコマンドを発行した
時、アダプタ管理テーブル6の処理済フラグを参照して
処理済の場合、処理を行うことなく、その結果をコマン
ド発行元に通知することにより、無用な重複した診断処
理などを回避して効率的に処理を行うことが可能となる
と共に、複数のCPUが他のCPUの処理を意識することな
く、独立に制御・処理することが可能となる。
〔発明の効果〕
以上説明したように、本発明によれば、複数のCPUの処
理に影響を与えるコマンドに対応する処理済か否かおよ
びその結果を格納するアダプタ管理テーブルを設け、2
度目以降のコマンド発行に対して結果のみを通知する構
成を採用しているため、共通バスに接続された複数のCP
Uが他のCPUの処理に影響を与える診断コマンドなどにつ
いて、他のCPUを意識することなく独立に発行すること
ができると共に、重複した無用な処理を回避して効率的
に処理を行うことができる。
【図面の簡単な説明】
第1図は本発明の1実施例構成図、第2図は本発明の動
作説明図を示す。 図中、0、1はCPU、2はアダプタ、3、3−0、3−
1はインタフェースレジスタ、5はRAM、6はアダプタ
管理テーブル、7はMPU、10はAND回路を表す。

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】複数のCPUが共通バスを介して接続される
    アダプタの制御を行うアダプタ制御方式において、 アダプタ(2)内に、共通バスを介して接続される複数
    のCPUに対応づけて夫々設けたインタフェースレジスタ
    (3)と、 複数のCPUの処理に影響を与える診断コマンド、IPLコマ
    ンドあるいは初期化コマンドによる処理が実行されたか
    否か、およびその結果をそれぞれ格納するアダプタ管理
    テーブル(6)とを備え、 複数のCPUが対応する上記インタフェースレジスタ
    (3)を用いて処理を行っている時に、複数のCPUの処
    理に影響を与える診断コマンド、IPLコマンドあるいは
    初期化コマンドが当該インタフェースレジスタ(3)に
    セットされた時、上記アダプタ管理テーブル(6)を参
    照して処理済フラグがオンの場合に、コマンドによって
    指示された処理を行うことなく、このアダプタ管理テー
    ブル(6)に格納されている結果を通知し、一方、処理
    済フラグがオフの場合に、コマンドに対応する処理を行
    った後、当該アダプタ管理テーブル(6)にその結果を
    格納しかつ処理済フラグをオンにセットすると共にその
    結果をコマンド発行元のCPUに通知するように構成した
    ことを特徴とするアダプタ制御方式。
JP63101834A 1988-04-25 1988-04-25 アダプタ制御方式 Expired - Fee Related JPH0746337B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63101834A JPH0746337B2 (ja) 1988-04-25 1988-04-25 アダプタ制御方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63101834A JPH0746337B2 (ja) 1988-04-25 1988-04-25 アダプタ制御方式

Publications (2)

Publication Number Publication Date
JPH01273156A JPH01273156A (ja) 1989-11-01
JPH0746337B2 true JPH0746337B2 (ja) 1995-05-17

Family

ID=14311115

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63101834A Expired - Fee Related JPH0746337B2 (ja) 1988-04-25 1988-04-25 アダプタ制御方式

Country Status (1)

Country Link
JP (1) JPH0746337B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2589006B2 (ja) * 1991-06-10 1997-03-12 富士通株式会社 情報処理装置

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61127039A (ja) * 1984-11-27 1986-06-14 Fujitsu Ltd プログラムロ−デイング方式
JPH0648453B2 (ja) * 1985-09-20 1994-06-22 富士通株式会社 周辺装置初期化制御方式

Also Published As

Publication number Publication date
JPH01273156A (ja) 1989-11-01

Similar Documents

Publication Publication Date Title
US4901232A (en) I/O controller for controlling the sequencing of execution of I/O commands and for permitting modification of I/O controller operation by a host processor
JPS6336461A (ja) 汎用チャネル制御方式
JP3055917B2 (ja) データ転送制御装置
JPH02732B2 (ja)
JPH0746337B2 (ja) アダプタ制御方式
JP3453395B2 (ja) 情報転送システム
JPH0821010B2 (ja) アダプタ制御方式
JP3206910B2 (ja) Dma転送方法
JP3127737B2 (ja) ディジタル信号処理装置
JP3168845B2 (ja) ディジタル信号処理装置
JPS6019815B2 (ja) 転送制御方式
JPH0319574B2 (ja)
JPS61101865A (ja) マルチマイクロプロセツサシステム
JPH0239817B2 (ja) Warikomiseigyohoshiki
JPH06250965A (ja) 入出力制御装置
JP2522047B2 (ja) 機器制御用プログラマブルコントロ―ラ
JPH0521260B2 (ja)
JPH05233525A (ja) I/o処理装置
JPS5947626A (ja) 即時復帰型入出力ドライバ
JPH01248264A (ja) システムバス競合制御方式
JPH01296340A (ja) マイクロプログラムローディング制御方式
JPH02257251A (ja) 情報処理装置
JPH0683640A (ja) 割込応答処理方式
JPH0370810B2 (ja)
JPH0250504B2 (ja)

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees