CN100576360C - 半导体存储器装置 - Google Patents

半导体存储器装置 Download PDF

Info

Publication number
CN100576360C
CN100576360C CN200580014359A CN200580014359A CN100576360C CN 100576360 C CN100576360 C CN 100576360C CN 200580014359 A CN200580014359 A CN 200580014359A CN 200580014359 A CN200580014359 A CN 200580014359A CN 100576360 C CN100576360 C CN 100576360C
Authority
CN
China
Prior art keywords
data
error
correcting circuit
nonvolatile memory
memory controller
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN200580014359A
Other languages
English (en)
Other versions
CN1950910A (zh
Inventor
田村和明
泉智绍
笠原哲志
中西雅浩
松野公则
井上学
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of CN1950910A publication Critical patent/CN1950910A/zh
Application granted granted Critical
Publication of CN100576360C publication Critical patent/CN100576360C/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/22—Safety or protection circuits preventing unauthorised or accidental access to memory cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1068—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices in sector programmable memories, e.g. flash disk
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G11C16/16—Circuits for erasing electrically, e.g. erase voltage switching circuits for erasing blocks, e.g. arrays, words, groups
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3418—Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C2029/0409—Online test

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Security & Cryptography (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Read Only Memory (AREA)

Abstract

本发明涉及半导体存储器装置，当读出传送源的数据时产生错误时，不会在包含错误的状态下将数据写入传送目的端。在包含数据写入单位比物理块小的非易失性存储器(2)的半导体存储器装置(1)中，在非易失性存储器(2)的内部设置错误检测及校正电路(23)。将存储在非易失性存储器(2)内的预定物理块的数据传送并写入到不同的物理块中时，错误检测及校正电路(23)进行数据的错误检测与校正。

Description

半导体存储器装置
技术领域
本发明涉及在非易失性存储器内传送数据而进行写入时可进行错误校正等处理的半导体存储器装置。
背景技术
在存储音乐内容或图像数据等数字数据的存储介质中，存在磁盘、光盘、磁光盘等各种类型。所述存储介质的另外一种即半导体存储器卡，使用快速存储器等非易失性半导体存储器作为存储元件，可使存储介质小型化，所以以数码相机或移动电话终端等小型移动设备为中心正急速普及。
用作存储元件的快速存储器中，删除单位与写入单位不同。而且，快速存储器具有如下特征：对于作为已写有数据的物理块内的写入单位的页面，无法进行数据的覆写。因此，存在如下问题：快速存储器在进行已写入数据的覆写、即数据改写时，白白消耗存储器区域。
现有技术进行数据的改写时，将已存在于块内的数据保存到外部存储器中，将改写数据存储在外部存储器后写到非易失性存储器的所述块中。所述方法公开于专利文献1的方法。所述方法是，改写数据时，在将改写数据写入空的物理块后，将改写前存在数据的物理块的其他数据写入(复制)到已写入了改写数据的物理块中。结果为，存在改写前的数据的物理块中有效数据消失，可在不遗失有效数据的情况下删除，可再利用最初的物理块，从而可有效地使用有限的物理块。
【专利文献1】日本专利特表2001-509941号公报
然而，专利文献1的方法中存在如下问题点。即，因为进行非易失性存储器内的数据传送/写入时，无法进行错误校正等处理，所以即使在读出传送源的数据时产生错误，也在保持原样的状态下、即包含错误的状态下将数据写入到传送目的端。结果就会产生如下问题：在下一次读出写入数据时，或者无法读出，或者作为不同的数据而读出。
发明内容
为了解决所述问题，本发明的半导体存储器装置包含：非易失性存储器，具有存储区域、和数据的错误检测及校正电路，所述存储区域包括数据的最小删除单位的多个物理块且数据写入单位比所述最小删除单位小；以及存储器控制器，控制所述非易失性存储器的数据写入及读出，其中，所述存储器控制器以如下方式进行控制，在所述存储器控制器将存储在所述非易失性存储器内的预定物理块的数据传送并写入到与所述预定物理块不同的物理块中时，所述错误检测及校正电路对所述物理块的数据进行错误检测校正。
为了解决所述问题，本发明的半导体存储器装置包含：非易失性存储器，具有存储区域、和数据的错误检测及校正电路，所述存储区域包括数据的最小删除单位的多个物理块且数据写入单位比所述最小删除单位小；以及存储器控制器，具有错误校正电路，控制所述非易失性存储器的数据写入及读出，所述错误校正电路持有比所述非易失性存储器内的错误检测及校正电路的错误校正能力更高的校正能力，其中，所述存储器控制器以如下方式进行控制，在所述存储器控制器将存储在所述非易失性存储器内的预定物理块的数据传送并写入到与所述预定物理块不同的物理块中时，所述错误检测及校正电路检测有无传送数据错误，有错误时判断是否可校正，可校正时对存储在所述预定物理块的数据进行错误校正，不可校正时将数据传送到所述存储器控制器内的错误校正电路中，所述存储器控制器内的错误校正电路对所传送的所述预定物理块的数据进行错误校正。
为了解决所述问题，本发明的半导体存储器装置包含：非易失性存储器，具有存储区域、和数据的错误检测及校正电路，所述存储区域包括数据的最小删除单位的多个物理块且数据写入单位比所述最小删除单位小；以及存储器控制器，具有错误校正电路，控制所述非易失性存储器的数据写入及读出，其中，所述存储器控制器以如下方式进行控制，在将存储在所述非易失性存储器内的预定物理块的数据传送并写入到与所述预定物理块不同的物理块中时，所述非易失性存储器内的错误检测电路检测有无传送数据错误，有错误时将数据传送到所述存储器控制器内的错误校正电路中，所述存储器控制器内的错误校正电路对所传送的所述预定物理块的数据进行错误校正。
根据本发明的半导体存储器装置，因为在物理块间复制非易失性存储器内的数据时进行错误检测校正处理，所以可提高数据的可靠性。尤其根据权利要求1记载的半导体存储器卡，因为在非易失性存储器内具有错误检测及校正电路，所以可在对存储在非易失性存储器内的预定物理块中的数据进行错误检测及校正后，将此数据传送并写入到与预定物理块不同的物理块中，从而可提高数据的可靠性，且不向存储器控制器传送数据而仅在非易失性存储器内进行处理，所以可进行高速处理。
而且，根据权利要求2记载的半导体存储器卡，因为在非易失性存储器内具有错误检测及校正电路，所以可提高数据的可靠性，并且因为在可利用非易失性存储器内的错误检测及校正电路进行错误的校正时，并不向存储器控制器传送数据，而是在非易失性存储器内进行处理，所以可进行高速处理。而且，因为在利用非易失性存储器内的错误检测及校正电路无法进行错误的校正时，向存储器控制器传送数据，并在存储器控制器内进行错误校正后，在非易失性存储器内进行写入，所以可进一步提高数据的可靠性。
而且，根据权利要求3记载的半导体存储器卡，因为在非易失性存储器内仅设置错误检测电路，所以若未检测出错误则可高速地进行块间的复制，不仅可提高可靠性，而且可实现非易失性存储器的低价格化。
附图说明
图1是本发明的实施形态1的半导体存储器装置的结构图。
图2是表示本发明的实施形态1的处理的流程图。
图3是本发明的比较例的半导体存储器装置的结构图。
图4是本发明的实施形态2的半导体存储器装置的结构图。
图5是表示本发明的实施形态2的处理的流程图。
图6是本发明的实施形态3的半导体存储器装置的结构图。
图7是总结实施形态1、2、3与比较例的处理速度、电路规模的图。
(标号的说明)
1         半导体存储器装置
2         非易失性存储器
3         存储器控制器
6         存储器访问装置
22、32    缓冲器
23、33    错误检测及校正电路
25        错误检测电路
31        主机接口部
34        错误校正电路
具体实施方式
以下，参照图式说明本发明的半导体存储器装置的实施形态。
(实施形态1)
图1表示本实施形态1的半导体存储器装置的结构。图1的半导体存储器装置1大致区分为非易失性存储器2与存储器控制器3。非易失性存储器2由AND型快速存储器构成。非易失性存储器2具有数据删除的最小单位的，且大小为4kB的多个(物理块0～物理块M)物理块21。各物理块是数据写入的最小单位，由2页面构成(页面0、1)。各页面的大小是2kB。实施形态1中，物理块0的页面0与页面1中已写入数据，除此以外的物理块是未写有任何数据的状态，即删除状态。
而且，非易失性存储器2中具有在数据读出或写入时暂时保持数据的缓冲器22、以及进行错误检测与校正的错误检测及校正电路23。错误检测及校正电路23的检测能力是可检测例如至4比特误差，且校正能力是可校正至3比特误差的规格。而且，存储器控制器3与非易失性存储器2的数据传送以4比特的数据带宽进行。
存储器控制器3中，具有与作为主设备的存储器访问装置6进行数据传输的主机接口部31、以及用以暂时保持数据的缓冲器32。
其次，参照图2说明实施形态1的半导体存储器装置的内部动作。图2是进行数据的覆写处理时的处理流程。如上所述，说明在已写有数据的物理块0的页面0内的数据上覆写、即改写数据时的具体处理。
首先经由存储器控制器3的主机接口部31接收从存储器访问装置6发送的指令与参数(步骤S101)。其次，参照接收的指令，判断是否为自身无法识别的无效指令(步骤S102)。是无效指令时，将错误通知到存储器访问装置6并结束处理(步骤S103)。是正常指令时，判断该指令是否为写入指令(步骤S104)。是写入指令以外的指令时，实施与各指令相应的其他处理(步骤S105)。是写入指令时，根据存储在参数的信息辨别是物理块0内的页面0的数据的覆写、即改写。
在此，作为本实施形态1的用作非易失性存储器2的快速存储器的特性，因为无法对相同物理块进行覆写处理，所以检索其他空的物理块(步骤S106)。无空的物理块时停止写入处理(步骤S107)。如上所述，本实施形态1中因为物理块1的两个页面均未使用，所以对于物理块1的页面0，进行物理块0的页面0的数据改写、即相当于1个页面的数据的写入(步骤S108)。该写入失败时，通过空块检索(步骤S106)返回处理。写入成功时，读出已写入到物理块0的页面1的数据(步骤S110)，从而进入对物理块1的页面1的写入处理。
以下说明进行所述处理的理由。即，当将物理块0的页面0的改写数据写入物理块1的页面0时，物理块0的页面0的数据变为无效数据。然而，物理块0的页面1的数据作为有效数据而保留。如上所述，因为删除最小单位是物理块单位，所以只要物理块0的页面1内残留有有效数据，则无法再利用、即无法删除物理块0。然而，将改写数据写入物理块1的页面0后，通过将物理块0的页面1的有效数据写入相同物理块1的页面1(复制)，可保持物理块0的页面1的数据，并且可将物理块0作为下一次数据写入的有效块。根据所述理由，必须有非易失性存储器内的有效数据的复制的动作。
进而，读出已写入物理块0的页面1的数据(步骤S110)，经由非易失性存储器2内的缓冲器22，将数据传送到错误检测及校正电路23。通过该错误检测及校正电路23，基于附加于数据的错误校正符号来检测错误(步骤S111)。数据中检测出错误时，利用错误检测及校正电路23进行错误校正(步骤S112)后，将数据写入物理块1的页面1(步骤S113)。另一方面，通过错误检测及校正电路23未检测出错误时，不进行错误校正，将数据写入物理块1的页面1(步骤S113)。其次，数据写入失败时，通过空块检索(步骤S106)重复处理。数据写入成功时结束处理。
此外，作为本实施形态1所使用的非易失性存储器而使用的快速存储器的种类、个数、物理块的容量、结构等并非特别指定，不同的组合也可获得同样的效果。此外，关于本实施形态1所使用的错误检测及校正电路的能力，同等以下或同等以上均可获得同样的效果。
其次，参照图3说明比较例的半导体存储器装置。本比较例中的半导体存储器装置的基本结构和图1相同，但具有如下与实施形态1不同之处、即非易失性存储器内不具有错误检测及校正电路，存储器控制器3内具有与实施形态1同等的错误检测及校正电路33。关于内部处理的流程，也和图2相同。与实施形态1的不同之处是，实施形态1中，进行物理块0中的页面1的数据的复制时，不从非易失性存储器2内向外部传送，但比较例中，数据暂时经由非易失性存储器2内的缓冲器22再传送到存储器控制器3内的错误检测及校正电路33。即实施形态1中，数据的错误检测及校正处理在非易失性存储器2内完成，但比较例中未完成。因为存储器控制器3与非易失性存储器2的数据传送仅以4比特的数据带宽进行，所以尤其数据大小较大时，实施形态1的方案可进行高速处理。
(实施形态2)
其次，根据图4说明本实施形态2的半导体存储器装置。本实施形态2中的半导体存储器装置的基本结构与图1相同，但以下各处与实施形态1不同。即在非易失性存储器2内具有相对于实施形态1错误检测能力同等、错误校正能力比实施形态1差的错误检测及校正电路24。进而，在存储器控制器3内，具有持有与实施形态1同等错误校正能力的错误校正电路34。错误校正电路34也可具有错误检测功能。
使用图5说明内部处理的流程。该流程与图2大致相同，以下说明不同之处。与实施形态1不同之处是，步骤S111中，利用非易失性存储器2内的错误检测及校正电路24检测错误时，辨别是否可利用错误检测及校正电路24进行校正(步骤S121)。若可校正则在步骤S122利用错误检测及校正电路24进行校正。关于不能校正的数据，暂时保持于非易失性存储器2内的缓冲器22中。并且，利用比错误检测及校正电路24的校正能力高的错误校正电路34校正错误数据。之后，将所校正的数据从缓冲器22取出，将数据写入非易失性存储器2内的物理块1的页面1中(步骤S113)。根据所述结构，不仅可提高数据的可靠性，而且可使非易失性存储器2内的错误检测及校正电路24的电路规模变小，可使芯片尺寸较小，并且使价格降低。
(实施形态3)
其次，参照图6说明本实施形态3的半导体存储器装置。本实施形态3的半导体存储器装置的基本结构与实施形态2相同，但不同之处在于，在非易失性存储器2内仅具有错误检测电路25。关于内部处理的流程，与图2大致相同。与实施形态2的不同之处是，步骤S111中利用非易失性存储器2内的错误检测电路25检测的错误数据全部经由非易失性存储器2内的缓冲器22传送到存储器控制器3中。并且，利用存储器控制器3内的错误校正电路34校正后，步骤S113中将数据写入非易失性存储器2内的物理块1的页面1中。如上所述，错误校正电路34可包含错误检测功能。根据所述结构，不仅可提高数据的可靠性，而且因为在非易失性存储器2内仅具有错误检测电路25，所以可使芯片尺寸变小，也可使价格降低。
图7是总结实施形态1、2、3与比较例的处理速度、电路规模的图。如该图所示，本申请案的各实施形态中，在非易失性存储器内至少具有错误检测电路。由此与比较例相比可提高无错误时的处理速度。而且，有错误时，实施形态1、2的处理速度也比比较例快，至于实施形态3则在有错误时处理速度与比较例大致同等。
(工业应用性)
本发明的半导体存储器装置在进行非易失性存储器内的数据的复制时，可提高数据可靠性。所述半导体存储器装置可用于将半导体存储器装置用作存储介质的数字音频/视频(Digital Audio Video)设备或移动电话终端、PC(个人电脑，Personal computer)等。而且，用于频繁地进行数据改写的设备时，更能发挥功能。

Claims (2)

1.半导体存储器装置，包含：
非易失性存储器，具有存储区域、和数据的错误检测及校正电路，所述存储区域包括作为数据的最小删除单位的、且数据写入单位比所述最小删除单位小的多个物理块；以及
存储器控制器，具有错误校正电路，控制所述非易失性存储器的数据写入及读出，所述错误校正电路具有比所述非易失性存储器内的错误检测及校正电路的错误校正能力更高的校正能力，
其中，所述存储器控制器以如下方式进行控制，在所述存储器控制器将存储在所述非易失性存储器内的预定物理块的数据传送并写入到与所述预定物理块不同的物理块中时，所述错误检测及校正电路检测有无传送数据错误，有错误时判断是否可校正，可校正时对存储在所述预定物理块的数据进行错误校正，不可校正时将数据传送到所述存储器控制器内的错误校正电路中，所述存储器控制器内的错误校正电路对所传送的所述预定物理块的数据进行错误校正。
2.半导体存储器装置，包含：
非易失性存储器，具有存储区域、和数据的错误检测电路，所述存储区域包括作为数据的最小删除单位的、且数据写入单位比所述最小删除单位小的多个物理块；以及
存储器控制器，具有错误校正电路，控制所述非易失性存储器的数据写入及读出，
其中，所述存储器控制器以如下方式进行控制，在将存储在所述非易失性存储器内的预定物理块的数据传送并写入到与所述预定物理块不同的物理块中时，所述非易失性存储器内的错误检测电路检测有无传送数据错误，有错误时将数据传送到所述存储器控制器内的错误校正电路中，所述存储器控制器内的错误校正电路对所传送的所述预定物理块的数据进行错误校正。
CN200580014359A 2004-05-06 2005-04-25 半导体存储器装置 Active CN100576360C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004137399 2004-05-06
JP137399/2004 2004-05-06

Publications (2)

Publication Number Publication Date
CN1950910A CN1950910A (zh) 2007-04-18
CN100576360C true CN100576360C (zh) 2009-12-30

Family

ID=35320452

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200580014359A Active CN100576360C (zh) 2004-05-06 2005-04-25 半导体存储器装置

Country Status (5)

Country Link
US (1) US7793192B2 (zh)
JP (1) JP4791356B2 (zh)
KR (1) KR101115843B1 (zh)
CN (1) CN100576360C (zh)
WO (1) WO2005109446A1 (zh)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7849381B2 (en) * 2004-12-21 2010-12-07 Sandisk Corporation Method for copying data in reprogrammable non-volatile memory
WO2007023674A1 (ja) * 2005-08-22 2007-03-01 Matsushita Electric Industrial Co., Ltd. メモリコントローラ、不揮発性記憶装置、不揮発性記憶システム、及びデータ書き込み方法
WO2007049455A1 (ja) * 2005-10-28 2007-05-03 Matsushita Electric Industrial Co., Ltd. 半導体メモリカード
US8180738B2 (en) * 2006-06-15 2012-05-15 Panasonic Corporation Memory controller, nonvolatile storage device, and nonvolatile storage device system
JP4955002B2 (ja) * 2006-08-04 2012-06-20 パナソニック株式会社 メモリコントローラ、不揮発性記憶装置、アクセス装置、及び不揮発性記憶システム
JP2008070929A (ja) * 2006-09-12 2008-03-27 Matsushita Electric Ind Co Ltd メモリコントローラ、不揮発性記憶装置、及び不揮発性記憶システム
WO2008032711A1 (fr) * 2006-09-13 2008-03-20 Panasonic Corporation Contrôleur mémoire, dispositif de stockage non volatil, dispositif d'accès et système de stockage non volatil
KR100813630B1 (ko) * 2007-02-07 2008-03-14 삼성전자주식회사 독출 성능을 향상할 수 있는 플래시 메모리 시스템 및그것의 독출 방법
TWI447739B (zh) * 2010-03-22 2014-08-01 Phison Electronics Corp 錯誤校正方法、記憶體控制器與儲存系統
JP4837121B1 (ja) 2010-06-23 2011-12-14 株式会社東芝 データ記憶装置及びデータ書き込み方法
US8184487B2 (en) * 2010-08-30 2012-05-22 Micron Technology, Inc. Modified read operation for non-volatile memory
JP5813450B2 (ja) * 2011-10-17 2015-11-17 日立オートモティブシステムズ株式会社 電子制御装置
KR102143517B1 (ko) 2013-02-26 2020-08-12 삼성전자 주식회사 에러 정정회로를 포함하는 반도체 메모리 장치 및 반도체 메모리 장치의 동작방법
KR102474937B1 (ko) * 2016-03-21 2022-12-07 에스케이하이닉스 주식회사 데이터 저장 장치 및 그것의 동작 방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1389872A (zh) * 2001-06-04 2003-01-08 株式会社东芝 半导体存储器
JP2003157697A (ja) * 2001-11-21 2003-05-30 Toshiba Corp 半導体記憶装置
JP2003186758A (ja) * 2001-12-20 2003-07-04 Toshiba Corp 不揮発性半導体記憶装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5603001A (en) * 1994-05-09 1997-02-11 Kabushiki Kaisha Toshiba Semiconductor disk system having a plurality of flash memories
JP4079506B2 (ja) * 1997-08-08 2008-04-23 株式会社東芝 不揮発性半導体メモリシステムの制御方法
US6040997A (en) 1998-03-25 2000-03-21 Lexar Media, Inc. Flash memory leveling architecture having no external latch
JP2001297038A (ja) * 2000-04-11 2001-10-26 Toshiba Corp データ記憶装置および記録媒体並びに記録媒体制御方法
US7136986B2 (en) * 2002-11-29 2006-11-14 Ramos Technology Co., Ltd. Apparatus and method for controlling flash memories
JP2003242788A (ja) * 2003-02-10 2003-08-29 Toshiba Corp 不揮発性半導体メモリ装置及びその制御方法
US7012835B2 (en) * 2003-10-03 2006-03-14 Sandisk Corporation Flash memory data correction and scrub techniques

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1389872A (zh) * 2001-06-04 2003-01-08 株式会社东芝 半导体存储器
JP2003157697A (ja) * 2001-11-21 2003-05-30 Toshiba Corp 半導体記憶装置
JP2003186758A (ja) * 2001-12-20 2003-07-04 Toshiba Corp 不揮発性半導体記憶装置

Also Published As

Publication number Publication date
JPWO2005109446A1 (ja) 2008-03-21
US7793192B2 (en) 2010-09-07
CN1950910A (zh) 2007-04-18
WO2005109446A1 (ja) 2005-11-17
KR101115843B1 (ko) 2012-03-09
JP4791356B2 (ja) 2011-10-12
US20070277076A1 (en) 2007-11-29
KR20070010164A (ko) 2007-01-22

Similar Documents

Publication Publication Date Title
CN100576360C (zh) 半导体存储器装置
US8006030B2 (en) Memory controller for identifying the last valid page/segment in a physical block of a flash memory
EP2162822B1 (en) Emerging bad block detection
JP5185156B2 (ja) メモリコントローラおよび半導体記憶装置
JP5192587B2 (ja) メモリシステムのコピーバック最適化
US6407949B1 (en) Mobile communication device having integrated embedded flash and SRAM memory
KR20070076849A (ko) 메모리 카드의 카피백 동작을 수행하는 장치 및 방법
JP4908083B2 (ja) メモリコントローラ
US20060036897A1 (en) Data storage device
RU2004128074A (ru) Прямой свопинг памяти между флэш-памятью nand и sram с кодированием с коррекцией ошибок
JP2004139503A (ja) 記憶装置及びその制御方法
US9123443B2 (en) Memory device, memory management device, and memory management method
US20110157985A1 (en) Nonvolatile semiconductor memory device
US20070294588A1 (en) Performing a diagnostic on a block of memory associated with a correctable read error
KR20170035983A (ko) 고체 상태 드라이브의 전송 버퍼 사용률을 향상시키기 위해 nand 페이지 버퍼들을 사용하는 방법 및 시스템
KR20220056783A (ko) 비정상적 셧다운과 연관된 효율적인 데이터 저장 이용
KR20030051393A (ko) 데이터 저장 장치
TW202044259A (zh) 快閃記憶體控制器、記憶體裝置以及存取快閃記憶體模組之方法
KR20170031311A (ko) 데이터 저장 장치 및 그것의 동작 방법
US20190179749A1 (en) Memory system, operating method thereof and nonvolatile memory device
KR20160028228A (ko) 플래시 메모리 장치, 플래시 메모리 시스템 및 이의 동작방법
KR20180005584A (ko) 비휘발성 메모리 시스템 및 에러 판정 방법
US20230214151A1 (en) Memory system and operating method thereof
US20240152348A1 (en) Firmware updating method and data storage device utilizing the same
US20240152347A1 (en) Firmware updating method and data storage device utilizing the same

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant