JP5185156B2 - メモリコントローラおよび半導体記憶装置 - Google Patents
メモリコントローラおよび半導体記憶装置 Download PDFInfo
- Publication number
- JP5185156B2 JP5185156B2 JP2009041203A JP2009041203A JP5185156B2 JP 5185156 B2 JP5185156 B2 JP 5185156B2 JP 2009041203 A JP2009041203 A JP 2009041203A JP 2009041203 A JP2009041203 A JP 2009041203A JP 5185156 B2 JP5185156 B2 JP 5185156B2
- Authority
- JP
- Japan
- Prior art keywords
- memory
- unit
- data
- logical
- storage state
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
- G06F12/023—Free address space management
- G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
- G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
- G11C16/349—Arrangements for evaluating degradation, retention or wearout, e.g. by counting erase cycles
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
- G06F2212/10—Providing a specific technical effect
- G06F2212/1032—Reliability improvement, data loss prevention, degraded operation etc
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Read Only Memory (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
- Memory System (AREA)
Description
以下、図面を参照して本発明の第1の実施の形態のメモリコントローラ10および半導体記憶装置2について説明する。
半導体記憶装置2の電源が入る、例えばホスト3と接続されると、メモリコントローラ10はROM19等の不揮発性記憶部に記憶されている情報をRAM14およびCPU11に転送する。このため、CPU11は、記憶状態確認部13およびリフレッシュ処理部12としての機能を具備する。もちろん、メモリコントローラ10が、CPU11から独立した記憶状態確認部13および/またはリフレッシュ処理部12を有していてもよい。
ホスト3からの処理終了の指示があるまで、メモリコントローラ10は以下に説明する所定の処理を繰り返す。
ホスト3から論理アドレスにもとづいて特定されたメモリセルに記憶されているデータの読み出し指示(コマンド)があった場合に、メモリコントローラ10は、論物変換テーブル16にもとづいて論理アドレスを物理アドレスに変換し、論理アドレスに対応した物理アドレスに該当するメモリセル31からデータを読み出して、復号処理を行い、ホスト3に出力する。
なお、アクセス回数記憶部15は、アクセス回数の多い論理ブロックのみを対象にアクセス回数を記憶、すなわちカウントし、記憶状態確認部13およびリフレッシュ処理部12はアクセス回数記憶部15がアクセス回数を記憶している論理ブロックのみを対象に、それぞれの処理を行ってもよい。
所定のアクセス回数ごとに、記憶状態確認部13は、その論理ブロックに属するメモリセルに記憶されているデータの記録状態を確認する。記録状態が所定の劣化状態、すなわち復号処理のときに所定数以上の誤り発生がない場合には、所定のアクセス回数を経過していてもリフレッシュ処理部12はリフレッシュ処理を行わない。
データの記憶状態が所定の劣化状態の場合に、リフレッシュ処理部12は、リフレッシュ処理を行う。リフレッシュ処理は論理ブロック情報を論物変換テーブル16により物理ブロック情報に変換して、物理ブロック単位で行われる。
ホスト3から電源遮断に先行して、「Cache Flushコマンド」等のコマンド信号による終了指示があった場合には、メモリコントローラ10はコマンド信号をトリガにメモリコントローラ10はアクセス回数記憶部15に記憶されているアクセス回数情報を不揮発記憶部に転送する。
次に、図5および図6を参照して本発明の第2の実施の形態のメモリコントローラ10Bおよび半導体記憶装置2Bについて説明する。第2の実施の形態のメモリコントローラ10Bおよび半導体記憶装置2Bは第1の実施の形態のメモリコントローラ10および半導体記憶装置2と類似しているため同じ構成要素には同じ符号を付し説明は省略する。
ここで、アクセス回数記憶部15Bの容量は、例えば、連続した4個の論理ブロックの大きさが4MBバイト、半導体メモリ部30の容量が4Gバイト、そして、アクセス回数が1k回ごとの桁上がり、すなわち所定の回数をカウントするために2バイト必要な場合には2kバイトとなる。すなわち、k個の論理ブロックを一つの論理ブロックグループとすることにより、アクセス回数記憶部15Bの容量を(1/k)に低減することができる。
2、2B…半導体記憶装置
3…ホスト
10、10B…メモリコントローラ
11…CPU
12、12B…リフレッシュ処理部
13、13B…記憶状態確認部
14…RAM
15、15B…アクセス回数記憶部
16…論理アドレス/物理アドレス変換テーブル(論物変換テーブル)
17…バス
20…ECC部
30…NAND型フラッシュメモリ部
31…メモリセル
32…ワード線
40、40A、40B…論理ブロック
41…物理ブロック
Claims (5)
- 複数のメモリセルを有するNAND型フラッシュメモリ部にデータを記憶し読み出しするための制御を行うメモリコントローラであって、
各メモリセルの前記NAND型フラッシュメモリ部における位置を示す物理アドレスと、前記各メモリセルの論理空間における位置を示す論理アドレスとを変換する論理アドレス/物理アドレス変換テーブルと、
前記各メモリセルから前記データを読み出すアクセス回数を、前記論理アドレスと対応して記憶するアクセス回数記憶部と、
所定の前記アクセス回数ごとに前記各メモリセルに記憶されているデータの記憶状態を確認する記憶状態確認部と、
前記データの前記記憶状態が所定の劣化状態の場合に、前記各メモリセルに記憶された前記データを、記憶しなおすリフレッシュ処理を行うリフレッシュ処理部と、を有することを特徴とするメモリコントローラ。 - 前記リフレッシュ処理部が、所定数の前記メモリセルからなるデータ消去単位である物理ブロック単位で、前記リフレッシュ処理を行い、
前記アクセス回数記憶部および前記記憶状態確認部が、前記物理ブロックと同じ大きさの論理ブロック単位で、それぞれの処理を行うことを特徴とする請求項1に記載のメモリコントローラ。 - 前記リフレッシュ処理部が、所定数の前記メモリセルからなるデータ消去単位である物理ブロック単位で、前記リフレッシュ処理を行い、
前記アクセス回数記憶部および前記記憶状態確認部が、前記物理ブロックと同じ大きさの論理ブロックを複数有する論理ブロックグループ単位で、それぞれの処理を行うことを特徴とする請求項1に記載のメモリコントローラ。 - 前記記憶状態確認部が確認した前記データの記憶状態が前記所定の劣化状態の場合に、ホストから前記リフレッシュ処理の指示があったときに、前記リフレッシュ処理部がリフレッシュ処理を行うことを特徴とする請求項1から請求項3のいずれか1項に記載のメモリコントローラ。
- 請求項1から請求項4のいずれか1項に記載のメモリコントローラを具備することを特徴とする半導体記憶装置。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009041203A JP5185156B2 (ja) | 2009-02-24 | 2009-02-24 | メモリコントローラおよび半導体記憶装置 |
US12/551,898 US9229851B2 (en) | 2009-02-24 | 2009-09-01 | Memory controller, semiconductor memory device and control method thereof |
KR1020100016092A KR20100097041A (ko) | 2009-02-24 | 2010-02-23 | 메모리 컨트롤러, 반도체 메모리 장치 및 그 제어 방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009041203A JP5185156B2 (ja) | 2009-02-24 | 2009-02-24 | メモリコントローラおよび半導体記憶装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010198219A JP2010198219A (ja) | 2010-09-09 |
JP5185156B2 true JP5185156B2 (ja) | 2013-04-17 |
Family
ID=42631895
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009041203A Expired - Fee Related JP5185156B2 (ja) | 2009-02-24 | 2009-02-24 | メモリコントローラおよび半導体記憶装置 |
Country Status (3)
Country | Link |
---|---|
US (1) | US9229851B2 (ja) |
JP (1) | JP5185156B2 (ja) |
KR (1) | KR20100097041A (ja) |
Families Citing this family (26)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8402217B2 (en) * | 2009-09-15 | 2013-03-19 | Marvell International Ltd. | Implementing RAID in solid state memory |
US8988800B1 (en) | 2009-09-15 | 2015-03-24 | Marvell International Ltd. | Error correction for storage devices |
US8612669B1 (en) | 2010-06-28 | 2013-12-17 | Western Digital Technologies, Inc. | System and method for performing data retention in solid-state memory using copy commands and validity and usage data |
JP5604313B2 (ja) * | 2011-01-12 | 2014-10-08 | 株式会社メガチップス | メモリアクセス制御装置 |
US9176800B2 (en) * | 2011-08-31 | 2015-11-03 | Micron Technology, Inc. | Memory refresh methods and apparatuses |
JP2013069183A (ja) * | 2011-09-26 | 2013-04-18 | Toshiba Corp | コントローラおよびメモリシステム |
US9081663B2 (en) * | 2011-11-18 | 2015-07-14 | Stec, Inc. | Optimized garbage collection algorithm to improve solid state drive reliability |
JP2013122793A (ja) | 2011-12-09 | 2013-06-20 | Toshiba Corp | 不揮発性半導体記憶装置 |
US8760921B2 (en) | 2012-08-28 | 2014-06-24 | Kabushiki Kaisha Toshiba | Storage device and control method of nonvolatile memory |
TWI506642B (zh) * | 2012-12-07 | 2015-11-01 | Phison Electronics Corp | 記憶體修復方法、記憶體控制器與記憶體儲存裝置 |
US20140173239A1 (en) * | 2012-12-19 | 2014-06-19 | Apple Inc. | Refreshing of memory blocks using adaptive read disturb threshold |
US9342401B2 (en) | 2013-09-16 | 2016-05-17 | Sandisk Technologies Inc. | Selective in-situ retouching of data in nonvolatile memory |
JP5981906B2 (ja) * | 2013-12-17 | 2016-08-31 | 京セラドキュメントソリューションズ株式会社 | 画像形成装置 |
KR102110767B1 (ko) | 2013-12-24 | 2020-06-09 | 삼성전자 주식회사 | 메모리 컨트롤러 구동방법 및 메모리 컨트롤러 |
US9230689B2 (en) * | 2014-03-17 | 2016-01-05 | Sandisk Technologies Inc. | Finding read disturbs on non-volatile memories |
US20150317204A1 (en) * | 2014-04-30 | 2015-11-05 | Lsi Corporation | Systems and Methods for Efficient Data Refresh in a Storage Device |
US9431052B2 (en) | 2014-06-26 | 2016-08-30 | Marvell World Trade Ltd. | Two dimensional magnetic recording systems, devices and methods |
JP6226830B2 (ja) * | 2014-07-24 | 2017-11-08 | 株式会社東芝 | 情報処理装置、データアクセス方法およびプログラム |
US9767045B2 (en) * | 2014-08-29 | 2017-09-19 | Memory Technologies Llc | Control for authenticated accesses to a memory device |
JP2016085677A (ja) * | 2014-10-28 | 2016-05-19 | 富士通株式会社 | メモリ管理方法、メモリ管理プログラム及び情報処理装置 |
KR102250423B1 (ko) | 2015-01-13 | 2021-05-12 | 삼성전자주식회사 | 불휘발성 메모리 시스템 및 그것의 동작 방법 |
KR102277521B1 (ko) | 2015-01-23 | 2021-07-16 | 삼성전자주식회사 | 저장 장치 및 그것의 리드 리클레임 및 읽기 방법 |
JP6423282B2 (ja) * | 2015-02-18 | 2018-11-14 | ラピスセミコンダクタ株式会社 | メモリ制御装置及びメモリ制御方法 |
KR102606490B1 (ko) | 2016-06-30 | 2023-11-30 | 삼성전자주식회사 | 불휘발성 메모리 장치 및 컨트롤러를 포함하는 스토리지 장치 |
KR102634813B1 (ko) * | 2016-10-10 | 2024-02-13 | 에스케이하이닉스 주식회사 | 데이터 저장 장치 및 그것의 동작 방법 |
US10839935B2 (en) * | 2019-02-05 | 2020-11-17 | International Business Machines Corporation | Dynamic redundancy for memory |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07219720A (ja) * | 1993-10-01 | 1995-08-18 | Hitachi Maxell Ltd | 半導体メモリ装置ならびにその制御方法 |
JP3507132B2 (ja) * | 1994-06-29 | 2004-03-15 | 株式会社日立製作所 | フラッシュメモリを用いた記憶装置およびその記憶制御方法 |
JP3176019B2 (ja) * | 1995-04-05 | 2001-06-11 | 株式会社東芝 | 不揮発性半導体記憶部を含む記憶システム |
US7039788B1 (en) * | 2002-10-28 | 2006-05-02 | Sandisk Corporation | Method and apparatus for splitting a logical block |
CN100483552C (zh) * | 2002-10-28 | 2009-04-29 | 桑迪士克股份有限公司 | 在非易失性存储系统中执行自动磨损平衡的方法 |
JP4256198B2 (ja) | 2003-04-22 | 2009-04-22 | 株式会社東芝 | データ記憶システム |
US8000134B2 (en) * | 2006-05-15 | 2011-08-16 | Apple Inc. | Off-die charge pump that supplies multiple flash devices |
JP2008090778A (ja) * | 2006-10-05 | 2008-04-17 | Matsushita Electric Ind Co Ltd | 不揮発性メモリ用メモリコントローラ、不揮発性記憶装置、不揮発性記憶システム、不揮発性メモリのメモリ制御方法 |
JP2008181380A (ja) * | 2007-01-25 | 2008-08-07 | Toshiba Corp | メモリシステムおよびその制御方法 |
JP5661227B2 (ja) * | 2007-02-07 | 2015-01-28 | 株式会社メガチップス | メモリコントローラ |
JP2008287404A (ja) * | 2007-05-16 | 2008-11-27 | Hitachi Ltd | 読み出しによる非アクセスメモリセルのデータ破壊を検出及び回復する装置、及びその方法 |
EP2077559B1 (en) * | 2007-12-27 | 2012-11-07 | Hagiwara Solutions Co., Ltd. | Refresh method of a flash memory |
JP2010092528A (ja) | 2008-10-06 | 2010-04-22 | Toshiba Corp | 不揮発性半導体記憶装置 |
-
2009
- 2009-02-24 JP JP2009041203A patent/JP5185156B2/ja not_active Expired - Fee Related
- 2009-09-01 US US12/551,898 patent/US9229851B2/en active Active
-
2010
- 2010-02-23 KR KR1020100016092A patent/KR20100097041A/ko not_active Application Discontinuation
Also Published As
Publication number | Publication date |
---|---|
US9229851B2 (en) | 2016-01-05 |
KR20100097041A (ko) | 2010-09-02 |
US20100217919A1 (en) | 2010-08-26 |
JP2010198219A (ja) | 2010-09-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5185156B2 (ja) | メモリコントローラおよび半導体記憶装置 | |
EP2115594B1 (en) | Memory system | |
US8255762B2 (en) | Semiconductor memory device with error correction | |
US8037232B2 (en) | Data protection method for power failure and controller using the same | |
US8732553B2 (en) | Memory system and control method thereof | |
TWI382422B (zh) | 根據錯誤更正碼更新快閃記憶體之資料頁面之儲存裝置與方法 | |
US8331151B2 (en) | Semiconductor memory including control unit responsive to erase command to determine selection of redundant memory block | |
US10503433B2 (en) | Memory management method, memory control circuit unit and memory storage device | |
US11467758B2 (en) | Data writing method using different programming modes based on the number of available physical erasing units, memory control circuit unit and memory storage device | |
US11907059B2 (en) | Abnormal power loss recovery method, memory control circuit unit, and memory storage device | |
US9778862B2 (en) | Data storing method for preventing data losing during flush operation, memory control circuit unit and memory storage apparatus | |
TWI393146B (zh) | 具有錯誤修正碼容量設定單元之快閃記憶體控制器及其方法 | |
US11216334B1 (en) | Data reading method, memory storage device and memory control circuit unit | |
JP2006221334A (ja) | メモリコントローラ、フラッシュメモリシステム及びフラッシュメモリの制御方法 | |
US9760456B2 (en) | Memory management method, memory storage device and memory control circuit unit | |
JP4582078B2 (ja) | メモリコントローラ及びフラッシュメモリシステム、並びにフラッシュメモリの制御方法 | |
JP2005292925A (ja) | メモリコントローラ、フラッシュメモリシステム、並びに、フラッシュメモリの制御方法 | |
US11409596B1 (en) | Encoding control method, memory storage device and memory control circuit unit | |
JP2012037971A (ja) | メモリコントローラ及びメモリコントローラを備える不揮発性メモリシステム、並びに不揮発性メモリの制御方法 | |
CN118295598A (zh) | 存储器管理方法以及存储器存储装置 | |
CN117762819A (zh) | 存取快闪存储器模块的方法与相关的快闪存储器控制器及记忆装置 | |
CN117762820A (zh) | 存取快闪存储器模块的方法与相关的快闪存储器控制器及记忆装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110318 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20121214 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20121225 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130117 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160125 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |