TWI506642B - 記憶體修復方法、記憶體控制器與記憶體儲存裝置 - Google Patents
記憶體修復方法、記憶體控制器與記憶體儲存裝置 Download PDFInfo
- Publication number
- TWI506642B TWI506642B TW102101817A TW102101817A TWI506642B TW I506642 B TWI506642 B TW I506642B TW 102101817 A TW102101817 A TW 102101817A TW 102101817 A TW102101817 A TW 102101817A TW I506642 B TWI506642 B TW I506642B
- Authority
- TW
- Taiwan
- Prior art keywords
- volatile memory
- rewritable non
- module
- memory module
- data
- Prior art date
Links
Description
本發明是有關於一種記憶體修復方法以及使用此方法的記憶體控制器與記憶體儲存裝置。
數位相機、手機與MP3在這幾年來的成長十分迅速，使得消費者對儲存媒體的需求也急速增加。由於可複寫式非揮發性記憶體(rewritable non-volatile memory)具有資料非揮發性、省電、體積小、無機械結構、讀寫速度快等特性，最適於可攜式電子產品，例如筆記型電腦。固態硬碟就是一種以快閃記憶體作為儲存媒體的儲存裝置。因此，近年快閃記憶體產業成為電子產業中相當熱門的一環。
圖1是根據習知技術所繪示之快閃記憶體元件的示意圖。
請參照圖1，快閃記憶體元件1包含用於儲存電子的電荷捕捉層(charge traping layer)2、用於施加偏壓的控制閘極(Control Gate)3、穿遂氧化層(Tunnel Oxide)4與多晶矽間介電層(Interpoly
Dielectric)5。當欲寫入資料至快閃記憶體元件1時，可藉由將電子注入電荷補捉層2以改變快閃記憶體元件1的臨界電壓，由此定義快閃記憶體元件1的數位高低態，而實現儲存資料的功能。在此，注入電子至電荷補捉層2的過程稱為程式化。反之，當欲將所儲存之資料移除時，藉由將所注入之電子從電荷補捉層2中移除，則可使快閃記憶體元件1回復為未被程式化前的狀態。
在寫入與抹除過程中，快閃記憶體元件1會隨著電子的多次的注入與移除而造成磨損，導致電子寫入速度增加並造成臨界電壓分佈變寬。因此，在快閃記憶體元件1被程式化後無法被正確地識別其儲存狀態，而產生錯誤位元。
本發明提供一種記憶體修復方法、記憶體控制器與記憶體儲存裝置，其能夠將劣化的記憶胞修復，以回復記憶體的儲存能力。
本發明範例實施例的記憶體修復方法用於一可複寫式非揮發性記憶體模組。此快閃記憶體修復方法包括監控該可複寫式非揮發性記憶體模組的至少其中一部分的磨損程度；以及當可複寫式非揮發性記憶體模組的此其中一部分的磨損程度大於門檻值時，加熱此可複寫式非揮發性記憶體模組的此至少其中一部分。
在本發明的一實施例中，可複寫式非揮發性記憶體模組的此至少其中一部份的溫度會被加熱至介於攝氏100度至攝氏
600度之間。
在本發明的一實施例中，上述的可複寫式非揮發性記憶體模組包括第一可複寫式非揮發性記憶體子模組與第二可複寫式非揮發性記憶體子模組，第一可複寫式非揮發性記憶體子模組是由第一可複寫式非揮發性記憶體晶片與第一加熱器封裝而成，並且第二可複寫式非揮發性記憶體子模組是由第二可複寫式非揮發性記憶體晶片與第二加熱器封裝而成。其中監控可複寫式非揮發性記憶體模組的磨損程度的步驟包括記錄第一可複寫式非揮發性記憶體晶片的磨損程度值。其中當可複寫式非揮發性記憶體模組的該磨損程度大於門檻值時，加熱可複寫式非揮發性記憶體模組的步驟包括：判斷第一可複寫式非揮發性記憶體晶片的磨損程度值是否大於門檻值；倘若第一可複寫式非揮發性記憶體晶片的磨損程度值大於門檻值時，將儲存在第一可複寫式非揮發性記憶體晶片上的資料複製到第二可複寫式非揮發性記憶體晶片中並且透過第一加熱器加熱第一可複寫式非揮發性記憶體晶片，其中第一可複寫式非揮發性記憶體晶片會被加熱至介於攝氏100度至攝氏600度之間並且維持一預設時間；以及將複製到第二可複寫式非揮發性記憶體晶片的資料回存至第一可複寫式非揮發性記憶體晶片中。
在本發明的一實施例中，上述的可複寫式非揮發性記憶體模組包括第一可複寫式非揮發性記憶體子模組，並且第一可複寫式非揮發性記憶體子模組是由第一可複寫式非揮發性記憶體晶
片與第一加熱器封裝而成。其中監控可複寫式非揮發性記憶體模組的磨損程度的步驟包括記錄第一可複寫式非揮發性記憶體晶片的磨損程度值。其中當可複寫式非揮發性記憶體模組的磨損程度大於門檻值時，加熱可複寫式非揮發性記憶體模組的步驟包括：判斷第一可複寫式非揮發性記憶體晶片的磨損程度值是否大於門檻值；倘若第一可複寫式非揮發性記憶體晶片的磨損程度值大於門檻值時，將儲存在第一可複寫式非揮發性記憶體晶片上的資料複製到緩衝記憶體中並且透過第一加熱器加熱第一可複寫式非揮發性記憶體晶片，其中第一可複寫式非揮發性記憶體晶片會被加熱至介於攝氏100度至攝氏600度之間並且維持一預設時間；以及將複製到緩衝記憶體的該資料回存至第一可複寫式非揮發性記憶體晶片中。
在本發明的一實施例中，上述的可複寫式非揮發性記憶體模組包括多個實體抹除單元並且每一實體抹除單元配置有一加熱電路。其中監控可複寫式非揮發性記憶體模組的磨損程度的步驟包括記錄每一實體抹除單元的磨損程度值。其中當可複寫式非揮發性記憶體模組的磨損程度值大於門檻值時，加熱可複寫式非揮發性記憶體模組的步驟包括：判斷此些實體抹除單元之中的一第一實體抹除單元的磨損程度值是否大於門檻值；倘若第一實體抹除單元的磨損程度值大於門檻值時，將儲存在第一實體抹除單元上的資料複製到此些實體抹除單元之中的第二實體抹除單元中並且透過對應第一實體抹除單元的加熱電路加熱第一實體抹除單
元，其中第一實體抹除單元會被加熱至介於攝氏100度至攝氏600度之間並且維持一預設時間；以及將複製到第二實體抹除單元的資料回存至第一實體抹除單元中。
在本發明的一實施例中，上述的第一可複寫式非揮發性記憶體晶片的磨損程度值是根據第一可複寫式非揮發性記憶體晶片的抹除次數、寫入次數、錯誤位元數、錯誤位元比例及讀取次數的至少其中之一來計算。
在本發明的一實施例中，上述的第一實體抹除單元的磨損程度值是根據第一實體抹除單元的抹除次數、寫入次數、錯誤位元數、錯誤位元比例及讀取次數的至少其中之一來計算。
在本發明的一實施例中，上述可複寫式非揮發性記憶體模組的至少其中一部分為一記憶體晶粒或一記憶體區塊面。
本發明範例實施例的記憶體控制器用於控制可複寫式非揮發性記憶體模組並且包括主機介面、記憶體介面、緩衝記憶體與記憶體管理電路。主機介面用以耦接至主機系統，記憶體介面用以耦接至可複寫式非揮發性記憶體模組，並且記憶體管理電路耦接至主機介面、記憶體介面與緩衝記憶體。記憶體管理電路用以監控可複寫式非揮發性記憶體模組的至少其中一部份的磨損程度。當該可複寫式非揮發性記憶體模組的該至少其中一部份的磨損程度大於門檻值時，記憶體管理電路指示加熱可複寫式非揮發性記憶體模組的此至少其中一部分。
在本發明的一實施例中，上述的可複寫式非揮發性記憶
體模組包括第一可複寫式非揮發性記憶體子模組與第二可複寫式非揮發性記憶體子模組，第一可複寫式非揮發性記憶體子模組是由第一可複寫式非揮發性記憶體晶片與第一加熱器封裝而成，並且第二可複寫式非揮發性記憶體子模組是由第二可複寫式非揮發性記憶體晶片與第二加熱器封裝而成。在上述監控此可複寫式非揮發性記憶體模組的至少一部份的磨損程度的運作中，記憶體管理電路記錄第一可複寫式非揮發性記憶體晶片的磨損程度值。在上述當可複寫式非揮發性記憶體模組的至少其中之一的磨損程度大於門檻值時，加熱可複寫式非揮發性記憶體模組的此至少其中之一的運作中，記憶體管理電路會判斷第一可複寫式非揮發性記憶體晶片的該磨損程度值是否大於該門檻值。倘若第一可複寫式非揮發性記憶體晶片的磨損程度值大於門檻值時，記憶體管理電路會將儲存在第一可複寫式非揮發性記憶體晶片上的資料複製到第二可複寫式非揮發性記憶體晶片中，透過第一加熱器加熱第一可複寫式非揮發性記憶體晶片，並且將複製到第二可複寫式非揮發性記憶體晶片的資料回存至第一可複寫式非揮發性記憶體晶片中，第一可複寫式非揮發性記憶體晶片會被加熱至介於攝氏100度至攝氏600度之間並且維持一預設時間。
在本發明的一實施例中，上述的可複寫式非揮發性記憶體模組包括第一可複寫式非揮發性記憶體子模組，並且第一可複寫式非揮發性記憶體子模組是由第一可複寫式非揮發性記憶體晶片與第一加熱器封裝而成。在上述監控可複寫式非揮發性記憶體
模組的至少一部份的磨損程度的運作中，記憶體管理電路記錄第一可複寫式非揮發性記憶體晶片的磨損程度值。在上述當可複寫式非揮發性記憶體模組的至少其中之一的磨損程度大於門檻值時，加熱可複寫式非揮發性記憶體模組的至少其中之一的運作中，記憶體管理電路會判斷第一可複寫式非揮發性記憶體晶片的磨損程度值是否大於門檻值，其中倘若第一可複寫式非揮發性記憶體晶片的磨損程度值大於該門檻值時，記憶體管理電路會將儲存在第一可複寫式非揮發性記憶體晶片上的資料複製到緩衝記憶體中，透過第一加熱器加熱第一可複寫式非揮發性記憶體晶片，並且將複製到緩衝記憶體的該資料回存至第一可複寫式非揮發性記憶體晶片中，其中第一可複寫式非揮發性記憶體晶片會被加熱至介於攝氏100度至攝氏600度之間並且維持一預設時間。
在本發明的一實施例中，上述的可複寫式非揮發性記憶體模組包括多個實體抹除單元並且每一實體抹除單元配置有一加熱電路。在監控該可複寫式非揮發性記憶體模組的磨損程度的運作中，記憶體管理電路會記錄每一實體抹除單元的磨損程度值。在上述當可複寫式非揮發性記憶體模組的至少其中之一的磨損程度大於門檻值時，加熱可複寫式非揮發性記憶體模組的至少其中之一的運作中，記憶體管理電路會判斷此些實體抹除單元之中的第一實體抹除單元的磨損程度值是否大於門檻值，其中倘若第一實體抹除單元的磨損程度值大於此門檻值時，記憶體管理電路會將儲存在第一實體抹除單元上的資料複製到此些實體抹除單元之
中的第二實體抹除單元中，透過對應此第一實體抹除單元的加熱電路加熱第一實體抹除單元，並且將複製到第二實體抹除單元的資料回存至第一實體抹除單元中，其中第一實體抹除單元會被加熱至介於攝氏100度至攝氏600度之間並且維持一預設時間。
本發明範例實施例的記憶體儲存裝置包括連接器、可複寫式非揮發性記憶體模組與記憶體控制器。連接器用以耦接至主機系統。記憶體控制器具有緩衝記憶體且耦接至連接器與可複寫式非揮發性記憶體模組。此外，記憶體控制器用以監控可複寫式非揮發性記憶體模組的至少其中一部份的磨損程度。當可複寫式非揮發性記憶體模組的至少其中一部份的磨損程度大於門檻值時，記憶體控制器指示加熱此可複寫式非揮發性記憶體模組的至少其中一部分。
在本發明的一實施例中，上述的可複寫式非揮發性記憶體模組包括第一可複寫式非揮發性記憶體子模組與第二可複寫式非揮發性記憶體子模組，第一可複寫式非揮發性記憶體子模組是由第一可複寫式非揮發性記憶體晶片與第一加熱器封裝而成，並且第二可複寫式非揮發性記憶體子模組是由第二可複寫式非揮發性記憶體晶片與第二加熱器封裝而成。在上述監控此可複寫式非揮發性記憶體模組的至少一部份的磨損程度的運作中，記憶體管理電路記錄第一可複寫式非揮發性記憶體晶片的磨損程度值。在上述當可複寫式非揮發性記憶體模組的至少其中之一的磨損程度大於門檻值時，加熱可複寫式非揮發性記憶體模組的此至少其中
之一的運作中，記憶體控制器會判斷第一可複寫式非揮發性記憶體晶片的該磨損程度值是否大於該門檻值。倘若第一可複寫式非揮發性記憶體晶片的磨損程度值大於門檻值時，記憶體控制器會將儲存在第一可複寫式非揮發性記憶體晶片上的資料複製到第二可複寫式非揮發性記憶體晶片中，透過第一加熱器加熱第一可複寫式非揮發性記憶體晶片，並且將複製到第二可複寫式非揮發性記憶體晶片的資料回存至第一可複寫式非揮發性記憶體晶片中，第一可複寫式非揮發性記憶體晶片會被加熱至介於攝氏100度至攝氏600度之間並且維持一預設時間。
在本發明的一實施例中，上述的可複寫式非揮發性記憶體模組包括第一可複寫式非揮發性記憶體子模組，並且第一可複寫式非揮發性記憶體子模組是由第一可複寫式非揮發性記憶體晶片與第一加熱器封裝而成。在上述監控可複寫式非揮發性記憶體模組的至少一部份的磨損程度的運作中，記憶體控制器記錄第一可複寫式非揮發性記憶體晶片的磨損程度值。在上述當可複寫式非揮發性記憶體模組的至少其中之一的磨損程度大於門檻值時，加熱可複寫式非揮發性記憶體模組的至少其中之一的運作中，記憶體控制器會判斷第一可複寫式非揮發性記憶體晶片的磨損程度值是否大於門檻值，其中倘若第一可複寫式非揮發性記憶體晶片的磨損程度值大於該門檻值時，記憶體控制器會將儲存在第一可複寫式非揮發性記憶體晶片上的資料複製到緩衝記憶體中，透過第一加熱器加熱第一可複寫式非揮發性記憶體晶片，並且將複製
到緩衝記憶體的該資料回存至第一可複寫式非揮發性記憶體晶片中，其中第一可複寫式非揮發性記憶體晶片會被加熱至介於攝氏100度至攝氏600度之間並且維持一預設時間。
在本發明的一實施例中，上述的可複寫式非揮發性記憶體模組包括多個實體抹除單元並且每一實體抹除單元配置有一加熱電路。在監控該可複寫式非揮發性記憶體模組的磨損程度的運作中，記憶體控制器會記錄每一實體抹除單元的磨損程度值。在上述當可複寫式非揮發性記憶體模組的至少其中之一的磨損程度大於門檻值時，加熱可複寫式非揮發性記憶體模組的至少其中之一的運作中，記憶體控制器會判斷此些實體抹除單元之中的第一實體抹除單元的磨損程度值是否大於門檻值，其中倘若第一實體抹除單元的磨損程度值大於此門檻值時，記憶體控制器會將儲存在第一實體抹除單元上的資料複製到此些實體抹除單元之中的第二實體抹除單元中，透過對應此第一實體抹除單元的加熱電路加熱第一實體抹除單元，並且將複製到第二實體抹除單元的資料回存至第一實體抹除單元中，其中第一實體抹除單元會被加熱至介於攝氏100度至攝氏600度之間並且維持一預設時間。
基於上述，本範例實施的記憶體修復方法、記憶體控制器與記憶體儲存裝置能夠適時的將劣化的可複寫式非揮發性記憶體模組修復，以回復記憶胞的資料保存能力，由此可靠地儲存資料。
為讓本發明的上述特徵和優點能更明顯易懂，下文特舉
實施例，並配合所附圖式作詳細說明如下。
1‧‧‧快閃記憶體元件
2‧‧‧電荷補捉層
3‧‧‧控制閘極
4‧‧‧穿遂氧化層
5‧‧‧多晶矽間介電層
S1001、S1003、S1005‧‧‧記憶體修復方法的步驟
1000‧‧‧主機系統
1100‧‧‧電腦
1102‧‧‧微處理器
1104‧‧‧隨機存取記憶體
1106‧‧‧輸入/輸出裝置
1108‧‧‧系統匯流排
1110‧‧‧資料傳輸介面
1202‧‧‧滑鼠
1204‧‧‧鍵盤
1206‧‧‧顯示器
1252‧‧‧印表機
1256‧‧‧隨身碟
1214‧‧‧記憶卡
1216‧‧‧固態硬碟
1310‧‧‧數位相機
1312‧‧‧SD卡
1314‧‧‧MMC卡
1316‧‧‧記憶棒
1318‧‧‧CF卡
1320‧‧‧嵌入式儲存裝置
100‧‧‧記憶體儲存裝置
102‧‧‧連接器
104‧‧‧記憶體控制器
106‧‧‧可複寫式非揮發性記憶體模組
202‧‧‧記憶體管理電路
206‧‧‧記憶體介面
252‧‧‧緩衝記憶體
254‧‧‧電源管理電路
256‧‧‧錯誤檢查與校正電路
900‧‧‧記憶體儲存裝置
906‧‧‧可複寫式非揮發性記憶體模組
S901、S903、S905、S907、S909‧‧‧記憶體修復方法的步驟
S1201、S1203、S1205、S1207、S1209‧‧‧記憶體修復方法的步驟
圖1是根據習知技術所繪示之快閃記憶體元件的示意圖。
圖2是根據本發明範例實施例所繪示之記憶體修復方法的流程圖。
圖3是根據第一範例實施例所繪示的主機系統與記憶體儲存裝置。
圖4是根據一範例實施例所繪示的電腦、輸入/輸出裝置與記憶體儲存裝置的示意圖。
圖5是根據一範例實施例所繪示的主機系統與記憶體儲存裝置的示意圖。
圖6是繪示根據第一範例實施例所繪示之記憶體儲存裝置的概要方塊圖。
圖7A~7B是根據本發明第一範例實施例所繪示之封裝可複寫式非揮發性記憶體晶片與加熱器的示意圖。
圖7C~7D是根據本發明另一範例實施例所繪示之封裝可複寫式非揮發性記憶體晶片與加熱器的示意圖。
圖8是根據第一範例實施例所繪示之記憶體控制器的概要方塊圖。
圖9是根據本發明第一範例實施例所繪示之記憶體修復方法
的流程圖。
圖10是根據本發明第二範例實施例所繪示之記憶體儲存裝置的概要方塊圖。
圖11是根據本發明第二範例實施例所繪示之實體抹除單元的結構示意圖。
圖12是根據本發明第一範例實施例所繪示之記憶體修復方法的流程圖。
圖13是根據另一範例實施例所繪示之實體抹除單元的結構示意圖。
在寫入與抹除運作過程中，可複寫式非揮發性記憶體模組的部分結構(例如，穿遂氧化層)可能會因為隨著電子的多次的注入與移除而造成磨損，導致電子寫入速度增加並造成臨界電壓分佈變寬。為了回復可複寫式非揮發性記憶體模組的儲存可靠度，如圖2所示，在一範例實施例中，可複寫式非揮發性記憶體模組的至少一部份的磨損程度會被監控(步驟S1001)，並且被判斷是否超過一門檻值(步驟S1003)。倘若可複寫式非揮發性記憶體模組的此至少一部份的磨損程度被判斷超過此門檻值時，可複寫式非揮發性記憶體模組的此至少一部份會被加熱(S1005)，以使得可複寫式非揮發性記憶體模組的此至少一部份的溫度提升至介於攝氏100度至攝氏600度之間。以下將以數個範例實施例並
配合圖示來詳細描述本發明。
一般而言，記憶體儲存裝置(亦稱，記憶體儲存系統)包括可複寫式非揮發性記憶體模組與控制器(亦稱，控制電路)。通常記憶體儲存裝置是與主機系統一起使用，以使主機系統可將資料寫入至記憶體儲存裝置或從記憶體儲存裝置中讀取資料。
圖3是根據第一範例實施例所繪示的主機系統與記憶體儲存裝置。
請參照圖3，主機系統1000一般包括電腦1100與輸入/輸出(input/output,I/O)裝置1106。電腦1100包括微處理器1102、隨機存取記憶體(random access memory,RAM)1104、系統匯流排1108與資料傳輸介面1110。輸入/輸出裝置1106包括如圖4的滑鼠1202、鍵盤1204、顯示器1206與印表機1252。必須瞭解的是，圖4所示的裝置非限制輸入/輸出裝置1106，輸入/輸出裝置1106可更包括其他裝置。
在本發明實施例中，記憶體儲存裝置100是透過資料傳輸介面1110與主機系統1000的其他元件耦接。藉由微處理器1102、隨機存取記憶體1104與輸入/輸出裝置1106的運作可將資料寫入至記憶體儲存裝置100或從記憶體儲存裝置100中讀取資料。例如，記憶體儲存裝置100可以是如圖4所示的隨身碟1256、記憶卡1214或固態硬碟(Solid State Drive,SSD)1216等的可複寫式非揮發性記憶體儲存裝置。
一般而言，主機系統1000為可實質地與記憶體儲存裝置100配合以儲存資料的任意系統。雖然在本範例實施例中，主機系統1000是以電腦系統來作說明，然而，在本發明另一範例實施例中主機系統1000可以是數位相機、攝影機、通信裝置、音訊播放器或視訊播放器等系統。例如，在主機系統為數位相機(攝影機)1310時，可複寫式非揮發性記憶體儲存裝置則為其所使用的SD卡1312、MMC卡1314、記憶棒(memory stick)1316、CF卡1318或嵌入式儲存裝置1320(如圖5所示)。嵌入式儲存裝置1320包括嵌入式多媒體卡(Embedded MMC,eMMC)。值得一提的是，嵌入式多媒體卡是直接耦接於主機系統的基板上。
圖6是繪示根據第一範例實施例所繪示之記憶體儲存裝置的概要方塊圖。
請參照圖6，記憶體儲存裝置100包括連接器102、記憶體控制器104與可複寫式非揮發性記憶體模組106。
在本範例實施例中，連接器102是相容於通用序列匯流排(Universal Serial Bus,USB)標準。然而，必須瞭解的是，本發明不限於此，連接器102亦可以是符合並列先進附件(Parallel Advanced Technology Attachment,PATA)標準、電氣和電子工程師協會(Institute of Electrical and Electronic Engineers,IEEE)1394標準、高速周邊零件連接介面(Peripheral Component Interconnect Express,PCI Express)標準、安全數位(Secure Digital,SD)介面標準、序列先進附件(Serial Advanced Technology Attachment,SATA)
標準、超高速一代(Ultra High Speed-I,UHS-I)介面標準、超高速二代(Ultra High Speed-II,UHS-II)介面標準、記憶棒(Memory Stick,MS)介面標準、多媒體儲存卡(Multi Media Card,MMC)介面標準、崁入式多媒體儲存卡(Embedded Multimedia Card,eMMC)介面標準、通用快閃記憶體(Universal Flash Storage,UFS)介面標準、小型快閃(Compact Flash,CF)介面標準、整合式驅動電子介面(Integrated Device Electronics,IDE)標準或其他適合的標準。
記憶體控制器104用以執行以硬體型式或韌體型式實作的多個邏輯閘或控制指令，並且根據主機系統1000的指令在可複寫式非揮發性記憶體模組106中進行資料的寫入、讀取與抹除等運作。
可複寫式非揮發性記憶體模組106包括第一可複寫式非揮發性記憶體子模組106a與第二可複寫式非揮發性記憶體子模組106b。第一可複寫式非揮發性記憶體子模組106a是由第一可複寫式非揮發性記憶體晶片106-1與第一加熱器108-1封裝而成，並且第二可複寫式非揮發性記憶體子模組106b是由第二可複寫式非揮發性記憶體晶片106-2與第二加熱器108-2封裝而成。
第一可複寫式非揮發性記憶體晶片106-1與第二可複寫式非揮發性記憶體晶片106-2是耦接至記憶體控制器104，並且用以儲存主機系統1000所寫入之資料。例如，第一可複寫式非揮發性記憶體晶片106-1與第二可複寫式非揮發性記憶體晶片106-2可為單階記憶胞(Single Level Cell,SLC)NAND型快閃記憶體晶片
(即，一個記憶胞中可儲存1個位元資料的快閃記憶體晶片)、多階記憶胞(Multi Level Cell,MLC)NAND型快閃記憶體晶片(即，一個記憶胞中可儲存2個位元資料的快閃記憶體晶片模組)、複數階記憶胞(Trinary Level Cell，TLC)NAND型快閃記憶體晶片(即，一個記憶胞中可儲存3個位元資料的快閃記憶體晶片)或者其他具有相同特性的記憶體晶片。
第一加熱器108-1與第二加熱器108-2是耦接至記憶體控制器104並且分別地用以加熱第一可複寫式非揮發性記憶體晶片106-1與第二可複寫式非揮發性記憶體晶片106-2。具體來說，第一加熱器108-1是被封裝在第一可複寫式非揮發性記憶體晶片106-1的下方(如圖7A所示)並且第二加熱器108-2是被封裝在第二可複寫式非揮發性記憶體晶片106-2的下方(如圖7B所示)。並且，第一加熱器108-1可將第一可複寫式非揮發性記憶體晶片106-1的溫度加熱至介於攝氏100度與攝氏600度之間並且第二加熱器108-2可將第二可複寫式非揮發性記憶體晶片106-2的溫度加熱至介於攝氏100度與攝氏600度之間。例如，第一加熱器108-1可將第一可複寫式非揮發性記憶體晶片106-1的溫度加熱至攝氏300度並且第二加熱器108-2可將第二可複寫式非揮發性記憶體晶片106-2的溫度加熱至攝氏300度。值得一提的是，儘管在本範例實施例中，加熱器是被封裝在可複寫式非揮發性記憶體晶片的下方，但本發明不限於此。例如，在本發明另一範例實施例中，加熱器是被封裝在可複寫式非揮發性記憶體晶片的上方。此外，
在本發明又一實施例中，可複寫式非揮發性記憶體晶片的上方與下方亦可同時配置有加熱器。再者，在本發明再一實施例中，可複寫式非揮發性記憶體晶片的每一側皆可配置加熱器。
此外，必須了解的是，儘管在本範例實施例中，加熱器會被配置以對整個可複寫式非揮發性記憶體晶片為單位來進行加熱，但本發明不限於此。例如，在本發明另一範例實施例中，可複寫式非揮發性記憶體晶片是多個記憶體晶粒(die)或記憶體區塊面(plane)所組成，並且多個加熱器會對應於此些記憶體晶粒(die)或記憶體區塊面(plane)來分別地被配置，以加熱對應的記憶體晶粒(die)或記憶體區塊面(plane)。
圖8是根據第一範例實施例所繪示之記憶體控制器的概要方塊圖。必須瞭解的是，圖8所示之記憶體控制器的結構僅為一範例，本發明不以此為限。
請參照圖12，記憶體控制器104包括記憶體管理電路202、主機介面204與記憶體介面206。
記憶體管理電路202用以控制記憶體控制器104的整體運作。具體來說，記憶體管理電路202具有多個控制指令，並且在記憶體儲存裝置100運作時，此些控制指令會被執行以進行資料的寫入、讀取與抹除等運作。
在本範例實施例中，記憶體管理電路202的控制指令是以韌體型式來實作。例如，記憶體管理電路202具有微處理器單元(未繪示)與唯讀記憶體(未繪示)，並且此些控制指令是被燒錄至
此唯讀記憶體中。當記憶體儲存裝置100運作時，此些控制指令會由微處理器單元來執行以進行資料的寫入、讀取與抹除等運作。
在本發明另一範例實施例中，記憶體管理電路202的控制指令亦可以程式碼型式儲存於可複寫式非揮發性記憶體模組106的特定區域(例如，記憶體模組中專用於存放系統資料的系統區)中。此外，記憶體管理電路202具有微處理器單元(未繪示)、唯讀記憶體(未繪示)及隨機存取記憶體(未繪示)。特別是，此唯讀記憶體具有驅動碼，並且當記憶體控制器104被致能時，微處理器單元會先執行此驅動碼段來將儲存於可複寫式非揮發性記憶體模組106中之控制指令載入至記憶體管理電路202的隨機存取記憶體中。之後，微處理器單元會運轉此些控制指令以進行資料的寫入、讀取與抹除等運作。
此外，在本發明另一範例實施例中，記憶體管理電路202的控制指令亦可以一硬體型式來實作。例如，記憶體管理電路202包括微控制器、記憶胞管理電路、記憶體寫入電路、記憶體讀取電路、記憶體抹除電路與資料處理電路。記憶胞管理電路、記憶體寫入電路、記憶體讀取電路、記憶體抹除電路與資料處理電路是耦接至微控制器。其中，記憶胞管理電路用以管理可複寫式非揮發性記憶體模組106的實體抹除單元；記憶體寫入電路用以對可複寫式非揮發性記憶體模組106下達寫入指令以將資料寫入至可複寫式非揮發性記憶體模組106中；記憶體讀取電路用以對可複寫式非揮發性記憶體模組106下達讀取指令以從可複寫式非揮
發性記憶體模組106中讀取資料；記憶體抹除電路用以對可複寫式非揮發性記憶體模組106下達抹除指令以將資料從可複寫式非揮發性記憶體模組106中抹除；而資料處理電路用以處理欲寫入至可複寫式非揮發性記憶體模組106的資料以及從可複寫式非揮發性記憶體模組106中讀取的資料。
主機介面204是耦接至記憶體管理電路202並且用以接收與識別主機系統1000所傳送的指令與資料。也就是說，主機系統1000所傳送的指令與資料會透過主機介面204來傳送至記憶體管理電路202。在本範例實施例中，主機介面204是相容於USB標準。然而，必須瞭解的是本發明不限於此，主機介面204亦可以是相容於PATA標準、IEEE 1394標準、PCI Express標準、SD標準、SATA標準、UHS-I介面標準、UHS-II介面標準、MS標準、MMC標準、eMMC介面標準、UFS介面標準、CF標準、IDE標準或其他適合的資料傳輸標準。
記憶體介面206是耦接至記憶體管理電路202並且用以存取可複寫式非揮發性記憶體模組106。也就是說，欲寫入至可複寫式非揮發性記憶體模組106的資料會經由記憶體介面206轉換為可複寫式非揮發性記憶體模組106所能接受的格式。
在本發明一範例實施例中，記憶體控制器104還包括緩衝記憶體252、電源管理電路254以及錯誤檢查與校正電路256。
緩衝記憶體252是耦接至記憶體管理電路202並且用以暫存來自於主機系統1000的資料與指令或來自於可複寫式非揮發
性記憶體模組106的資料。
電源管理電路254是耦接至記憶體管理電路202並且用以控制記憶體儲存裝置100的電源。
錯誤檢查與校正電路256是耦接至記憶體管理電路202並且用以執行錯誤檢查與校正程序以確保資料的正確性。在本範例實施例中，當記憶體管理電路202從主機系統1000中接收到寫入指令時，錯誤檢查與校正電路256會為對應此寫入指令的資料產生對應的錯誤檢查與校正碼(Error Checking and Correcting Code,ECC Code)，並且記憶體管理電路202會將對應此寫入指令的資料與對應的錯誤檢查與校正碼寫入至可複寫式非揮發性記憶體模組106中。之後，當記憶體管理電路202從可複寫式非揮發性記憶體模組106中讀取資料時會同時讀取此資料對應的錯誤檢查與校正碼，並且錯誤檢查與校正電路256會依據此錯誤檢查與校正碼對所讀取的資料執行錯誤檢查與校正程序。具體來說，錯誤檢查與校正電路256會被設計能夠校正一數目的錯誤位元(以下稱為最大可校正錯誤位元數)。例如，最大可校正錯誤位元數為24。倘若發生在所讀取之資料的錯誤位元的數目非大於24個時，錯誤檢查與校正電路256就能夠依據錯誤校正碼將錯誤位元校正回正確的值。反之，錯誤檢查與校正電路256就會回報錯誤校正失敗且記憶體管理電路202會將指示資料已遺失的訊息傳送給主機系統1000。
在本發明範例實施例中，記憶體控制器104(或記憶體管
理電路202)會監控可複寫式非揮發性記憶體模組106的磨損程度，並且修復可複寫式非揮發性記憶體模組106。具體來說，在本發明範例實施例中，記憶體控制器104(或記憶體管理電路202)會記錄可複寫式非揮發性記憶體晶片的抹除次數以識別可複寫式非揮發性記憶體模組106的磨損程度。此外，記憶體控制器104(或記憶體管理電路202)會判斷可複寫式非揮發性記憶體晶片的抹除次數是否大於一門檻值(以下稱為抹除次數門檻值)。倘若可複寫式非揮發性記憶體晶片的抹除次數大於抹除次數門檻值時，記憶體控制器104(或記憶體管理電路202)會藉由對應的加熱器來加熱可複寫式非揮發性記憶體晶片以修復可複寫式非揮發性記憶體晶片的記憶胞。在本範例實施例中，每當執行抹除指令時，可複寫式非揮發性記憶體晶片的抹除次數會被加1，並且抹除次數門檻值會根據可複寫式非揮發性記憶體晶片的類型來設定，以反映可複寫式非揮發性記憶體晶片的磨損程度是否已達到會影響資料之儲存的臨界點。
例如，倘若第一可複寫式非揮發性記憶體晶片106-1的抹除次數大於抹除次數門檻值時，記憶體控制器104(或記憶體管理電路202)會將儲存在第一可複寫式非揮發性記憶體晶片106-1中的資料複製到第二可複寫式非揮發性記憶體晶片106-2，控制加熱器108-1來加熱第一可複寫式非揮發性記憶體晶片106-1以修復第一可複寫式非揮發性記憶體晶片106-1的記憶胞並且之後將所複製的資料回復至第一可複寫式非揮發性記憶體晶片106-1。
必須了解的是，儘管在本範例實施例中，可複寫式非揮發性記憶體晶片的抹除次數會用來衡量可複寫式非揮發性記憶體晶片的磨損程度，但本發明不限於此。例如，可複寫式非揮發性記憶體晶片的磨損程度亦可根據可複寫式非揮發性記憶體晶片的寫入次數、錯誤位元數、錯誤位元比例或讀取次數來衡量。又或者，可複寫式非揮發性記憶體晶片的磨損程度亦可以抹除次數、寫入次數、錯誤位元數、錯誤位元比例與讀取次數等參數之中的至少其中兩個參數的組合來計算。
圖9是根據本發明第一範例實施例所繪示的記憶體修復方法的流程圖。
請參照圖1，在步驟S901中，可複寫式非揮發性記憶體模組(晶片)的抹除次數會被記錄與監控。
在步驟S903中，可複寫式非揮發性記憶體模組(晶片)的抹除次數是否大於抹除次數門檻值會被判斷。
倘若可複寫式非揮發性記憶體模組(晶片)的抹除次數非大於抹除次數門檻值時，流程會返回步驟S901以繼續監控。倘若可複寫式非揮發性記憶體模組(晶片)的抹除次數大於抹除次數門檻值時，在步驟S905中，儲存在此可複寫式非揮發性記憶體模組(晶片)中的資料會被複製到一暫存區。例如，在步驟S905中，可複寫式非揮發性記憶體模組(晶片)中的資料會被複製到另一個可複寫式非揮發性記憶體模組(晶片)，但，本發明不限於此。在本發明另一範例實施例中，可複寫式非揮發性記憶體模組(晶片)中的資
料亦可被暫時地複製到緩衝記憶體252或其他儲存裝置中。
之後，在步驟S907中，可複寫式非揮發性記憶體晶片會被加熱，以使得可複寫式非揮發性記憶體晶片的溫度提升到攝氏100度至攝氏600度之間。例如，記憶體控制器104(或記憶體管理電路202)會透過與此可複寫式非揮發性記憶體晶片一起封裝的加熱器(例如，第一加熱器180-1)加熱此可複寫式非揮發性記憶體晶片，以致於此可複寫式非揮發性記憶體晶片的溫度達到攝氏300度並持續一段預先定義時間(例如，20分鐘)。
之後，在步驟S909中，儲存在暫存區的資料會被複製回此可複寫式非揮發性記憶體模組(晶片)中，然後，圖9的流程會被終止。
第二範例實施例的記憶體儲存裝置的結構與第一範例實施例的記憶體儲存裝置是類似，其不同之處在於在第二範例實施例中可複寫式非揮發性記憶體模組的每一實體抹除單元皆配置有加熱電路並且記憶體控制器(或記憶體管理電路)會透過此些加熱電路來加熱實體抹除單元。以下將使用第一範例實施例的元件標號來說明第二範例實施例與第一範例實施例的差異之處。
圖10是根據本發明第二範例實施例所繪示之記憶體儲存裝置的概要方塊圖。
請參照圖10，記憶體儲存裝置900包括連接器102、記憶體控制器104與可複寫式非揮發性記憶體模組906。
可複寫式非揮發性記憶體模組906耦接至記憶體控制器104且用以儲存主機系統1000所寫入的資料。可複寫式非揮發性記憶體模組906具有實體抹除單元304(0)~304(R)。例如，實體抹除單元304(0)~304(R)可屬於同一個記憶體晶粒(die)或者屬於不同的記憶體晶粒。每一實體抹除單元分別具有複數個實體程式化單元，並且屬於同一個實體抹除單元之實體程式化單元可被獨立地寫入且被同時地抹除。例如，每一實體抹除單元是由128個實體程式化單元所組成。然而，必須瞭解的是，本發明不限於此，每一實體抹除單元亦可由64個實體程式化單元、256個實體程式化單元或其他任意個實體程式化單元所組成。
更詳細來說，實體抹除單元為抹除之最小單位。亦即，每一實體抹除單元含有最小數目之一併被抹除之記憶胞。實體程式化單元為程式化的最小單元。即，實體程式化單元為寫入資料的最小單元。每一實體程式化單元通常包括資料位元區與冗餘位元區。資料位元區包含多個實體存取位址用以儲存使用者的資料，而冗餘位元區用以儲存系統的資料(例如，控制資訊與錯誤更正碼)。在本範例實施例中，每一個實體程式化單元的資料位元區中會包含4個實體存取位址，且一個實體存取位址的大小為512位元組(byte)。然而，在其他範例實施例中，資料位元區中也可包含數目更多或更少的實體存取位址，本發明並不限制實體存取位址的大小以及個數。例如，在一範例實施例中，實體抹除單元為實體區塊，並且實體程式化單元為實體頁面或實體扇區，但本發
明不以此為限。
在本範例實施例中，可複寫式非揮發性記憶體模組906為TLC NAND型快閃記憶體模組，即一個記憶胞中可儲存至少3個位元資料。然而，本發明不限於此，可複寫式非揮發性記憶體模組906亦可是SLC NAND型快閃記憶體模組、MLC NAND型快閃記憶體模組、其他快閃記憶體模組或其他具有相同特性的記憶體模組。
特別是，每一實體抹除單元304(0)~304(R)具有加熱電路。例如，如圖11所示，一個加熱電路是配置在構成一個實體抹除單元的多個記憶胞之上。
在本範例實施例中，記憶體控制器104(或記憶體管理電路202)會記錄與監控每個實體抹除單元的抹除次數，並且倘若其中一個實體抹除單元的抹除次數大於抹除次數門檻值時，記憶體控制器104(或記憶體管理電路202)會透過對應的加熱電路來加熱此實體抹除單元，由此提升此實體抹除單元的溫度至攝氏100度至攝氏600度之間以修復此實體抹除單元中劣化的記憶胞。
例如，倘若實體抹除單元304(0)的抹除次數大於抹除次數門檻值時，記憶體控制器104(或記憶體管理電路202)會將儲存在實體抹除單元304(0)中的資料複製到一個空的實體抹除單元(例如，實體抹除單元304(R))中，控制配置在實體抹除單元304(0)中的加熱電路來加熱實體抹除單元304(0)並且之後將複製到實體抹除單元304(R)回存至實體抹除單元304(0)中。
圖12是根據本發明第二範例實施例所繪示之記憶體修復方法的流程圖。
請參照圖12，在步驟S1201中，記錄與監控每一實體抹除單元的抹除次數。
在步驟S1203中，判斷是否有任一個實體抹除單元的抹除次數大於抹除次數門檻值。
倘若每個實體抹除單元的抹除次數皆非大於抹除次數門檻值時，則流程返回步驟S1201。倘若其中一個實體抹除單元(以下稱為第一實體抹除單元)的抹除次數大於抹除次數門檻值時，在步驟S1205中儲存在第一實體抹除單元中的資料會被複製到未儲存資料的另一個實體抹除單元(以下稱為第二實體抹除單元)中。然而，本發明不限於此。例如，儲存在第一實體抹除單元中的資料亦可被複製到緩衝記憶體252。
之後，在步驟S1207中，第一實體抹除單元會被加熱，以使得第一實體抹除單元的溫度上升至攝氏100度至攝氏600度之間。例如，記憶體控制器104(或記憶體管理電路202)會致能第一實體抹除單元的加熱電路，以致於第一實體抹除單元的溫度上升至攝氏450度並且維持一預定時間(例如，10分鐘)。
之後，在步驟S1209中，複製到第二實體抹除單的資料會被回存至第一實體抹除單元並且流程會返回至步驟S1201。
必須了解的是，儘管在本範例實施例中，加熱電路是配置在每一實體抹除單元的下方，但本發明不限於此。在另一範例
實施例中，加熱電路是可配置在每一實體抹除單元的控制閘的上方(如圖13所示)。再者，在另一範例實施例中，實體抹除單元的下方與上方皆可配置加熱電路。
必須了解的是，儘管在本範例實施例中，實體抹除單元的抹除次數會被用來衡量實體抹除單元的磨損程度，但本發明不限於此。例如，實體抹除單元的磨損程度亦可根據實體抹除單元的寫入次數、錯誤位元數、錯誤位元比例或讀取次數來衡量。又或者，實體抹除單元的磨損程度亦可以抹除次數、寫入次數、錯誤位元數、錯誤位元比例與讀取次數等參數之中的至少其中兩個參數的組合來計算。
綜上所述，本發明的記憶體修復方法、記憶體控制器與記憶體儲存裝置會在可複寫式非揮發性記憶體模組的磨損到一定程度時，加熱可複寫式非揮發性記憶體模組。基此，劣化的記憶胞可被修復以回復其資料保存能力，由此延長可複寫式非揮發性記憶體模組的壽命。
S1001、S1003、S1005‧‧‧記憶體修復方法的步驟
Claims (24)
- 一種記憶體修復方法，用於一可複寫式非揮發性記憶體模組，該記憶體修復方法包括：監控該可複寫式非揮發性記憶體模組的至少其中一部分的一磨損程度；當該可複寫式非揮發性記憶體模組的該至少其中一部分的該磨損程度大於一門檻值時，將該可複寫式非揮發性記憶體模組的資料複製到一暫存區；在將該可複寫式非揮發性記憶體模組的資料複製到該暫存區之後，加熱該可複寫式非揮發性記憶體模組的該至少其中一部分；以及在加熱該可複寫式非揮發性記憶體模組的該至少其中一部分之後，將該暫存區中的資料複製回該可複寫式非揮發性記憶體模組中。
- 如申請專利範圍第1項所述的記憶體修復方法，其中該可複寫式非揮發性記憶體模組的該至少其中一部份的一溫度會被加熱至介於攝氏100度至攝氏600度之間。
- 如申請專利範圍第1項所述的記憶體修復方法，其中該可複寫式非揮發性記憶體模組包括一第一可複寫式非揮發性記憶體子模組與一第二可複寫式非揮發性記憶體子模組，該第一可複寫式非揮發性記憶體子模組是由一第一可複寫式非揮發性記憶體晶片與一第一加熱器封裝而成，並且該第二可複寫式非揮發性記憶 體子模組是由一第二可複寫式非揮發性記憶體晶片與一第二加熱器封裝而成，其中監控該可複寫式非揮發性記憶體模組的磨損程度的步驟包括記錄該第一可複寫式非揮發性記憶體晶片的一磨損程度值，其中當該可複寫式非揮發性記憶體模組的該磨損程度大於該門檻值時，將該可複寫式非揮發性記憶體模組的資料複製到該暫存區的步驟包括：判斷該第一可複寫式非揮發性記憶體晶片的該磨損程度值是否大於該門檻值；以及倘若該第一可複寫式非揮發性記憶體晶片的該磨損程度值大於該門檻值時，將儲存在該第一可複寫式非揮發性記憶體晶片上的一資料複製到該第二可複寫式非揮發性記憶體晶片中，其中在將該可複寫式非揮發性記憶體模組的資料複製到該暫存區之後，加熱該可複寫式非揮發性記憶體模組的該至少其中一部分的步驟包括透過該第一加熱器加熱該第一可複寫式非揮發性記憶體晶片，其中該第一可複寫式非揮發性記憶體晶片會被加熱至介於攝氏100度至攝氏600度之間並且維持一預設時間，其中在加熱該可複寫式非揮發性記憶體模組的該至少其中一部分之後，將該暫存區中的資料複製回該可複寫式非揮發性記憶體模組中的步驟包括將複製到該第二可複寫式非揮發性記憶體晶片的該資料回存至該第一可複寫式非揮發性記憶體晶片中。
- 如申請專利範圍第1項所述的記憶體修復方法，其中該可 複寫式非揮發性記憶體模組包括一第一可複寫式非揮發性記憶體子模組，並且該第一可複寫式非揮發性記憶體子模組是由一第一可複寫式非揮發性記憶體晶片與一第一加熱器封裝而成，其中監控該可複寫式非揮發性記憶體模組的磨損程度的步驟包括記錄該第一可複寫式非揮發性記憶體晶片的一磨損程度值，其中當該可複寫式非揮發性記憶體模組的該磨損程度大於該門檻值時，將該可複寫式非揮發性記憶體模組的資料複製到該暫存區的步驟包括：判斷該第一可複寫式非揮發性記憶體晶片的該磨損程度值是否大於該門檻值；以及倘若該第一可複寫式非揮發性記憶體晶片的該磨損程度值大於該門檻值時，將儲存在該第一可複寫式非揮發性記憶體晶片上的一資料複製到一緩衝記憶體中，其中在將該可複寫式非揮發性記憶體模組的資料複製到該暫存區之後，加熱該可複寫式非揮發性記憶體模組的該至少其中一部分的步驟包括透過該第一加熱器加熱該第一可複寫式非揮發性記憶體晶片，其中該第一可複寫式非揮發性記憶體晶片會被加熱至介於攝氏100度至攝氏600度之間並且維持一預設時間，其中在加熱該可複寫式非揮發性記憶體模組的該至少其中一部分之後，將該暫存區中的資料複製回該可複寫式非揮發性記憶體模組中的步驟包括將複製到該緩衝記憶體的該資料回存至該第一可複寫式非揮發性記憶體晶片中。
- 如申請專利範圍第1項所述的記憶體修復方法，其中該可複寫式非揮發性記憶體模組包括多個實體抹除單元並且每一該些實體抹除單元配置有一加熱電路，其中監控該可複寫式非揮發性記憶體模組的磨損程度的步驟包括記錄每一該些實體抹除單元的一磨損程度值，其中當該可複寫式非揮發性記憶體模組的該磨損程度值大於該門檻值時，將該可複寫式非揮發性記憶體模組的資料複製到該暫存區的步驟包括：判斷該些實體抹除單元之中的一第一實體抹除單元的一磨損程度值是否大於該門檻值；以及倘若該第一實體抹除單元的該磨損程度值大於該門檻值時，將儲存在該第一實體抹除單元上的一資料複製到該些實體抹除單元之中的一第二實體抹除單元中，其中在將該可複寫式非揮發性記憶體模組的資料複製到該暫存區之後，加熱該可複寫式非揮發性記憶體模組的該至少其中一部分的步驟包括透過對應該第一實體抹除單元的加熱電路加熱該第一實體抹除單元，其中該第一實體抹除單元會被加熱至介於攝氏100度至攝氏600度之間並且維持一預設時間，其中在加熱該可複寫式非揮發性記憶體模組的該至少其中一部分之後，將該暫存區中的資料複製回該可複寫式非揮發性記憶體模組中的步驟包括將複製到該第二實體抹除單元的該資料回存至該第一實體抹除單元中。
- 如申請專利範圍第3項所述的記憶體修復方法，其中該第一可複寫式非揮發性記憶體晶片的該磨損程度值是根據該第一可複寫式非揮發性記憶體晶片的一抹除次數、一寫入次數、一錯誤位元數、一錯誤位元比例及一讀取次數的至少其中之一來計算。
- 如申請專利範圍第5項所述的記憶體修復方法，其中該第一實體抹除單元的該磨損程度值是根據該第一實體抹除單元的一抹除次數、一寫入次數、一錯誤位元數、一錯誤位元比例及一讀取次數的至少其中之一來計算。
- 如申請專利範圍第1項所述的記憶體修復方法，其中該可複寫式非揮發性記憶體模組的該至少其中一部分為一記憶體晶粒或一記憶體區塊面。
- 一種記憶體控制器，用於控制一可複寫式非揮發性記憶體模組，該記憶體控制器包括：一主機介面，用以耦接至一主機系統；一記憶體介面，用以耦接至該可複寫式非揮發性記憶體模組；一緩衝記憶體；以及一記憶體管理電路，耦接至該主機介面、該記憶體介面與該緩衝記憶體，並且用以監控該可複寫式非揮發性記憶體模組的至少其中一部份的一磨損程度，其中當該可複寫式非揮發性記憶體模組的該至少其中一部份的該磨損程度大於一門檻值時，該記憶體管理電路將該可複寫式非揮發性記憶體模組的資料複製到一暫存區， 其中，在將該可複寫式非揮發性記憶體模組的資料複製到該暫存區之後，該記憶體管理電路指示加熱該可複寫式非揮發性記憶體模組的該至少其中一部分，其中，在加熱該可複寫式非揮發性記憶體模組的該至少其中一部分之後，該記憶體管理電路將該暫存區中的資料複製回該可複寫式非揮發性記憶體模組中。
- 如申請專利範圍第9項所述的記憶體控制器，其中該可複寫式非揮發性記憶體模組的該至少其中一部份的一溫度會被加熱至介於攝氏100度至攝氏600度之間。
- 如申請專利範圍第9項所述的記憶體控制器，其中該可複寫式非揮發性記憶體模組包括一第一可複寫式非揮發性記憶體子模組與一第二可複寫式非揮發性記憶體子模組，該第一可複寫式非揮發性記憶體子模組是由一第一可複寫式非揮發性記憶體晶片與一第一加熱器封裝而成，並且該第二可複寫式非揮發性記憶體子模組是由一第二可複寫式非揮發性記憶體晶片與一第二加熱器封裝而成，其中在上述監控該可複寫式非揮發性記憶體模組的該至少一部份的該磨損程度的運作中，該記憶體管理電路記錄該第一可複寫式非揮發性記憶體晶片的一磨損程度值，其中在上述當該可複寫式非揮發性記憶體模組的該至少其中之一的該磨損程度大於該門檻值時，將該可複寫式非揮發性記憶體模組的資料複製到該暫存區的運作中，該記憶體管理電路會判 斷該第一可複寫式非揮發性記憶體晶片的該磨損程度值是否大於該門檻值，其中倘若該第一可複寫式非揮發性記憶體晶片的該磨損程度值大於該門檻值時，該記憶體管理電路會將儲存在該第一可複寫式非揮發性記憶體晶片上的一資料複製到該第二可複寫式非揮發性記憶體晶片中，其中在上述將該可複寫式非揮發性記憶體模組的資料複製到該暫存區之後，指示加熱該可複寫式非揮發性記憶體模組的該至少其中一部分的運作中，該記憶體管理電路會透過該第一加熱器加熱該第一可複寫式非揮發性記憶體晶片，其中該第一可複寫式非揮發性記憶體晶片會被加熱至介於攝氏100度至攝氏600度之間並且維持一預設時間，其中在上述加熱該可複寫式非揮發性記憶體模組的該至少其中一部分之後，將該暫存區中的資料複製回該可複寫式非揮發性記憶體模組中的運作中，該記憶體管理電路會將複製到該第二可複寫式非揮發性記憶體晶片的該資料回存至該第一可複寫式非揮發性記憶體晶片中。
- 如申請專利範圍第9項所述的記憶體控制器，其中該可複寫式非揮發性記憶體模組包括一第一可複寫式非揮發性記憶體子模組，並且該第一可複寫式非揮發性記憶體子模組是由一第一可複寫式非揮發性記憶體晶片與一第一加熱器封裝而成，其中在上述監控該可複寫式非揮發性記憶體模組的該至少一部份的該磨損程度的運作中，該記憶體管理電路記錄該第一可複 寫式非揮發性記憶體晶片的一磨損程度值，其中在上述當該可複寫式非揮發性記憶體模組的該至少其中之一的該磨損程度大於該門檻值時，將該可複寫式非揮發性記憶體模組的資料複製到該暫存區的運作中，該記憶體管理電路會判斷該第一可複寫式非揮發性記憶體晶片的該磨損程度值是否大於該門檻值，其中倘若該第一可複寫式非揮發性記憶體晶片的該磨損程度值大於該門檻值時，該記憶體管理電路會將儲存在該第一可複寫式非揮發性記憶體晶片上的一資料複製到該緩衝記憶體中，其中在上述將該可複寫式非揮發性記憶體模組的資料複製到該暫存區之後，指示加熱該可複寫式非揮發性記憶體模組的該至少其中一部分的運作中，該記憶體管理電路會透過該第一加熱器加熱該第一可複寫式非揮發性記憶體晶片，其中該第一可複寫式非揮發性記憶體晶片會被加熱至介於攝氏100度至攝氏600度之間並且維持一預設時間，其中在上述加熱該可複寫式非揮發性記憶體模組的該至少其中一部分之後，將該暫存區中的資料複製回該可複寫式非揮發性記憶體模組中的運作中，該記憶體管理電路會將複製到該緩衝記憶體的該資料回存至該第一可複寫式非揮發性記憶體晶片中。
- 如申請專利範圍第9項所述的記憶體控制器，其中該可複寫式非揮發性記憶體模組包括多個實體抹除單元並且每一該些實體抹除單元配置有一加熱電路， 其中上述在監控該可複寫式非揮發性記憶體模組的磨損程度的運作中，該記憶體管理電路會記錄每一該些實體抹除單元的一磨損程度值，其中在上述當該可複寫式非揮發性記憶體模組的該至少其中之一的該磨損程度大於該門檻值時，將該可複寫式非揮發性記憶體模組的資料複製到該暫存區的運作中，該記憶體管理電路會判斷該些實體抹除單元之中的一第一實體抹除單元的一磨損程度值是否大於該門檻值，其中倘若該第一實體抹除單元的該磨損程度值大於該門檻值時，該記憶體管理電路會將儲存在該第一實體抹除單元上的一資料複製到該些實體抹除單元之中的一第二實體抹除單元中，其中在上述將該可複寫式非揮發性記憶體模組的資料複製到該暫存區之後，指示加熱該可複寫式非揮發性記憶體模組的該至少其中一部分的運作中，該記憶體管理電路會透過對應該第一實體抹除單元的加熱電路加熱該第一實體抹除單元，其中該第一實體抹除單元會被加熱至介於攝氏100度至攝氏600度之間並且維持一預設時間，其中在上述加熱該可複寫式非揮發性記憶體模組的該至少其中一部分之後，將該暫存區中的資料複製回該可複寫式非揮發性記憶體模組中的運作中，該記憶體管理電路會將複製到該第二實體抹除單元的該資料回存至該第一實體抹除單元中。
- 如申請專利範圍第11項所述的記憶體控制器，其中該第 一可複寫式非揮發性記憶體晶片的該磨損程度值是根據該第一可複寫式非揮發性記憶體晶片的一抹除次數、一寫入次數、一錯誤位元數、一錯誤位元比例及一讀取次數的至少其中之一來計算。
- 如申請專利範圍第13項所述的記憶體控制器，其中該第一實體抹除單元的該磨損程度值是根據該第一實體抹除單元的一抹除次數、一寫入次數、一錯誤位元數、一錯誤位元比例及一讀取次數的至少其中之一來計算。
- 如申請專利範圍第9項所述的記憶體控制器，其中該可複寫式非揮發性記憶體模組的該至少其中一部分為一記憶體晶粒或一記憶體區塊面。
- 一種記憶體儲存裝置，包括：一連接器，用以耦接至一主機系統；一可複寫式非揮發性記憶體模組；以及一記憶體控制器，具有一緩衝記憶體且耦接至該連接器與該可複寫式非揮發性記憶體模組，其中該記憶體控制器用以監控該可複寫式非揮發性記憶體模組的至少其中一部份的一磨損程度，其中當該可複寫式非揮發性記憶體模組的該至少其中一部份的該磨損程度大於一門檻值時，該記憶體控制器將該可複寫式非揮發性記憶體模組的資料複製到一暫存區，其中，在將該可複寫式非揮發性記憶體模組的資料複製到該暫存區之後，該記憶體控制器指示加熱該可複寫式非揮發性記憶 體模組的該至少其中一部分，其中，在加熱該可複寫式非揮發性記憶體模組的該至少其中一部分之後，該記憶體控制器將該暫存區中的資料複製回該可複寫式非揮發性記憶體模組中。
- 如申請專利範圍第17項所述的記憶體儲存裝置，其中該可複寫式非揮發性記憶體模組的該至少其中一部份的一溫度會被加熱至介於攝氏100度至攝氏600度之間。
- 如申請專利範圍第17項所述的記憶體儲存裝置，其中該可複寫式非揮發性記憶體模組包括一第一可複寫式非揮發性記憶體子模組與一第二可複寫式非揮發性記憶體子模組，該第一可複寫式非揮發性記憶體子模組是由一第一可複寫式非揮發性記憶體晶片與一第一加熱器封裝而成，並且該第二可複寫式非揮發性記憶體子模組是由一第二可複寫式非揮發性記憶體晶片與一第二加熱器封裝而成，其中在上述監控該可複寫式非揮發性記憶體模組的該至少一部份的該磨損程度的運作中，該記憶體控制器記錄該第一可複寫式非揮發性記憶體晶片的一磨損程度值，其中在上述當該可複寫式非揮發性記憶體模組的該至少其中之一的該磨損程度大於該門檻值時，將該可複寫式非揮發性記憶體模組的資料複製到一暫存區的運作中，該記憶體控制器會判斷該第一可複寫式非揮發性記憶體晶片的該磨損程度值是否大於該門檻值，其中倘若該第一可複寫式非揮發性記憶體晶片的該磨損 程度值大於該門檻值時，該記憶體控制器會將儲存在該第一可複寫式非揮發性記憶體晶片上的一資料複製到該第二可複寫式非揮發性記憶體晶片中，其中在上述將該可複寫式非揮發性記憶體模組的資料複製到該暫存區之後，指示加熱該可複寫式非揮發性記憶體模組的該至少其中一部分的運作中，該記憶體控制器會透過該第一加熱器加熱該第一可複寫式非揮發性記憶體晶片，其中該第一可複寫式非揮發性記憶體晶片會被加熱至介於攝氏100度至攝氏600度之間並且維持一預設時間，其中在上述加熱該可複寫式非揮發性記憶體模組的該至少其中一部分之後，將該暫存區中的資料複製回該可複寫式非揮發性記憶體模組中的運作中，該記憶體控制器會將複製到該第二可複寫式非揮發性記憶體晶片的該資料回存至該第一可複寫式非揮發性記憶體晶片中。
- 如申請專利範圍第17項所述的記憶體儲存裝置，其中該可複寫式非揮發性記憶體模組包括一第一可複寫式非揮發性記憶體子模組，並且該第一可複寫式非揮發性記憶體子模組是由一第一可複寫式非揮發性記憶體晶片與一第一加熱器封裝而成，其中在上述監控該可複寫式非揮發性記憶體模組的該至少一部份的該磨損程度的運作中，該記憶體控制器記錄該第一可複寫式非揮發性記憶體晶片的一磨損程度值，其中在上述當該可複寫式非揮發性記憶體模組的該至少其中 之一的該磨損程度大於該門檻值時，將該可複寫式非揮發性記憶體模組的資料複製到該暫存區的運作中，該記憶體控制器會判斷該第一可複寫式非揮發性記憶體晶片的該磨損程度值是否大於該門檻值，其中倘若該第一可複寫式非揮發性記憶體晶片的該磨損程度值大於該門檻值時，該記憶體控制器會將儲存在該第一可複寫式非揮發性記憶體晶片上的一資料複製到該緩衝記憶體中，其中在上述將該可複寫式非揮發性記憶體模組的資料複製到該暫存區之後，指示加熱該可複寫式非揮發性記憶體模組的該至少其中一部分的運作中，該記憶體控制器會透過該第一加熱器加熱該第一可複寫式非揮發性記憶體晶片，其中該第一可複寫式非揮發性記憶體晶片會被加熱至介於攝氏100度至攝氏600度之間並且維持一預設時間，其中在上述加熱該可複寫式非揮發性記憶體模組的該至少其中一部分之後，將該暫存區中的資料複製回該可複寫式非揮發性記憶體模組中的運作中，該記憶體控制器會將複製到該緩衝記憶體的該資料回存至該第一可複寫式非揮發性記憶體晶片中。
- 如申請專利範圍第17項所述的記憶體儲存裝置，其中該可複寫式非揮發性記憶體模組包括多個實體抹除單元並且每一該些實體抹除單元配置有一加熱電路，其中上述在監控該可複寫式非揮發性記憶體模組的磨損程度的運作中，該記憶體控制器會記錄每一該些實體抹除單元的一磨損程度值， 其中在上述當該可複寫式非揮發性記憶體模組的該至少其中之一的該磨損程度大於該門檻值時，將該可複寫式非揮發性記憶體模組的資料複製到該暫存區的運作中，該記憶體控制器會判斷該些實體抹除單元之中的一第一實體抹除單元的一磨損程度值是否大於該門檻值，其中倘若該第一實體抹除單元的該磨損程度值大於該門檻值時，該記憶體控制器會將儲存在該第一實體抹除單元上的一資料複製到該些實體抹除單元之中的一第二實體抹除單元中，其中在上述將該可複寫式非揮發性記憶體模組的資料複製到該暫存區之後，指示加熱該可複寫式非揮發性記憶體模組的該至少其中一部分的運作中，該記憶體控制器會透過對應該第一實體抹除單元的加熱電路加熱該第一實體抹除單元，其中該第一實體抹除單元會被加熱至介於攝氏100度至攝氏600度之間並且維持一預設時間，其中在上述加熱該可複寫式非揮發性記憶體模組的該至少其中一部分之後，將該暫存區中的資料複製回該可複寫式非揮發性記憶體模組中的運作中，該記憶體控制器會將複製到該第二實體抹除單元的該資料回存至該第一實體抹除單元中。
- 如申請專利範圍第19項所述的記憶體儲存裝置，其中該第一可複寫式非揮發性記憶體晶片的該磨損程度值是根據該第一可複寫式非揮發性記憶體晶片的一抹除次數、一寫入次數、一錯誤位元數、一錯誤位元比例及一讀取次數的至少其中之一來計算。
- 如申請專利範圍第21項所述的記憶體儲存裝置，其中該第一實體抹除單元的該磨損程度值是根據該第一實體抹除單元的一抹除次數、一寫入次數、一錯誤位元數、一錯誤位元比例及一讀取次數的至少其中之一來計算。
- 如申請專利範圍第17項所述的記憶體儲存裝置，其中該可複寫式非揮發性記憶體模組的該至少其中一部分為一記憶體晶粒或一記憶體區塊面。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US13/778,055 US9007829B2 (en) | 2012-12-07 | 2013-02-26 | Memory repairing method, and memory controller and memory storage apparatus using the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US201261734375P | 2012-12-07 | 2012-12-07 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW201423757A TW201423757A (zh) | 2014-06-16 |
| TWI506642B true TWI506642B (zh) | 2015-11-01 |
Family
ID=50909919
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW102101817A TWI506642B (zh) | 2012-12-07 | 2013-01-17 | 記憶體修復方法、記憶體控制器與記憶體儲存裝置 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN103871480B (zh) |
| TW (1) | TWI506642B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI668699B (zh) * | 2018-10-25 | 2019-08-11 | 群聯電子股份有限公司 | 資料儲存方法、記憶體控制電路單元以及記憶體儲存裝置 |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105405462B (zh) * | 2015-12-01 | 2019-10-29 | 清华大学 | NAND Flash存储系统高磨损区域数据预加重方法 |
| TWI633553B (zh) * | 2017-03-14 | 2018-08-21 | Powerchip Technology Corporation | 快閃記憶體裝置及其更新方法 |
| CN108664209A (zh) * | 2017-03-29 | 2018-10-16 | 旺宏电子股份有限公司 | 存储器系统、及其读取方法与写入方法 |
| US10387281B2 (en) | 2017-08-30 | 2019-08-20 | Micron Technology, Inc. | Flash memory block retirement policy |
| CN111078123B (zh) * | 2018-10-19 | 2022-10-04 | 浙江宇视科技有限公司 | 一种闪存块的磨损程度的评估方法及装置 |
| JP6668445B1 (ja) * | 2018-11-22 | 2020-03-18 | 株式会社東芝 | 情報処理装置 |
| CN111459409B (zh) * | 2020-03-22 | 2021-07-02 | 华中科技大学 | 一种优化的闪存固态盘加热方法及闪存固态盘 |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7350046B2 (en) * | 2004-04-02 | 2008-03-25 | Seagate Technology Llc | Managed reliability storage system and method monitoring storage conditions |
| US7542350B2 (en) * | 2006-10-20 | 2009-06-02 | Samsung Electronics Co., Ltd. | Methods of restoring data in flash memory devices and related flash memory device memory systems |
| US20100025811A1 (en) * | 2006-11-29 | 2010-02-04 | Gary Bronner | Integrated circuit with built-in heating circuitry to reverse operational degeneration |
| US20100153628A1 (en) * | 2008-12-15 | 2010-06-17 | Samsung Electronics Co., Ltd. | Method of fabricating systems including heat-sensitive memory devices |
| US20100217919A1 (en) * | 2009-02-24 | 2010-08-26 | Kabushiki Kaisha Toshiba | Memory controller, semiconductor memory device and control method thereof |
| US20110093649A1 (en) * | 2009-10-16 | 2011-04-21 | Chun-Kun Lee | Method for managing a plurality of blocks of a flash memory, and associated memory device and controller thereof |
| TW201207621A (en) * | 2010-08-12 | 2012-02-16 | Phison Electronics Corp | Method for dispatching and transmitting data stream, memory controller and memory storage apparatus |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6721204B1 (en) * | 2003-06-17 | 2004-04-13 | Macronix International Co., Ltd. | Memory erase method and device with optimal data retention for nonvolatile memory |
| US6930928B2 (en) * | 2003-10-10 | 2005-08-16 | Macronix International Co., Ltd. | Method of over-erase prevention in a non-volatile memory device and related structure |
| JP4634229B2 (ja) * | 2005-06-03 | 2011-02-16 | シャープ株式会社 | 半導体不揮発性メモリ装置およびそれを備えた携帯情報端末機器 |
| US8812756B2 (en) * | 2008-06-13 | 2014-08-19 | Phison Electronics Corp. | Method of dispatching and transmitting data streams, memory controller and storage apparatus |
| US8023345B2 (en) * | 2009-02-24 | 2011-09-20 | International Business Machines Corporation | Iteratively writing contents to memory locations using a statistical model |
| CN102522121B (zh) * | 2011-12-13 | 2015-09-02 | 记忆科技(深圳)有限公司 | 固态硬盘自动修复的方法及其固态硬盘 |
-
2013
- 2013-01-17 TW TW102101817A patent/TWI506642B/zh active
- 2013-02-06 CN CN201310048377.XA patent/CN103871480B/zh active Active
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7350046B2 (en) * | 2004-04-02 | 2008-03-25 | Seagate Technology Llc | Managed reliability storage system and method monitoring storage conditions |
| US7542350B2 (en) * | 2006-10-20 | 2009-06-02 | Samsung Electronics Co., Ltd. | Methods of restoring data in flash memory devices and related flash memory device memory systems |
| US20100025811A1 (en) * | 2006-11-29 | 2010-02-04 | Gary Bronner | Integrated circuit with built-in heating circuitry to reverse operational degeneration |
| US20100153628A1 (en) * | 2008-12-15 | 2010-06-17 | Samsung Electronics Co., Ltd. | Method of fabricating systems including heat-sensitive memory devices |
| US20100217919A1 (en) * | 2009-02-24 | 2010-08-26 | Kabushiki Kaisha Toshiba | Memory controller, semiconductor memory device and control method thereof |
| US20110093649A1 (en) * | 2009-10-16 | 2011-04-21 | Chun-Kun Lee | Method for managing a plurality of blocks of a flash memory, and associated memory device and controller thereof |
| TW201207621A (en) * | 2010-08-12 | 2012-02-16 | Phison Electronics Corp | Method for dispatching and transmitting data stream, memory controller and memory storage apparatus |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI668699B (zh) * | 2018-10-25 | 2019-08-11 | 群聯電子股份有限公司 | 資料儲存方法、記憶體控制電路單元以及記憶體儲存裝置 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN103871480A (zh) | 2014-06-18 |
| TW201423757A (zh) | 2014-06-16 |
| CN103871480B (zh) | 2017-04-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI506642B (zh) | 記憶體修復方法、記憶體控制器與記憶體儲存裝置 | |
| TWI467376B (zh) | 資料保護方法、記憶體控制器與記憶體儲存裝置 | |
| TWI489469B (zh) | 資料讀取方法、控制電路、記憶體模組與記憶體儲存裝置 | |
| US9478292B2 (en) | Read operation for a non-volatile memory | |
| TWI526830B (zh) | 資料寫入方法、記憶體控制電路單元與記憶體儲存裝置 | |
| TWI524183B (zh) | 資料寫入方法、記憶體控制電路單元與記憶體儲存裝置 | |
| TWI516927B (zh) | 資料寫入方法、記憶體控制器與記憶體儲存裝置 | |
| TWI490871B (zh) | 防止讀取干擾的方法、記憶體控制電路單元與記憶體儲存裝置 | |
| TWI545572B (zh) | 記憶胞程式化方法、記憶體控制電路單元與記憶體儲存裝置 | |
| TWI479489B (zh) | 資料寫入方法、記憶體控制器與記憶體儲存裝置 | |
| TWI479314B (zh) | 系統資料儲存方法、記憶體控制器與記憶體儲存裝置 | |
| TWI442230B (zh) | 資料寫入方法、記憶體控制器與記憶體儲存裝置 | |
| TWI512462B (zh) | 記憶體管理方法、記憶體控制電路單元及記憶體儲存裝置 | |
| TWI454913B (zh) | 資料寫入方法、記憶體控制器與記憶體儲存裝置 | |
| TWI536386B (zh) | 記憶體程式化方法、記憶體控制電路單元與記憶體儲存裝置 | |
| CN104765568A (zh) | 数据存储方法、存储器控制电路单元与存储器存储装置 | |
| TWI597730B (zh) | 資料寫入方法、記憶體控制電路單元及記憶體儲存裝置 | |
| TWI536166B (zh) | 記憶體管理方法、記憶體控制電路單元以及記憶體儲存裝置 | |
| TWI486765B (zh) | 記憶體管理方法、記憶體控制器與記憶體儲存裝置 | |
| TWI509615B (zh) | 資料儲存方法、記憶體控制器與記憶體儲存裝置 | |
| TWI574272B (zh) | 抹除操作配置方法、記憶體控制電路單元與記憶體儲存裝置 | |
| TW201526006A (zh) | 資料寫入方法、記憶體控制電路單元與記憶體儲存裝置 | |
| TWI550625B (zh) | 記憶體管理方法、記憶體儲存裝置及記憶體控制電路單元 | |
| TWI553477B (zh) | 記憶體管理方法、記憶體控制電路單元及記憶體儲存裝置 | |
| TW201525693A (zh) | 資料儲存方法、記憶體控制電路單元與記憶體儲存裝置 |