TWI442230B - 資料寫入方法、記憶體控制器與記憶體儲存裝置 - Google Patents

資料寫入方法、記憶體控制器與記憶體儲存裝置 Download PDF

Info

Publication number
TWI442230B
TWI442230B TW100114930A TW100114930A TWI442230B TW I442230 B TWI442230 B TW I442230B TW 100114930 A TW100114930 A TW 100114930A TW 100114930 A TW100114930 A TW 100114930A TW I442230 B TWI442230 B TW I442230B
Authority
TW
Taiwan
Prior art keywords
logical
physical
block
data
physical block
Prior art date
Application number
TW100114930A
Other languages
English (en)
Other versions
TW201243593A (en
Inventor
Chih Kang Yeh
Original Assignee
Phison Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Phison Electronics Corp filed Critical Phison Electronics Corp
Priority to TW100114930A priority Critical patent/TWI442230B/zh
Priority to US13/183,470 priority patent/US8516184B2/en
Publication of TW201243593A publication Critical patent/TW201243593A/zh
Application granted granted Critical
Publication of TWI442230B publication Critical patent/TWI442230B/zh

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/14—Error detection or correction of the data by redundancy in operation
    • G06F11/1402—Saving, restoring, recovering or retrying
    • G06F11/1415—Saving, restoring, recovering or retrying at system level
    • G06F11/1435—Saving, restoring, recovering or retrying at system level using file system or storage system metadata
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16—Error detection or correction of the data by redundancy in hardware
    • G06F11/20—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
    • G06F11/2053—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where persistent mass storage functionality or persistent mass storage control functionality is redundant
    • G06F11/2094—Redundant storage or storage space
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10—Providing a specific technical effect
    • G06F2212/1032—Reliability improvement, data loss prevention, degraded operation etc
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7202—Allocation control and policies
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7209—Validity control, e.g. using flags, time stamps or sequence numbers

Description

資料寫入方法、記憶體控制器與記憶體儲存裝置
本發明是有關於一種資料寫入方法以及使用此方法的記憶體控制器與記憶體儲存裝置，且特別是有關於一種用於可複寫式非揮發性記憶體模組的資料寫入方法以及使用此方法的記憶體控制器與記憶體儲存裝置。
數位相機、手機與MP3在這幾年來的成長十分迅速，使得消費者對儲存媒體的需求也急速增加。由於可複寫式非揮發性記憶體(rewritable non-volatile memory)具有資料非揮發性、省電、體積小、無機械結構、讀寫速度快等特性，最適於可攜式電子產品，例如筆記型電腦。固態硬碟就是一種以快閃記憶體作為儲存媒體的儲存裝置。因此，近年快閃記憶體產業成為電子產業中相當熱門的一環。
快閃記憶體模組的記憶體子模組具有多個實體區塊，且每一實體區塊具有多個實體頁面(physical page)，其中在實體區塊中寫入資料時必須依據實體頁面的順序依序地寫入資料。此外，已被寫入資料之實體頁面必需先被抹除後才能再次用於寫入資料。特別是，實體區塊為抹除之最小單位，並且實體頁面為程式化(亦稱寫入)的最小單元。因此，在快閃記憶體模組的管理中，實體區塊會被區分為資料區與閒置區。
資料區的實體區塊(亦稱為資料實體區塊)是已儲存資料並且已被映射至邏輯區塊的實體區塊。具體來說，記憶體儲存裝置的記憶體管理電路會將主機系統欲寫入之邏輯存取位址轉換為邏輯區塊的邏輯頁面，將欲寫入資料之資料寫入至某一個實體區塊的實體頁面並且將此邏輯區塊的邏輯頁面映射至此實體區塊的實體頁面。也就是說，在可複寫式非揮發性記憶體模組的管理上，資料區的實體區塊單元是被視為已被使用之實體區塊(例如，已儲存主機系統所寫入的資料)。例如，記憶體管理電路會使用邏輯區塊-實體區塊映射表來記載邏輯區塊與資料區的實體區塊的映射關係，其中邏輯區塊中的邏輯頁面是依序的對應所映射之實體區塊的實體頁面。
閒置區的實體區塊是用以輪替資料區中的實體區塊。具體來說，如上所述，已寫入資料的實體區塊必須被抹除後才可再次用於寫入資料，因此，閒置區的實體區塊是被設計用於寫入更新資料以替換原先映射邏輯區塊的實體區塊。基此，在閒置區中的實體區塊為空或可使用的實體區塊，即無記錄資料或標記為已沒用的無效資料。
也就是說，在可複寫式非揮發性記憶體模組的管理上，資料區與閒置區的實體區塊的實體頁面是以輪替方式來映射邏輯區塊的邏輯頁面，以儲存主機系統所寫入的資料。甚至，在某些情況下，記憶體管理電路會從閒置區提取多個實體區塊來分別地儲存屬性不同但屬於同一邏輯區塊的資料。例如，記憶體管理電路會從閒置區提取實體區塊作為全域混亂實體區塊以儲存小量的更新資料，並且從閒置區提取實體區塊作為某一資料實體區塊的日誌(log)實體區塊(亦稱為子實體區塊)以儲存連續之大量更新資料。特別是，一個邏輯頁面的資料可能會重複地被更新並且此些更新資料被分散地儲存於不同的實體區塊中。基此，可複寫式非揮發性記憶體模組可能會同時儲存有屬於同一個邏輯頁面的舊資料與新資料。為了能夠識別新舊資料，在目前的技術中，每當執行寫入指令時，記憶體管理電路需一併更新用以記錄頁面映射關係的映射表。
在記憶體儲存裝置運作過程中，由記憶體管理電路所維護的映射表會儲存在緩衝記憶體中，以利於更新。由於緩衝記憶體為揮發性記憶體，為避免資料遺失，例如，記憶體管理電路會在預定之時間間隔下週期地將所維護的映射表儲存至可複寫式非揮發性記憶體模組，或者當記憶體儲存裝置接收到關機指令時，記憶體管理電路會將所維護的映射表儲存至可複寫式非揮發性記憶體模組。然而，在緩衝記憶體中尚未被儲存至可複寫式非揮發性記憶體模組的映射表可能會因為記憶體儲存裝置之不正常斷電而遺失。也就是說，在發生不正常斷電下，記憶體電路將無法即時將緩衝記憶體內之映射表儲存於可複寫式非揮發性記憶體模組中，當記憶體儲存裝置重新啟動時，記憶體管理電路將無法識別全域混亂實體區塊與子實體區塊中的哪些資料是新的或哪些資料為舊的。此時，因此，如何能夠在異常斷電(power failure)後，有效地識別最新之資料，是此領域技術人員所致力的目標。
本發明提供一種資料寫入方法，其能夠在記憶體儲存裝置異常斷電後正確地識別所儲存之資料，以避免資料遺失。
本發明提供一種記憶體控制器，其能夠在記憶體儲存裝置異常斷電後正確地識別所儲存之資料，以避免資料遺失。
本發明提供一種記憶體儲存裝置，其能夠在異常斷電時避免資料遺失。
本發明範例實施例提出一種資料寫入方法，用於寫入資料至可複寫式非揮發性記憶體模組中，其中此可複寫式非揮發性記憶體模組具有多個實體區塊，每一實體區塊具有多個實體頁面，此些實體區塊被邏輯地分組為至少一資料區與一閒置區，多個邏輯區塊被配置以映射資料區的實體區塊，每一邏輯區塊具有多個邏輯頁面，欲寫入之資料屬於此些邏輯區塊之中的第一邏輯區塊的第一邏輯頁面並且第一邏輯區塊映射資料區的實體區塊之中的第一實體區塊。本資料寫入方法包括：為此些邏輯頁面設定多個標記計數值，其中每一邏輯頁面對應此些標記計數值的其中之一。本資料寫入方法也包括從閒置區的實體區塊之中提取至少一實體區塊作為第一儲存區；從閒置區的實體區塊之中提取至少另一實體區塊作為第二儲存區；並且判斷此些標記計數值之中對應第一邏輯頁面的標記計數值是否大於預先定義門檻值。本資料寫入方法亦包括，當對應第一邏輯頁面的標記計數值非大於預先定義門檻值時，計數對應第一邏輯頁面的標記計數值並且將欲寫入之資料與對應第一邏輯頁面的標記計數值寫入至第一儲存區或第二儲存區中。本資料寫入方法更包括，當對應第一邏輯頁面的標記計數值大於預先定義門檻值時，將欲寫入之資料與對應第一邏輯頁面的標記計數值寫入至第二儲存區中。
本發明範例實施例提出一種資料寫入方法，用於寫入資料至一可複寫式非揮發性記憶體模組中，其中此可複寫式非揮發性記憶體模組具有多個實體區塊，每一實體區塊具有多個實體頁面，此些實體區塊被邏輯地分組為至少一資料區與一閒置區，多個邏輯區塊被配置以映射資料區的實體區塊，每一邏輯區塊具有多個邏輯頁面，上述資料屬於此些邏輯區塊之中的第一邏輯區塊的第一邏輯頁面並且第一邏輯區塊映射資料區的實體區塊之中的第一實體區塊。本資料寫入方法包括為此些邏輯頁面設定多個標記計數值，其中每一邏輯頁面對應此些標記計數值的其中之一。本資料寫入方法也包括從閒置區的實體區塊之中提取一實體區塊作為全域混亂實體區塊，從閒置區的實體區塊之中提取另一實體區塊作為對應第一實體區塊的子實體區塊並且判斷此些標記計數值之中對應第一邏輯頁面的標記計數值是否大於預先定義門檻值。本資料寫入方法也包括，當對應第一邏輯頁面的標記計數值非大於預先定義門檻值時，計數對應第一邏輯頁面的標記計數值並且將上述資料與對應第一邏輯頁面的標記計數值寫入至全域混亂實體區塊或對應第一實體區塊的子實體區塊中。本資料寫入方法更包括，當對應第一邏輯頁面的標記計數值大於預先定義門檻值時，將上述資料與對應第一邏輯頁面的標記計數值寫入至對應第一實體區塊的子實體區塊中。
在本發明之一實施例中，上述之將上述資料與對應第一邏輯頁面的標記計數值一起寫入至全域混亂實體區塊或對應第一實體區塊的子實體區塊中的步驟包括：將上述資料寫入至全域混亂實體區塊或對應第一實體區塊的子實體區塊之中的第一實體頁面的資料位元區中；以及對應第一邏輯頁面的標記計數值寫入至第一實體頁面的冗餘位元區中。
在本發明之一實施例中，上述之資料寫入方法更包括：從閒置區的實體區塊之中提取一第二實體區塊；從全域混亂實體區塊、第一實體區塊或對應第一實體區塊的子實體區塊中讀取屬於第一邏輯區塊的邏輯頁面之中的一目標邏輯頁面的有效資料；判斷全域混亂實體區塊是否儲存有屬於目標邏輯頁面的資料；以及當全域混亂實體區塊未儲存有屬於目標邏輯頁面的資料時，重置對應目標邏輯頁面的標記計數值。此外，上述之資料寫入方法更包括將所讀取之有效資料、對應目標邏輯頁面的邏輯位址資訊與對應目標邏輯頁面的標記計數值寫入至第二實體區塊中。
在本發明之一實施例中，上述之資料寫入方法更包括將對應第一邏輯頁面的邏輯位址資訊寫入至第一實體頁面的冗餘位元區中。
本發明範例實施例提出一種資料寫入方法，用於寫入資料至一可複寫式非揮發性記憶體模組中，其中此可複寫式非揮發性記憶體模組具有多個實體區塊，每一實體區塊具有多個實體頁面，此些實體區塊被邏輯地分組為至少一資料區與一閒置區，多個邏輯區塊被配置以映射資料區的實體區塊，每一邏輯區塊具有多個邏輯頁面，上述資料屬於此些邏輯區塊之中的第一邏輯區塊的第一邏輯頁面並且第一邏輯區塊映射資料區的實體區塊之中的第一實體區塊。本資料寫入方法包括為此些邏輯頁面設定多個標記計數值，其中每一邏輯頁面對應此些標記計數值的其中之一。本資料寫入方法也包括從閒置區的實體區塊之中提取一實體區塊作為全域混亂實體區塊，從閒置區的實體區塊之中提取另一實體區塊作為對應第一實體區塊的子實體區塊並且判斷此些標記計數值之中對應第一邏輯頁面的標記計數值是否大於預先定義門檻值。本資料寫入方法也包括，當對應第一邏輯頁面的標記計數值非大於預先定義門檻值時，計數對應第一邏輯頁面的標記計數值並且將上述資料與對應第一邏輯頁面的標記計數值寫入至全域混亂實體區塊或對應第一實體區塊的子實體區塊中。本資料寫入方法更包括，當對應第一邏輯頁面的標記計數值大於預先定義門檻值時，將上述資料與對應第一邏輯頁面的標記計數值寫入至全域混亂實體區塊中。
本發明範例實施例提出一種記憶體控制器，用於控制可複寫式非揮發性記憶體模組，其中此可複寫式非揮發性記憶體模組具有多個實體區塊，並且每一實體區塊具有依序排列的多個實體頁面。本記憶體控制器包括主機介面、記憶體介面與記憶體管理電路。主機介面用以耦接至主機系統。記憶體介面用以耦接至可複寫式非揮發性記憶體模組。記憶體管理電路耦接至記憶體介面，並且用以將此些實體區塊邏輯地分組為至少一資料區與一閒置區。此外，記憶體管理電路更用以配置多個邏輯區塊以映射資料區些實體區塊，並且每一邏輯區塊具有多個邏輯頁面。另外，記憶體管理電路為此些邏輯頁面設定多個標記計數值，並且每一邏輯頁面對應此些標記計數值的其中之一。在此，記憶體管理電路更用以從閒置區的該些實體區塊之中提取一實體區塊作為全域混亂實體區塊並且更用以從主機系統中接收一資料，其中此資料屬於此些邏輯區塊之中的第一邏輯區塊的第一邏輯頁面並且第一邏輯區塊映射資料區的實體區塊之中的第一實體區塊。再者，記憶體管理電路更用以從閒置區的該些實體區塊之中提取另一實體區塊作為對應第一實體區塊的子實體區塊，並且記憶體管理電路更用以判斷此些標記計數值之中對應第一邏輯頁面的標記計數值是否大於預先定義門檻值。當對應第一邏輯頁面的標記計數值非大於預先定義門檻值時，記憶體管理電路計數對應第一邏輯頁面的標記計數值並且將上述資料與對應第一邏輯頁面的標記計數值寫入至全域混亂實體區塊或對應第一實體區塊的子實體區塊中。並且，當對應第一邏輯頁面的標記計數值大於預先定義門檻值時，記憶體管理電路將上述資料與對應第一邏輯頁面的標記計數值寫入至對應第一實體區塊的子實體區塊中。
在本發明之一實施例中，上述之記憶體管理電路將上述資料寫入至全域混亂實體區塊或對應第一實體區塊的子實體區塊之中的一第一實體頁面的一資料位元區中，並且將對應第一邏輯頁面的標記計數值寫入至此第一實體頁面的一冗餘位元區中。
在本發明之一實施例中，上述之記憶體管理電路更用以從閒置區的這些實體區塊之中提取一第二實體區塊，從全域混亂實體區塊、第一實體區塊或對應第一實體區塊的子實體區塊中讀取屬於第一邏輯區塊的邏輯頁面之中的一目標邏輯頁面的有效資料，並且判斷全域混亂實體區塊是否儲存有屬於此目標邏輯頁面的資料。當全域混亂實體區塊未儲存有屬於此目標邏輯頁面的資料時，記憶體管理電路重置對應目標邏輯頁面的標記計數值。此外，上述之記憶體管理電路將所讀取之有效資料、對應此目標邏輯頁面的邏輯位址資訊與對應此目標邏輯頁面的標記計數值寫入至第二實體區塊中。
在本發明之一實施例中，上述之記憶體管理電路更用以將對應第一邏輯頁面的邏輯位址資訊寫入至第一實體頁面的冗餘位元區中。
一種記憶體控制器，用於控制可複寫式非揮發性記憶體模組，其中此可複寫式非揮發性記憶體模組具有多個實體區塊，並且每一實體區塊具有依序排列的多個實體頁面。本記憶體控制器包括主機介面、記憶體介面與記憶體管理電路。主機介面用以耦接至主機系統。記憶體介面用以耦接至可複寫式非揮發性記憶體模組。記憶體管理電路耦接至記憶體介面，並且用以將此些實體區塊邏輯地分組為至少一資料區與一閒置區。此外，記憶體管理電路更用以配置多個邏輯區塊以映射資料區些實體區塊，並且每一邏輯區塊具有多個邏輯頁面。另外，記憶體管理電路為此些邏輯頁面設定多個標記計數值，並且每一邏輯頁面對應此些標記計數值的其中之一。在此，記憶體管理電路更用以從閒置區的該些實體區塊之中提取一實體區塊作為全域混亂實體區塊並且更用以從主機系統中接收一資料，其中此資料屬於此些邏輯區塊之中的第一邏輯區塊的第一邏輯頁面並且第一邏輯區塊映射資料區的實體區塊之中的第一實體區塊。再者，記憶體管理電路更用以從閒置區的該些實體區塊之中提取另一實體區塊作為對應第一實體區塊的子實體區塊，並且記憶體管理電路更用以判斷此些標記計數值之中對應第一邏輯頁面的標記計數值是否大於預先定義門檻值。當對應第一邏輯頁面的標記計數值非大於預先定義門檻值時，記憶體管理電路計數對應第一邏輯頁面的標記計數值並且將上述資料與對應第一邏輯頁面的標記計數值寫入至全域混亂實體區塊或對應第一實體區塊的子實體區塊中。並且，當對應第一邏輯頁面的標記計數值大於預先定義門檻值時，記憶體管理電路將上述資料與對應第一邏輯頁面的標記計數值寫入至全域混亂實體區塊中。
本發明範例實施例提出一種記憶體儲存裝置，其包括連接器、可複寫式非揮發性記憶體模組與記憶體控制器。連接器用以耦接至主機系統。可複寫式非揮發性記憶體模組具有多個實體區塊，並且每一實體區塊具有依序排列的多個實體頁面。記憶體控制器耦接至連接器介面與可複寫式非揮發性記憶體模組，並且用以將此些實體區塊邏輯地分組為至少一資料區與一閒置區。此外，記憶體控制器更用以配置多個邏輯區塊以映射資料區的該些實體區塊，並且每一邏輯區塊具有多個邏輯頁面。另外，記憶體控制器為此些邏輯頁面設定多個標記計數值，並且每一邏輯頁面對應此些標記計數值的其中之一。記憶體控制器更用以從閒置區的實體區塊之中提取至少一實體區塊作為全域混亂實體區塊。此外，記憶體控制器更用以從主機系統中接收一資料，其中此資料屬於上述邏輯區塊之中的第一邏輯區塊的第一邏輯頁面並且第一邏輯區塊映射資料區的實體區塊之中的第一實體區塊。記憶體控制器更用以從閒置區的實體區塊之中提取至少另一實體區塊作為對應第一實體區塊的子實體區塊。再者，記憶體控制器更用以判斷此些標記計數值之中對應第一邏輯頁面的標記計數值是否大於預先定義門檻值。當對應第一邏輯頁面的標記計數值非大於預先定義門檻值時，記憶體控制器計數對應第一邏輯頁面的標記計數值並且將上述資料與對應第一邏輯頁面的標記計數值寫入至全域混亂實體區塊或對應第一實體區塊的子實體區塊中。並且，當對應第一邏輯頁面的標記計數值大於預先定義門檻值時，記憶體控制器將上述資料與對應第一邏輯頁面的標記計數值寫入至對應第一實體區塊的子實體區塊中。
在本發明之一實施例中，上述之記憶體控制器將上述資料寫入至全域混亂實體區塊或對應第一實體區塊的子實體區塊的一第一實體頁面的一資料位元區中，並且將對應第一邏輯頁面的標記計數值寫入至第一實體頁面的一冗餘位元區中。
在本發明之一實施例中，上述之記憶體控制器更用以從閒置區的實體區塊之中提取一第二實體區塊，從全域混亂實體區塊、第一實體區塊或對應第一實體區塊的子實體區塊中讀取屬於第一邏輯區塊的邏輯頁面之中的一目標邏輯頁面的有效資料，並且判斷全域混亂實體區塊是否儲存有屬於目標邏輯頁面的資料。當全域混亂實體區塊未儲存有屬於此目標邏輯頁面的資料時，記憶體控制器重置對應目標邏輯頁面的標記計數值。此外，上述之記憶體控制器更將所讀取之有效資料、對應目標邏輯頁面的邏輯位址資訊與對應目標邏輯頁面的標記計數值寫入至第二實體區塊中。
在本發明之一實施例中，上述之記憶體控制器更將對應第一邏輯頁面的邏輯位址資訊寫入至第一實體頁面的冗餘位元區中。
本發明範例實施例提出一種記憶體儲存裝置，其包括連接器、可複寫式非揮發性記憶體模組與記憶體控制器。連接器用以耦接至主機系統。可複寫式非揮發性記憶體模組具有多個實體區塊，並且每一實體區塊具有依序排列的多個實體頁面。記憶體控制器耦接至連接器介面與可複寫式非揮發性記憶體模組，並且用以將此些實體區塊邏輯地分組為至少一資料區與一閒置區。此外，記憶體控制器更用以配置多個邏輯區塊以映射資料區的該些實體區塊，並且每一邏輯區塊具有多個邏輯頁面。另外，記憶體控制器為此些邏輯頁面設定多個標記計數值，並且每一邏輯頁面對應此些標記計數值的其中之一。記憶體控制器更用以從閒置區的實體區塊之中提取至少一實體區塊作為全域混亂實體區塊。此外，記憶體控制器更用以從主機系統中接收一資料，其中此資料屬於上述邏輯區塊之中的第一邏輯區塊的第一邏輯頁面並且第一邏輯區塊映射資料區的實體區塊之中的第一實體區塊。記憶體控制器更用以從閒置區的實體區塊之中提取至少另一實體區塊作為對應第一實體區塊的子實體區塊。再者，記憶體控制器更用以判斷此些標記計數值之中對應第一邏輯頁面的標記計數值是否大於預先定義門檻值。當對應第一邏輯頁面的標記計數值非大於預先定義門檻值時，記憶體控制器計數對應第一邏輯頁面的標記計數值並且將上述資料與對應第一邏輯頁面的標記計數值寫入至全域混亂實體區塊或對應第一實體區塊的子實體區塊中。並且，當對應第一邏輯頁面的標記計數值大於預先定義門檻值時，記憶體控制器將上述資料與對應第一邏輯頁面的標記計數值寫入至全域混亂實體區塊中。
基於上述，本發明之資料寫入方法、記憶體控制器與記憶體儲存裝置能夠在發生異常斷電後，有效地識別所儲存之資料之中最新之資料，以避免資料遺失。
為讓本發明之上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
圖1A與1B是根據本發明所繪示的資料寫入方法的概要流程圖。
請參照圖1A與圖1B，在本發明的資料寫入方法中，閒置區的至少一實體區塊會被提取作為第一儲存區(S101)並且閒置區的至少另一實體區塊會被提取作為一第二儲存區(S103)。在此，第一儲存區與第二儲存區是用以寫入來自於主機系統的資料。例如，第一儲存區(或第二儲存區)可以為全域混亂實體區塊或子實體區塊。此外，對應每一邏輯頁面的標記計數值會被設定(S105)，其中標記計數值為一累計數值，用以識別最新的資料。再者，當欲寫入資料至某一邏輯頁面(以下稱為第一邏輯頁面)時，對應第一邏輯頁面的標記計數值會被判斷是否大於預先定義門檻值(S107)。倘若對應第一邏輯頁面的標記計數值被判斷非大於預先定義門檻值，對應第一邏輯頁面的標記計數值會被計數並且此資料與對應第一邏輯頁面的標記計數值會被寫入至第一儲存區或第二儲存區中(S109)。倘若對應第一邏輯頁面的標記計數值被判斷大於預先定義門檻值，對應第一邏輯頁面的標記計數值不會再被計數並且此資料與對應第一邏輯頁面的標記計數值會被寫入至第二儲存區中(S111)。也就是說，當對應某一邏輯頁面的標記計數值大於預先定義門檻值時，欲寫入此邏輯頁面之資料僅會被寫入至特定儲存區中依序排列的實體頁面中。基此，對應此邏輯頁面的最新資料能可被正確地識別。對能夠更瞭解本發明，以下將舉一範例實施例中，詳細描述本發明。
一般而言，記憶體儲存裝置(亦稱，記憶體儲存系統)包括可複寫式非揮發性記憶體模組與控制器(亦稱，控制電路)。通常記憶體儲存裝置是與主機系統一起使用，以使主機系統可將資料寫入至記憶體儲存裝置或從記憶體儲存裝置中讀取資料。
圖2A是根據本發明範例實施例所繪示的主機系統與記憶體儲存裝置。
請參照圖2A，主機系統1000一般包括電腦1100與輸入/輸出(input/output,I/O)裝置1106。電腦1100包括微處理器1102、隨機存取記憶體(random access memory,RAM)1104、系統匯流排1108與資料傳輸介面1110。輸入/輸出裝置1106包括如圖2B的滑鼠1202、鍵盤1204、顯示器1206與印表機1208。必須瞭解的是，圖2B所示的裝置非限制輸入/輸出裝置1106，輸入/輸出裝置1106可更包括其他裝置。
在本發明實施例中，記憶體儲存裝置100是透過資料傳輸介面1110與主機系統1000的其他元件耦接。藉由微處理器1102、隨機存取記憶體1104與輸入/輸出裝置1106的運作可將資料寫入至記憶體儲存裝置100或從記憶體儲存裝置100中讀取資料。例如，記憶體儲存裝置100可以是如圖2B所示的隨身碟1212、記憶卡1214或固態硬碟(Solid State Drive,SSD)1216等的可複寫式非揮發性記憶體儲存裝置。
一般而言，主機系統1000可實質地為可與記憶體儲存裝置100配合以儲存資料的任意系統。雖然在本範例實施例中，主機系統1000是以電腦系統來作說明，然而，在本發明另一範例實施例中主機系統1000可以是數位相機、攝影機、通信裝置、音訊播放器或視訊播放器等系統。例如，在主機系統為數位相機(攝影機)1310時，可複寫式非揮發性記憶體儲存裝置則為其所使用的SD卡1312、MMC卡1314、記憶棒(memory stick)1316、CF卡1318或嵌入式儲存裝置1320(如圖2C所示)。嵌入式儲存裝置1320包括嵌入式多媒體卡(Embedded MMC,eMMC)。值得一提的是，嵌入式多媒體卡是直接耦接於主機系統的基板上。
圖3是繪示圖2A所示的記憶體儲存裝置的概要方塊圖。
請參照圖3，記憶體儲存裝置100包括連接器102、記憶體控制器104與可複寫式非揮發性記憶體模組106。
在本範例實施例中，連接器102是相容於序列先進附件(Serial Advanced Technology Attachment,SATA)標準。然而，必須瞭解的是，本發明不限於此，連接器102亦可以是符合電氣和電子工程師協會(Institute of Electrical and Electronic Engineers,IEEE) 1394標準、高速周邊零件連接介面(Peripheral Component Interconnect Express,PCI Express)標準、通用序列匯流排(Universal Serial Bus,USB)標準、安全數位(Secure Digital,SD)介面標準、記憶棒(Memory Stick,MS)介面標準、多媒體儲存卡(Multi Media Card,MMC)介面標準、小型快閃(Compact Flash,CF)介面標準、整合式驅動電子介面(Integrated Device Electronics,IDE)標準或其他適合的標準。
記憶體控制器104用以執行以硬體型式或韌體型式實作的多個邏輯閘或控制指令，並且根據主機系統1000的指令在可複寫式非揮發性記憶體模組106中進行資料的寫入、讀取、抹除與合併等運作。
可複寫式非揮發性記憶體模組106是耦接至記憶體控制器104，並且具有多個實體區塊以儲存主機系統1000所寫入之資料。在本範例實施例中，每一實體區塊分別具有複數個實體頁面，其中屬於同一個實體區塊之實體頁面可被獨立地寫入且被同時地抹除。例如，每一實體區塊是由128個實體頁面所組成，並且每一實體頁面的容量為4千位元組(Kilobyte,KB)。然而，必須瞭解的是，本發明不限於此，每一實體區塊是可由64個實體頁面、256個實體頁面或其他任意個實體頁面所組成。
更詳細來說，實體區塊為抹除之最小單位。亦即，每一實體區塊含有最小數目之一併被抹除之記憶胞。實體頁面為程式化的最小單元。即，實體頁面為寫入資料的最小單元。然而，必須瞭解的是，在本發明另一範例實施例中，寫入資料的最小單位亦可以是實體扇區或其他大小。每一實體頁面通常包括資料位元區(data bit area)與冗餘位元區(redundancy bit area)。資料位元區用以儲存使用者的資料，而冗餘位元區用以儲存系統的資料(例如，錯誤檢查與校正碼)。
在本範例實施例中，可複寫式非揮發性記憶體模組106為多階記憶胞(Multi Level Cell,MLC)NAND快閃記憶體模組。然而，本發明不限於此，可複寫式非揮發性記憶體模組106亦可是單階記憶胞(Single Level Cell,SLC)NAND快閃記憶體模組、其他快閃記憶體模組或其他具有相同特性的記憶體模組。
圖4是根據本發明範例實施例所繪示之記憶體控制器的概要方塊圖。
請參照圖4，記憶體控制器104包括記憶體管理電路202、主機介面204與記憶體介面206。
記憶體管理電路202用以控制記憶體控制器104的整體運作。具體來說，記憶體管理電路202具有多個控制指令，並且在記憶體儲存裝置100運作時，此些控制指令會被執行以根據本範例實施例的資料合併方法來整理可複寫式非揮發性記憶體模組106中的有效資料。
在本範例實施例中，記憶體管理電路202的控制指令是以韌體型式來實作。例如，記憶體管理電路202具有微處理器單元(未繪示)與唯讀記憶體(未繪示)，並且此些控制指令是被燒錄至此唯讀記憶體中。當記憶體儲存裝置100運作時，此些控制指令會由微處理器單元來執行以進行資料的寫入、讀取與抹除等運作。
在本發明另一範例實施例中，記憶體管理電路202的控制指令亦可以程式碼型式儲存於可複寫式非揮發性記憶體模組106的特定區域(例如，記憶體模組中專用於存放系統資料的系統區)中。此外，記憶體管理電路202具有微處理器單元(未繪示)、唯讀記憶體(未繪示)及隨機存取記憶體(未繪示)。特別是，此唯讀記憶體具有驅動碼段，並且當記憶體控制器104被致能時，微處理器單元會先執行此驅動碼段來將儲存於可複寫式非揮發性記憶體模組106中之控制指令載入至記憶體管理電路202的隨機存取記憶體中。之後，微處理器單元會運轉此些控制指令以進行資料的寫入、讀取與抹除等運作。此外，在本發明另一範例實施例中，記憶體管理電路202的控制指令亦可以一硬體型式來實作。
主機介面204是耦接至記憶體管理電路202並且用以接收與識別主機系統1000所傳送的指令與資料。也就是說，主機系統1000所傳送的指令與資料會透過主機介面204來傳送至記憶體管理電路202。在本範例實施例中，主機介面204是相容於SATA標準。然而，必須瞭解的是本發明不限於此，主機介面204亦可以是相容於PATA標準、IEEE 1394標準、PCI Express標準、USB標準、SD標準、MS標準、MMC標準、CF標準、IDE標準或其他適合的資料傳輸標準。
記憶體介面206是耦接至記憶體管理電路202並且用以存取可複寫式非揮發性記憶體模組106。也就是說，欲寫入至可複寫式非揮發性記憶體模組106的資料會經由記憶體介面206轉換為可複寫式非揮發性記憶體模組106所能接受的格式。
在本發明一範例實施例中，記憶體控制器104還包括緩衝記憶體252。緩衝記憶體252是耦接至記憶體管理電路202並且用以暫存來自於主機系統1000的資料與指令或來自於可複寫式非揮發性記憶體模組106的資料。
在本發明一範例實施例中，記憶體控制器104還包括電源管理電路254。電源管理電路254是耦接至記憶體管理電路202並且用以控制記憶體儲存裝置100的電源。
在本發明一範例實施例中，記憶體控制器104還包括錯誤檢查與校正電路256。錯誤檢查與校正電路256是耦接至記憶體管理電路202並且用以執行錯誤檢查與校正程序以確保資料的正確性。具體來說，當記憶體管理電路202從主機系統1000中接收到寫入指令時，錯誤檢查與校正電路256會為對應此寫入指令的資料產生對應的錯誤檢查與校正碼(Error Checking and Correcting Code,ECC Code)，並且記憶體管理電路202會將對應此寫入指令的資料與對應的錯誤檢查與校正碼寫入至可複寫式非揮發性記憶體模組106中。之後，當記憶體管理電路202從可複寫式非揮發性記憶體模組106中讀取資料時會同時讀取此資料對應的錯誤檢查與校正碼，並且錯誤檢查與校正電路256會依據此錯誤檢查與校正碼對所讀取的資料執行錯誤檢查與校正程序。
圖5與圖6是根據本發明範例實施例所繪示管理可複寫式非揮發性記憶體模組之實體區塊的示意圖。
請參照圖5，可複寫式非揮發性記憶體模組106具有實體區塊410(0)~410(N)，並且記憶體控制器104的記憶體管理電路202會將實體區塊410(0)~410-(N)邏輯地分組為資料區(data area)502、閒置區(free area)504、系統區(system area)506與取代區(replacement area)508。
邏輯上屬於資料區502與閒置區504的實體區塊是用以儲存來自於主機系統1000的資料。具體來說，資料區502的實體區塊(亦稱為資料實體區塊)是被視為已儲存資料的實體區塊，而閒置區504的實體區塊(亦稱為閒置實體區塊)是用以寫入新資料的實體區塊。例如，當從主機系統1000接收到寫入指令與欲寫入之資料時，記憶體管理電路202會從閒置區504中提取實體區塊作為日誌(log)實體區塊，並且將資料寫入至此日誌實體區塊中。再例如，當對某一邏輯區塊執行資料合併程序時，記憶體管理電路202會從閒置區504中提取實體區塊作為對應此邏輯區塊的新資料實體區塊來寫入資料，並且替換原先映射此邏輯區塊的資料實體區塊。
邏輯上屬於系統區506的實體區塊是用以記錄系統資料。例如，系統資料包括關於可複寫式非揮發性記憶體模組的製造商與型號、可複寫式非揮發性記憶體模組的實體區塊數、每一實體區塊的實體頁面數等。
邏輯上屬於取代區508中的實體區塊是用於壞實體區塊取代程序，以取代損壞的實體區塊。具體來說，倘若取代區508中仍存有正常之實體區塊並且資料區502的實體區塊損壞時，記憶體管理電路202會從取代區508中提取正常的實體區塊來更換損壞的實體區塊。
基於上述，在記憶體儲存裝置100的運作中，資料區502、閒置區504、系統區506與取代區508的實體區塊會動態地變動。例如，用以輪替儲存資料的實體區塊會變動地屬於資料區502或閒置區504。
值得一提的是，在本範例實施例中，記憶體管理電路202是以每一實體區塊為單位來進行管理。然而，本發明不限於此，在另一範例實施例中，記憶體管理電路202亦可將實體區塊分組為多個實體單元，並且以實體單元為單位來進行管理。例如，每一實體單元可由同一記憶體子模組或不同記憶體子模組中的至少一個實體區塊所組成。
請參照圖6，記憶體管理電路202會配置邏輯區塊610(0)~610(H)以映射資料區502的實體區塊，其中每一邏輯區塊具有多個邏輯頁面並且此些邏輯頁面是依序地映射對應之資料實體區塊的實體頁面。例如，在記憶體儲存裝置100被格式化時，邏輯區塊610(0)~610(H)會初始地映射資料區502的實體區塊410(0)~410(F-1)。
在本發明範例實施例中，記憶體管理電路202會維護邏輯區塊-實體區塊映射表(logical block-physical block mapping table)以記錄邏輯區塊610(0)~610(H)與資料區502的實體區塊之間的映射關係。此外，由於主機系統1000是以邏輯存取位址(例如，扇區(Sector))為單位來存取資料，當主機系統1000存取資料時記憶體管理電路202會將對應記憶體儲存裝置100的邏輯存取位址710(0)~710(K)轉換成對應的邏輯頁面。例如，當主機系統1000欲存取某一邏輯存取位址時，記憶體管理電路202會將主機系統1000所存取的邏輯存取位址轉換為以對應的邏輯區塊與邏輯頁面所構成的多維位址，並且透過邏輯區塊-實體區塊映射表於對應的實體頁面中存取資料。
圖7~圖9是根據本發明範例實施例所繪示的使用子實體區塊來寫入更新資料的範例。
請同時參照圖7~圖9，例如，在邏輯區塊610(0)是映射至實體區塊410(0)的映射狀態下，當記憶體控制器104從主機系統1000中接收到寫入指令而欲寫入資料至屬於邏輯區塊610(0)的邏輯頁面時，記憶體管理電路202會依據邏輯區塊-實體區塊映射表識別邏輯區塊610(0)目前是映射至實體區塊410(0)並且從閒置區504中提取實體區塊410(F)作為子實體區塊來輪替實體區塊410(0)。然而，當記憶體管理電路202將新資料寫入至實體區塊410(F)的同時，記憶體管理電路202不會立刻將實體區塊410(0)中的所有有效資料搬移至實體區塊410(F)而抹除實體區塊410(0)。具體來說，記憶體管理電路202會將實體區塊410(0)中欲寫入實體頁面之前的有效資料(即，實體區塊410(0)的第0實體頁面與第1實體頁面中的資料)複製至實體區塊410(F)的第0實體頁面與第1實體頁面中(如圖7所示)，並且將新資料寫入至實體區塊410(F)的第2~4個實體頁面中(如圖8所示)。此時，記憶體管理電路202即完成寫入的運作。因為實體區塊410(0)中的有效資料有可能在下個操作(例如，寫入指令)中變成無效，因此立刻將實體區塊410(0)中的其他有效資料搬移至實體區塊410(F)可能會造成無謂的搬移。此外，資料必須依序地寫入至實體區塊內的實體頁面，因此，記憶體管理電路202僅會先搬移欲寫入實體頁面之前的有效資料(即，儲存在實體區塊410(0)的第0實體頁面與第0實體頁面中資料)，並且暫不搬移其餘有效資料(即，儲存在實體區塊410(0)的第5~K實體頁面中資料)。
在本範例實施例中，暫時地維持此等暫態關係的運作稱為開啟(open)母子區塊，並且原實體區塊(例如，上述實體區塊410(0))稱為母實體區塊而日誌(log)實體區塊(例如，上述與實體區塊410(F))稱為子實體區塊。在此，一個母實體區塊以及其對應的至少一子實體區塊稱為母子區塊組。
之後，當需要將實體區塊410(0)與實體區塊410(F)的資料合併(merge)時，記憶體管理電路202會將實體區塊410(0)與實體區塊410(F)的資料整併至一個實體區塊，由此提升實體區塊的使用效率。在此，合併母子區塊的運作稱為資料合併程序或關閉(close)母子區塊。例如，如圖9所示，當進行關閉母子區塊時，記憶體管理電路202會將實體區塊410(0)中剩餘的有效資料(即，實體區塊410(0)的第5～K實體頁面中的資料)複製至替換實體區塊410(F)的第5實體頁面～第K實體頁面中，然後對實體區塊410(0)執行抹除操作並將抹除後之實體區塊410(0)關聯至閒置區504，同時，將實體區塊410(F)關聯至資料區502。也就是說，記憶體管理電路202會在邏輯區塊-實體區塊映射表中將邏輯區塊610(0)重新映射至實體區塊410(F)。此外，在本範例實施例中，記憶體管理電路202會建立閒置區實體區塊表(未繪示)來記錄目前被關聯至閒置區504的實體區塊。值得一提的是，閒置區504中實體區塊的數目是有限的，基此，在記憶體儲存裝置100運作期間，已開啟之母子區塊組的數目亦會受到限制。因此，當記憶體儲存裝置100接收到來自於主機系統1000的寫入指令時，倘若已開啟母子區塊組的數目達到上限時，記憶體管理電路202需關閉至少一組目前已開啟之母子區塊組後才可執行此寫入指令。
除了上述使用日誌實體區塊來寫入更新資料外，在本範例實施例中，在本範例實施例中，記憶體管理電路202更會從閒置區504中提取至少一實體區塊作為全域混亂(Global Random)實體區塊並且使用全域混亂實體區塊來寫入更新資料。例如，倘若主機系統1000欲更新之邏輯頁面的資料已被寫入至日誌實體區塊時，此更新資料會被寫入至全域混亂實體區塊，以避免反覆執行上述資料合併程序。
圖10是根據本發明範例實施例所繪示之使用子實體區塊與全域混亂實體區塊寫入資料的示意圖。
請參照圖10，假設實體區塊410(S-1)被提取作為全域混亂實體區塊並且在圖8所示的儲存狀態下主機系統1000欲寫入更新資料至邏輯區塊610(0)的第1邏輯頁面時，記憶體管理電路202會將此更新資料寫入至全域混亂實體區塊中第一個空的實體頁面(例如，實體區塊410(S-1)的第0實體頁面)中。
在本範例實施例中，當目前所使用之全域混亂實體區塊已被寫滿時，記憶體管理電路202會再從閒置區504中提取另一個實體區塊作為新的全域混亂實體區塊，直到作為全域混亂實體區塊的實體區塊的數目達到預設值為止。具體來說，閒置區504的實體區塊是有限的，因此，作為全域混亂實體區塊之實體區塊的數目亦會受到限制。當作為全域混亂實體區塊的實體區塊的數目達到預設值時，記憶體管理電路202會執行上述資料合併程序，對所儲存之資料皆為無效資料的全域混亂實體區塊執行抹除運作並且將已抹除之實體區塊關聯至閒置區504。由此，在執行下一個寫入指令時，記憶體管理電路202就可再從閒置區504提取空的實體區塊作為全域混亂實體區塊。
如圖10所示，在此儲存狀態下，母實體區塊410(0)的第1實體頁面、子實體區塊410(F)的第1實體頁面以及全域混亂實體區塊410(S-1)皆儲存有屬於邏輯區塊610(0)的第1邏輯頁面的資料。為了識別全域混亂實體區塊410(S-1)所儲存之資料為最新的資料，如上所述，記憶體管理電路202會維護頁面映射表以記錄此更新關係，並且週期地將頁面映射表儲存至可複寫式非揮發性記憶體模組106中。例如，記憶體儲存裝置100運作所需的映射表會儲存於系統區506中。
在本發明一範例實施例中，記憶體管理電路202會為所有邏輯頁面設定多個標記計數值，以記錄邏輯頁面被更新的次數。具體來說，每當寫入某一邏輯頁面的資料時，對應此邏輯頁面的標記計數值會被加1。在本範例實施例中，一個邏輯頁面會對應一個標記計數值。然而，本發明不限於此，例如，在本發明另一範例實施例中，數個邏輯頁面對應同一個標記計數值。此外，在本發明另一範例實施例中，標記計數值亦可以其他預定數值來增加。
特別是，當寫入資料至實體頁面時，記憶體管理電路202會一併將欲寫入之邏輯頁面的邏輯位址資訊(例如，編號)以及對應此邏輯頁面的標記計數值寫入至此實體頁面的冗餘位元區(如圖11所示)。基此，當暫存於緩衝記憶體252中的映射表因記憶體儲存裝置100不正常斷電而遺失時，記憶體管理電路202可根據每一實體頁面之冗餘位元區中的資訊(即，邏輯位址資訊)識別每一邏輯頁面所映射之實體頁面。特別是，記憶體管理電路202可根據標記計數值來識別最新的資料。
值得一提的是，冗餘位元區的儲存空間有限，所以所記錄的標記計數值僅能在一有限的範圍。在本範例實施例中，當標記計數值大於一預先定義門檻值時，記憶體管理電路202將不會再計數此標記計數值。例如，標記計數值的範圍是介於0~255時，此預先定義門檻值會被設定為254。
在本發明範例實施例中，當欲寫入更新資料至實體頁面時，記憶體管理電路202會判斷欲寫入之更新資料所屬之邏輯頁面的標記計數值是否大於預先定義門檻值。當標記計數值非大於預先定義門檻值時，記憶體管理電路202會計數此標記計數值並且根據更新資料的特徵使用日誌實體區塊來寫入此更新資料(如圖7與8所示)或使用全域混亂實體區塊來寫入此更新資料(如圖10所示)。然而，當標記計數值大於預先定義門檻值時，記憶體管理電路202不會計數此標記計數值並且僅使用日誌實體區塊來寫入此更新資料。具體來說，由於標記計數值無法再被計數，因此，無法再用於識別最新的更新資料。在本範例實施例中，由於實體區塊之實體頁面必須依序地被寫入，因此，僅使用日誌實體區塊來寫入後續之更新資料下，記憶體管理電路202仍可根據實體頁面的順序識別最新的資料。
必須瞭解的，在本範例實施例中，當標記計數值大於預先定義門檻值時，記憶體管理電路202僅使用日誌實體區塊來寫入此更新資料。然而，在本發明另一範例實施例中，當標記計數值大於預先定義門檻值時，記憶體管理電路202亦可僅使用全域混亂實體區塊來寫入此更新資料，由此有效地識別最新資料。
如上所述，在適當時機，記憶體管理電路202會選擇一個邏輯區塊執行資料合併程序，並且屬於此邏輯區塊的邏輯頁面會被依序地複製到從閒置區504中所提取之一個實體區塊中。特別是，在執行資料合併程序以複製邏輯頁面的有效資料時，記憶體管理電路202會一併判斷全域混亂實體區是否儲存有屬於此邏輯頁面的資料。倘若全域混亂實體區未儲存有屬於此邏輯頁面的資料時，記憶體管理電路202會重置此邏輯頁面的標記計數值。例如，標記計數值會被重置為0。
具體來說，當對一個邏輯區塊執行資料合併程序時，屬於此邏輯區塊的最新資料都會被複製到從閒置區504中所提取的實體區塊並且對應此邏輯區塊的所有日誌實體區塊都會進行抹除運作。因此，倘若全域混亂實體區未儲存有屬於此邏輯區塊之邏輯頁面的資料時，在執行資料合併之後可複寫式非揮發性記憶體模組106中將不會存有屬於此邏輯頁面的資料，因此，邏輯頁面的標記計數值可被重置，而不會影響新舊資料的識別。
基於上述，本發明範例實施例的記憶體儲存裝置及其記憶體控制器可在發生異常斷電並重新啟動之後，根據實體頁面中之邏輯位址資訊以及標記計數值來識別所儲存之資料，由此避免資料遺失。
圖12是根據本發明範例實施例所繪示之寫入來自於主機系統之資料的流程圖。為方便說明，在此假設欲寫入之資料是屬於第一邏輯區塊的第一邏輯頁面並且第一邏輯區塊原始地映射資料區502的第一實體區塊。
請參照圖12，在步驟S1201，記憶體管理電路202會為每一邏輯頁面設定一標記計數值。之後，在步驟S1203中記憶體管理電路202會判斷對應第一邏輯頁面的標記計數值是否大於預先定義門檻值。
倘若對應第一邏輯頁面的標記計數值非大於預先定義門檻值時，在步驟S1205中，記憶體管理電路202會計數對應第一邏輯頁面的標記計數值。然後，在步驟S1207中，記憶體管理電路202會將欲寫入之資料、對應第一邏輯頁面的邏輯位址資訊與對應第一邏輯頁面的標記計數值依序地寫入至全域混亂實體區塊或對應第一實體區塊的子實體區塊的一個實體頁面中。具體來說，在步驟S1207中，記憶體管理電路202會根據欲寫入之資料的特性，判斷使用全域混亂實體區塊或子實體區塊來寫入資料。
倘若對應第一邏輯頁面的標記計數值大於預先定義門檻值時，在步驟S1209中，記憶體管理電路202會將欲寫入之資料、對應第一邏輯頁面的邏輯位址資訊與對應第一邏輯頁面的標記計數值依序地寫入至對應第一實體區塊的子實體區塊的一個實體頁面中。
圖13是根據本發明一範例實施例所繪示之使用全域混亂實體區塊來寫入資料的流程圖。
請參照圖13，在步驟S1301中，記憶體管理電路202會判斷是否需要執行資料合併程序。
倘若判斷需要執行資料合併程序時，在步驟S1303中，記憶體管理電路202會選擇一個邏輯區塊並且對此邏輯區塊執行資料合併程序。
之後，在步驟S1305中，記憶體管理電路202會判斷全域混亂實體區塊是否已被寫滿。
倘若全域混亂實體區塊已被寫滿時，在步驟S1307中，記憶體管理電路202會從閒置區504中提取一個實體區塊作為新的全域混亂實體區塊。
最後，在步驟S1309中，記憶體管理電路202會將欲寫入之資料寫入至全域混亂實體區塊中。
圖14是根據本發明一範例實施例所繪示之使用子實體區塊來寫入資料的流程圖。
請參照圖14，在步驟S1401中，記憶體管理電路202會判斷是否需要執行資料合併程序。
倘若判斷需要執行資料合併程序時，在步驟S1403中，記憶體管理電路202會選擇一個邏輯區塊並且對此邏輯區塊執行資料合併程序。
之後，在步驟S1405中記憶體管理電路202會從閒置區504中提取一個實體區塊作為對應欲寫入之邏輯區塊所映射之實體區塊的子實體區塊。最後，在步驟S1407中，記憶體管理電路202會將欲寫入之資料寫入至此子實體區塊中。
圖15是根據本發明範例實施例所繪示之執行資料合併程序的流程圖。為方便說明，在此假設欲對第一邏輯區塊執行資料合併程序並且第一邏輯區塊原始地映射資料區502的第一實體區塊。
請參照圖15，在步驟S1501中，記憶體管理電路202會從閒置區504中提取一個實體區塊(以下稱為第二實體區塊)。
在步驟S1503中，記憶體管理電路202會從全域混亂實體區塊、第一實體區塊或對應第一實體區塊的子實體區塊中依序地讀取屬於第一邏輯區塊之其中一個邏輯頁面(以下稱為目標邏輯頁面)的有效資料(即，最新的資料)。並且，在步驟S1505中，記憶體管理電路202會判斷全域混亂實體區塊是否儲存有屬於此邏輯頁面的資料。
倘若全域混亂實體區塊未儲存有屬於目標邏輯頁面的資料時，在步驟S1507中，記憶體管理電路202會重置對應目標邏輯頁面的標記計數值。
之後，在步驟S1509中，記憶體管理電路202會將屬於目標邏輯頁面的有效資料、對應目標邏輯頁面的邏輯位址資訊與對應目標邏輯頁面的標記計數值寫入至第二實體區塊的對應實體頁面中。
然後，在步驟S1511中，記憶體管理電路202會判斷是否仍有屬於第一邏輯區塊的所有有效資料未被寫入至第二實體區塊中。
倘若仍有屬於第一邏輯區塊的有效資料未被寫入至第二實體區塊時，步驟S1503會被執行。
倘若屬於第一邏輯區塊的所有有效資料皆已被寫入至第二實體區塊時，在步驟S1513中，記憶體管理電路202會在邏輯區塊-實體區塊映射表中將第一邏輯區塊重新映射至第二實體區塊並且對第一實體區塊與其子實體區塊執行抹除運作。
綜上所述，本發明範例實施例的資料寫入方法是為每一邏輯頁面設定對應的標記計數值並且在寫入資料時一併將邏輯頁面的邏輯位址資訊和標記計數值寫入至實體頁面中。基此，當記憶體儲存裝置異常斷電時，在多個實體頁面中屬於同一個邏輯頁面的資料可正確的被識別，由此避免資料遺失。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾，故本發明之保護範圍當視後附之申請專利範圍所界定者為準。
S101、S103、S105、S107、S109、S111．．．資料寫入的步驟
1000．．．主機系統
1100．．．電腦
1102．．．微處理器
1104．．．隨機存取記憶體
1106．．．輸入/輸出裝置
1108．．．系統匯流排
1110．．．資料傳輸介面
1202．．．滑鼠
1204．．．鍵盤
1206．．．顯示器
1208．．．印表機
1212．．．隨身碟
1214．．．記憶卡
1216．．．固態硬碟
1310．．．數位相機
1312．．．SD卡
1314．．．MMC卡
1316．．．記憶棒
1318．．．CF卡
1320．．．嵌入式儲存裝置
100．．．記憶體儲存裝置
102．．．連接器
104．．．記憶體控制器
106．．．可複寫式非揮發性記憶體模組
202．．．記憶體管理電路
204．．．主機介面
206．．．記憶體介面
252．．．緩衝記憶體
254．．．電源管理電路
256．．．錯誤檢查與校正電路
502．．．資料區
504．．．閒置區
506．．．系統區
508．．．取代區
410(0)~410(N)．．．實體區塊
610(0)~610(H)．．．邏輯區塊
710(0)~710(K)．．．邏輯存取位址
S1201、S1203、S1205、S1207、S1209．．．資料寫入的步驟
S1301、S1303、S1305、S1307、S1309．．．使用全域混亂實體單區塊資料寫入的詳細步驟
S1401、S1403、S1405、S1407．．．使用子實體單區塊資料寫入的詳細步驟
S1501、S1503、S1505、S1507、S1509、S1511、S1513．．．資料合併的步驟
圖1A與1B是根據本發明所繪示的資料寫入方法的概要流程圖。
圖2A是根據本發明範例實施例所繪示的主機系統與記憶體儲存裝置。
圖2B是根據本發明範例實施例所繪示的電腦、輸入/輸出裝置與記憶體儲存裝置的示意圖。
圖2C是根據本發明另一範例實施例所繪示的主機系統與記憶體儲存裝置的示意圖。
圖3是繪示圖2A所示的記憶體儲存裝置的概要方塊圖。
圖4是根據本發明範例實施例所繪示之記憶體控制器的概要方塊圖。
圖5與圖6是根據本發明範例實施例所繪示管理可複寫式非揮發性記憶體模組之實體區塊的示意圖。
圖7~圖9是根據本發明範例實施例所繪示的使用子實體區塊來寫入更新資料的範例。
圖10是根據本發明範例實施例所繪示之使用子實體區塊與全域混亂實體區塊寫入資料的示意圖。
圖11是根據本發明範例實施例所繪示之實體頁面之資料結構的範例示意圖。
圖12是根據本發明範例實施例所繪示之寫入來自於主機系統之資料的流程圖。
圖13是根據本發明一範例實施例所繪示之使用全域混亂實體區塊來寫入資料的流程圖。
圖14是根據本發明一範例實施例所繪示之使用子實體區塊來寫入資料的流程圖。
圖15是根據本發明範例實施例所繪示之執行資料合併程序的流程圖。
S107、S109、S111．．．資料寫入的步驟

Claims (16)

  1. 一種資料寫入方法，用於寫入一資料至一可複寫式非揮發性記憶體模組中，其中該可複寫式非揮發性記憶體模組具有多個實體區塊，該些實體區塊之中的每一個實體區塊具有多個實體頁面，該些實體區塊被邏輯地分組為至少一資料區與一閒置區，多個邏輯區塊被配置以映射該資料區的該些實體區塊，該些邏輯區塊之中的每一個邏輯區塊具有多個邏輯頁面，該資料屬於該些邏輯區塊之中的一第一邏輯區塊的一第一邏輯頁面並且該第一邏輯區塊映射該資料區的該些實體區塊之中的一第一實體區塊，該資料寫入方法包括：為該些邏輯頁面設定多個標記計數值，其中該些邏輯頁面的每一個邏輯頁面對應該些標記計數值的其中之一；從該閒置區的該些實體區塊之中提取至少一實體區塊作為一第一儲存區；從該閒置區的該些實體區塊之中提取至少另一實體區塊作為一第二儲存區；判斷該些標記計數值之中對應該第一邏輯頁面的一標記計數值是否大於一預先定義門檻值；當對應該第一邏輯頁面的該標記計數值非大於該預先定義門檻值時，計數對應該第一邏輯頁面的該標記計數值並且將該資料與對應該第一邏輯頁面的該標記計數值寫入至該第一儲存區或該第二儲存區中；以及當對應該第一邏輯頁面的該標記計數值大於該預先 定義門檻值時，將該資料與對應該第一邏輯頁面的該標記計數值寫入至該第二儲存區中。
  2. 一種資料寫入方法，用於寫入一資料至一可複寫式非揮發性記憶體模組中，其中該可複寫式非揮發性記憶體模組具有多個實體區塊，該些實體區塊之中的每一個實體區塊具有多個實體頁面，該些實體區塊被邏輯地分組為至少一資料區與一閒置區，多個邏輯區塊被配置以映射該資料區的該些實體區塊，該些邏輯區塊之中的每一個邏輯區塊具有多個邏輯頁面，該資料屬於該些邏輯區塊之中的一第一邏輯區塊的一第一邏輯頁面並且該第一邏輯區塊映射該資料區的該些實體區塊之中的一第一實體區塊，該資料寫入方法包括：為該些邏輯頁面設定多個標記計數值，其中該些邏輯頁面之中的每一個邏輯頁面對應該些標記計數值的其中之一；從該閒置區的該些實體區塊之中提取一實體區塊作為一全域混亂實體區塊；從該閒置區的該些實體區塊之中提取另一實體區塊作為對應該第一實體區塊的一子實體區塊；判斷該些標記計數值之中對應該第一邏輯頁面的一標記計數值是否大於一預先定義門檻值；當對應該第一邏輯頁面的該標記計數值非大於該預先定義門檻值時，計數對應該第一邏輯頁面的該標記計數值並且將該資料與對應該第一邏輯頁面的該標記計數值寫 入至該全域混亂實體區塊或對應該第一實體區塊的該子實體區塊中；以及當對應該第一邏輯頁面的該標記計數值大於該預先定義門檻值時，將該資料與對應該第一邏輯頁面的該標記計數值寫入至對應該第一實體區塊的該子實體區塊中。
  3. 如申請專利範圍第2項所述之資料寫入方法，其中將該資料與對應該第一邏輯頁面的該標記計數值一起寫入至該全域混亂實體區塊或對應該第一實體區塊的該子實體區塊中的步驟包括：將該資料寫入至該全域混亂實體區塊或對應該第一實體區塊的該子實體區塊之中的一第一實體頁面的一資料位元區中；以及將對應該第一邏輯頁面的該標記計數值寫入至該第一實體頁面的一冗餘位元區中。
  4. 如申請專利範圍第2項所述之資料寫入方法，更包括：從該閒置區的該些實體區塊之中提取一第二實體區塊；從該全域混亂實體區塊、該第一實體區塊或對應該第一實體區塊的該子實體區塊中讀取屬於該第一邏輯區塊的該些邏輯頁面之中的一目標邏輯頁面的有效資料；判斷該全域混亂實體區塊是否儲存有屬於該目標邏輯頁面的資料；以及當該全域混亂實體區塊未儲存有屬於該目標邏輯頁 面的資料時，重置對應該目標邏輯頁面的該標記計數值；以及將所讀取之有效資料、對應該目標邏輯頁面的該邏輯位址資訊與對應該目標邏輯頁面的該標記計數值寫入至該第二實體區塊中。
  5. 如申請專利範圍第3項所述之資料寫入方法，更包括：將對應該第一邏輯頁面的一邏輯位址資訊寫入至該第一實體頁面的該冗餘位元區中。
  6. 一種資料寫入方法，用於寫入一資料至一可複寫式非揮發性記憶體模組中，其中該可複寫式非揮發性記憶體模組具有多個實體區塊，該些實體區塊之中的每一個實體區塊具有多個實體頁面，該些實體區塊被邏輯地分組為至少一資料區與一閒置區，多個邏輯區塊被配置以映射該資料區的該些實體區塊，該些邏輯區塊之中的每一個邏輯區塊具有多個邏輯頁面，該資料屬於該些邏輯區塊之中的一第一邏輯區塊的一第一邏輯頁面並且該第一邏輯區塊映射該資料區的該些實體區塊之中的一第一實體區塊，該資料寫入方法包括：為該些邏輯頁面設定多個標記計數值，其中該些邏輯頁面之中的每一個邏輯頁面對應該些標記計數值的其中之一；從該閒置區的該些實體區塊之中提取一實體區塊作為一全域混亂實體區塊； 從該閒置區的該些實體區塊之中提取另一實體區塊作為對應該第一實體區塊的一子實體區塊；判斷該些標記計數值之中對應該第一邏輯頁面的一標記計數值是否大於一預先定義門檻值；當對應該第一邏輯頁面的該標記計數值非大於該預先定義門檻值時，計數對應該第一邏輯頁面的該標記計數值並且將該資料與對應該第一邏輯頁面的該標記計數值寫入至該全域混亂實體區塊或對應該第一實體區塊的該子實體區塊中；以及當對應該第一邏輯頁面的該標記計數值大於該預先定義門檻值時，將該資料與對應該第一邏輯頁面的該標記計數值寫入至該全域混亂實體區塊中。
  7. 一種記憶體控制器，用於控制一可複寫式非揮發性記憶體模組，其中該可複寫式非揮發性記憶體模組具有多個實體區塊，並且該些實體區塊之中的每一個實體區塊具有依序排列的多個實體頁面，該記憶體控制器包括：一主機介面，用以耦接至一主機系統；一記憶體介面，用以耦接至該可複寫式非揮發性記憶體模組；以及一記憶體管理電路，耦接至該記憶體介面，並且用以將該些實體區塊邏輯地分組為至少一資料區與一閒置區，其中該記憶體管理電路更用以配置多個邏輯區塊以映射該資料區的該些實體區塊，並且該些邏輯區塊之中的每一個邏輯區塊具有多個邏輯頁面， 其中該記憶體管理電路為該些邏輯頁面設定多個標記計數值，並且每一邏輯頁面之中的每一個邏輯頁面對應該些標記計數值的其中之一，其中該記憶體管理電路更用以從該閒置區的該些實體區塊之中提取一實體區塊作為一全域混亂實體區塊，其中該記憶體管理電路更用以從該主機系統中接收一資料，該資料屬於該些邏輯區塊之中的一第一邏輯區塊的一第一邏輯頁面並且該第一邏輯區塊映射該資料區的該些實體區塊之中的一第一實體區塊，其中該記憶體管理電路更用以從該閒置區的該些實體區塊之中提取另一實體區塊作為對應該第一實體區塊的一子實體區塊，其中該記憶體管理電路更用以判斷該些標記計數值之中對應該第一邏輯頁面的一標記計數值是否大於一預先定義門檻值，其中當對應該第一邏輯頁面的該標記計數值非大於該預先定義門檻值時，該記憶體管理電路計數對應該第一邏輯頁面的該標記計數值並且將該資料與對應該第一邏輯頁面的該標記計數值寫入至該全域混亂實體區塊或對應該第一實體區塊的該子實體區塊中；以及其中當對應該第一邏輯頁面的該標記計數值大於該預先定義門檻值時，該記憶體管理電路將該資料與對應該第一邏輯頁面的該標記計數值寫入至對應該第一實體區塊的該子實體區塊中。
  8. 如申請專利範圍第7項所述之記憶體控制器，其中該記憶體管理電路將該資料寫入至該全域混亂實體區塊或對應該第一實體區塊的該子實體區塊之中的一第一實體頁面的一資料位元區中，並且將對應該第一邏輯頁面的該標記計數值寫入至該第一實體頁面的一冗餘位元區中。
  9. 如申請專利範圍第7項所述之記憶體控制器，其中該記憶體管理電路更用以從該閒置區的該些實體區塊之中提取一第二實體區塊，其中該記憶體管理電路更用以從該全域混亂實體區塊、該第一實體區塊或對應該第一實體區塊的該子實體區塊中讀取屬於該第一邏輯區塊的該些邏輯頁面之中的一目標邏輯頁面的有效資料，其中該記憶體管理電路更用以判斷該全域混亂實體區塊是否儲存有屬於該目標邏輯頁面的資料，其中當該全域混亂實體區塊未儲存有屬於該目標邏輯頁面的資料時，該記憶體管理電路重置對應該目標邏輯頁面的該標記計數值，其中該記憶體管理電路將所讀取之有效資料、對應該目標邏輯頁面的該邏輯位址資訊與對應該目標邏輯頁面的該標記計數值寫入至該第二實體區塊中。
  10. 如申請專利範圍第7項所述之記憶體控制器，其中該記憶體管理電路更將對應該第一邏輯頁面的一邏輯位址資訊寫入至該第一實體頁面的該冗餘位元區中。
  11. 一種記憶體控制器，用於控制一可複寫式非揮發性記憶體模組，其中該可複寫式非揮發性記憶體模組具有多個實體區塊，並且該些實體區塊之中的每一個實體區塊具有依序排列的多個實體頁面，該記憶體控制器包括：一主機介面，用以耦接至一主機系統；一記憶體介面，用以耦接至該可複寫式非揮發性記憶體模組；以及一記憶體管理電路，耦接至該記憶體介面，並且用以將該些實體區塊邏輯地分組為至少一資料區與一閒置區，其中該記憶體管理電路更用以配置多個邏輯區塊以映射該資料區的該些實體區塊，並且該些邏輯區塊之中的每一個邏輯區塊具有多個邏輯頁面，其中該記憶體管理電路為該些邏輯頁面設定多個標記計數值，並且該些邏輯頁面之中的每一個邏輯頁面對應該些標記計數值的其中之一，其中該記憶體管理電路更用以從該閒置區的該些實體區塊之中提取一實體區塊作為一全域混亂實體區塊，其中該記憶體管理電路更用以從該主機系統中接收一資料，該資料屬於該些邏輯區塊之中的一第一邏輯區塊的一第一邏輯頁面並且該第一邏輯區塊映射該資料區的該些實體區塊之中的一第一實體區塊，其中該記憶體管理電路更用以從該閒置區的該些實體區塊之中提取另一實體區塊作為對應該第一實體區塊的一子實體區塊， 其中該記憶體管理電路更用以判斷該些標記計數值之中對應該第一邏輯頁面的一標記計數值是否大於一預先定義門檻值，其中當對應該第一邏輯頁面的該標記計數值非大於該預先定義門檻值時，該記憶體管理電路計數對應該第一邏輯頁面的該標記計數值並且將該資料與對應該第一邏輯頁面的該標記計數值寫入至該全域混亂實體區塊或對應該第一實體區塊的該子實體區塊中；以及其中當對應該第一邏輯頁面的該標記計數值大於該預先定義門檻值時，該記憶體管理電路將該資料與對應該第一邏輯頁面的該標記計數值寫入至該全域混亂實體區塊中。
  12. 一種記憶體儲存裝置，包括：一連接器，用以耦接至一主機系統；一可複寫式非揮發性記憶體模組，其中該可複寫式非揮發性記憶體模組具有多個實體區塊，並且該些實體區塊之中的每一個實體區塊具有依序排列的多個實體頁面；以及一記憶體控制器，耦接至該連接器介面與該可複寫式非揮發性記憶體模組，並且用以將該些實體區塊被邏輯地分組為至少一資料區與一閒置區，其中該記憶體控制器更用以配置多個邏輯區塊以映射該資料區的該些實體區塊，並且該些邏輯區塊之中的每一個邏輯區塊具有多個邏輯頁面， 其中該記憶體控制器為該些邏輯頁面設定多個標記計數值，並且該些邏輯頁面之中的每一個邏輯頁面對應該些標記計數值的其中之一，其中該記憶體控制器更用以從該閒置區的該些實體區塊之中提取至少一實體區塊作為一全域混亂實體區塊，其中該記憶體控制器更用以從該主機系統中接收一資料，該資料屬於該些邏輯區塊之中的一第一邏輯區塊的一第一邏輯頁面並且該第一邏輯區塊映射該資料區的該些實體區塊之中的一第一實體區塊，其中該記憶體控制器更用以從該閒置區的該些實體區塊之中提取至少另一實體區塊作為對應該第一實體區塊的一子實體區塊，其中該記憶體控制器更用以判斷該些標記計數值之中對應該第一邏輯頁面的一標記計數值是否大於一預先定義門檻值，其中當對應該第一邏輯頁面的該標記計數值非大於該預先定義門檻值時，該記憶體控制器計數對應該第一邏輯頁面的該標記計數值並且將該資料與對應該第一邏輯頁面的該標記計數值寫入至該全域混亂實體區塊或對應該第一實體區塊的該子實體區塊中；以及其中當對應該第一邏輯頁面的該標記計數值大於該預先定義門檻值時，該記憶體控制器將該資料與對應該第一邏輯頁面的該標記計數值寫入至對應該第一實體區塊的該子實體區塊中。
  13. 如申請專利範圍第12項所述之記憶體儲存裝置，其中該記憶體控制器將該資料寫入至該全域混亂實體區塊或對應該第一實體區塊的該子實體區塊的一第一實體頁面的一資料位元區中，並且將對應該第一邏輯頁面的該標記計數值寫入至該第一實體頁面的一冗餘位元區中。
  14. 如申請專利範圍第12項所述之記憶體儲存裝置，其中該記憶體控制器更用以從該閒置區的該些實體區塊之中提取一第二實體區塊，其中該記憶體控制器更用以從該全域混亂實體區塊、該第一實體區塊或對應該第一實體區塊的該子實體區塊中讀取屬於該第一邏輯區塊的該些邏輯頁面之中的一目標邏輯頁面的有效資料，其中該記憶體控制器更用以判斷該全域混亂實體區塊是否儲存有屬於該目標邏輯頁面的資料，其中當該全域混亂實體區塊未儲存有屬於該目標邏輯頁面的資料時，該記憶體控制器重置對應該目標邏輯頁面的該標記計數值，其中該記憶體控制器將所讀取之有效資料、對應該目標邏輯頁面的該邏輯位址資訊與對應該目標邏輯頁面的該標記計數值寫入至該第二實體區塊中。
  15. 如申請專利範圍第12項所述之記憶體儲存裝置，其中該記憶體控制器更將對應該第一邏輯頁面的一邏輯位址資訊寫入至該第一實體頁面的該冗餘位元區中。
  16. 一種記憶體儲存裝置，包括： 一連接器，用以耦接至一主機系統；一可複寫式非揮發性記憶體模組，其中該可複寫式非揮發性記憶體模組具有多個實體區塊，並且該些實體區塊之中的每一個實體區塊具有依序排列的多個實體頁面；以及一記憶體控制器，耦接至該連接器介面與該可複寫式非揮發性記憶體模組，並且用以將該些實體區塊被邏輯地分組為至少一資料區與一閒置區，其中該記憶體控制器更用以配置多個邏輯區塊以映射該資料區的該些實體區塊，並且該些邏輯區塊之中的每一個邏輯區塊具有多個邏輯頁面，其中該記憶體控制器為該些邏輯頁面設定多個標記計數值，並且該些邏輯頁面之中的每一個邏輯頁面對應該些標記計數值的其中之一，其中該記憶體控制器更用以從該閒置區的該些實體區塊之中提取至少一實體區塊作為一全域混亂實體區塊，其中該記憶體控制器更用以從該主機系統中接收一資料，該資料屬於該些邏輯區塊之中的一第一邏輯區塊的一第一邏輯頁面並且該第一邏輯區塊映射該資料區的該些實體區塊之中的一第一實體區塊，其中該記憶體控制器更用以從該閒置區的該些實體區塊之中提取至少另一實體區塊作為對應該第一實體區塊的一子實體區塊，其中該記憶體控制器更用以判斷該些標記計數值之 中對應該第一邏輯頁面的一標記計數值是否大於一預先定義門檻值，其中當對應該第一邏輯頁面的該標記計數值非大於該預先定義門檻值時，該記憶體控制器計數對應該第一邏輯頁面的該標記計數值並且將該資料、對應該第一邏輯頁面的一邏輯位址資訊與對應該第一邏輯頁面的該標記計數值一起寫入至該全域混亂實體區塊或對應該第一實體區塊的該子實體區塊中；以及其中當對應該第一邏輯頁面的該標記計數值大於該預先定義門檻值時，該記憶體控制器將該資料、對應該第一邏輯頁面的該邏輯位址資訊與對應該第一邏輯頁面的該標記計數值一起寫入至該全域混亂實體區塊中。
TW100114930A 2011-04-28 2011-04-28 資料寫入方法、記憶體控制器與記憶體儲存裝置 TWI442230B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW100114930A TWI442230B (zh) 2011-04-28 2011-04-28 資料寫入方法、記憶體控制器與記憶體儲存裝置
US13/183,470 US8516184B2 (en) 2011-04-28 2011-07-15 Data updating using mark count threshold in non-volatile memory

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW100114930A TWI442230B (zh) 2011-04-28 2011-04-28 資料寫入方法、記憶體控制器與記憶體儲存裝置

Publications (2)

Publication Number Publication Date
TW201243593A TW201243593A (en) 2012-11-01
TWI442230B true TWI442230B (zh) 2014-06-21

Family

ID=47068861

Family Applications (1)

Application Number Title Priority Date Filing Date
TW100114930A TWI442230B (zh) 2011-04-28 2011-04-28 資料寫入方法、記憶體控制器與記憶體儲存裝置

Country Status (2)

Country Link
US (1) US8516184B2 (zh)
TW (1) TWI442230B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI559314B (zh) * 2014-12-27 2016-11-21 群聯電子股份有限公司 記憶體管理方法、記憶體儲存裝置及記憶體控制電路單元

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9652011B2 (en) * 2012-10-15 2017-05-16 Infineon Technologies Ag Systems and methods for storing information
KR20140142035A (ko) * 2013-06-03 2014-12-11 삼성전자주식회사 메모리 컨트롤러 및 상기 메모리 컨트롤러의 동작방법
US9471428B2 (en) * 2014-05-06 2016-10-18 International Business Machines Corporation Using spare capacity in solid state drives
US9507547B1 (en) * 2015-06-15 2016-11-29 Ricoh Company, Ltd. Special processing indicators for print verification systems
TWI631463B (zh) 2016-03-22 2018-08-01 威盛電子股份有限公司 非揮發性記憶體裝置及其操作方法
TWI599880B (zh) 2016-03-22 2017-09-21 威盛電子股份有限公司 非揮發性記憶體裝置及其操作方法
TWI616807B (zh) * 2016-11-17 2018-03-01 英屬維京群島商大心電子（英屬維京群島）股份有限公司 資料寫入方法以及儲存控制器
CN108108118B (zh) * 2016-11-24 2021-02-26 深圳大心电子科技有限公司 数据写入方法以及存储控制器
TWI602061B (zh) * 2017-03-16 2017-10-11 群聯電子股份有限公司 資料寫入方法、記憶體儲存裝置與記憶體控制電路單元
JP2018181202A (ja) * 2017-04-20 2018-11-15 富士通株式会社 ストレージ制御装置、ストレージ制御方法及びストレージ制御プログラム
US11061752B2 (en) 2019-07-17 2021-07-13 Micron Technology, Inc. Dynamic programming of page margins

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6763424B2 (en) * 2001-01-19 2004-07-13 Sandisk Corporation Partial block data programming and reading operations in a non-volatile memory
TWI413897B (zh) * 2010-01-20 2013-11-01 Silicon Motion Inc 快閃記憶體之資料存取方法以及快閃記憶體裝置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI559314B (zh) * 2014-12-27 2016-11-21 群聯電子股份有限公司 記憶體管理方法、記憶體儲存裝置及記憶體控制電路單元

Also Published As

Publication number Publication date
US8516184B2 (en) 2013-08-20
TW201243593A (en) 2012-11-01
US20120278535A1 (en) 2012-11-01

Similar Documents

Publication Publication Date Title
TWI442230B (zh) 資料寫入方法、記憶體控制器與記憶體儲存裝置
TWI526830B (zh) 資料寫入方法、記憶體控制電路單元與記憶體儲存裝置
TWI467372B (zh) 指令執行方法、記憶體控制器與記憶體儲存裝置
TWI423026B (zh) 資料寫入方法、記憶體控制器與記憶體儲存裝置
TWI515735B (zh) 資料抹除方法、記憶體控制電路單元及記憶體儲存裝置
TWI480733B (zh) 資料寫入方法、記憶體控制器與記憶體儲存裝置
TWI443512B (zh) 區塊管理方法、記憶體控制器與記憶體儲存裝置
US8386905B2 (en) Error correcting method, and memory controller and memory storage system using the same
US9280460B2 (en) Data writing method, memory control circuit unit and memory storage apparatus
TWI436212B (zh) 資料寫入方法、記憶體控制器與記憶體儲存裝置
TWI479314B (zh) 系統資料儲存方法、記憶體控制器與記憶體儲存裝置
TWI479505B (zh) 資料管理方法、記憶體控制器與記憶體儲存裝置
TWI486766B (zh) 資料處理方法、記憶體控制器與記憶體儲存裝置
TWI459393B (zh) 用於非揮發性記憶體的資料寫入方法、控制器與儲存裝置
TWI438630B (zh) 用於非揮發性記憶體的資料合併方法、控制器與儲存裝置
CN102890655B (zh) 存储器储存装置、其存储器控制器与有效数据识别方法
TWI459198B (zh) 記憶體儲存裝置、其記憶體控制器與有效資料識別方法
TWI421870B (zh) 用於快閃記憶體的資料寫入方法及其控制器與儲存系統
TWI457755B (zh) 資料寫入方法、記憶體控制器與儲存裝置
TWI509615B (zh) 資料儲存方法、記憶體控制器與記憶體儲存裝置
TWI448892B (zh) 資料搬移方法、記憶體控制器與記憶體儲存裝置
TWI451247B (zh) 資料寫入方法、記憶體控制器與記憶體儲存裝置
TWI463495B (zh) 資料寫入方法、記憶體控制器與儲存裝置
TW201413450A (zh) 資料儲存方法、記憶體控制器與記憶體儲存裝置
TWI464585B (zh) 資料儲存方法、記憶體控制器與記憶體儲存裝置