TWI457755B

TWI457755B - 資料寫入方法、記憶體控制器與儲存裝置

Info

Publication number: TWI457755B
Application number: TW100129972A
Authority: TW
Inventors: Chih Kang Yeh
Original assignee: Phison Electronics Corp
Priority date: 2011-08-22
Filing date: 2011-08-22
Publication date: 2014-10-21
Also published as: US20130054877A1; TW201310234A; US9009442B2

Description

資料寫入方法、記憶體控制器與儲存裝置

本發明是有關於一種用於可複寫式非揮發性記憶體的資料寫入方法及使用此方法的記憶體控制器與記憶體儲存裝置。

數位相機、手機與MP3在這幾年來的成長十分迅速，使得消費者對儲存媒體的需求也急速增加。由於可複寫式非揮發性記憶體(rewritable non-volatile memory)具有資料非揮發性、省電、體積小、無機械結構、讀寫速度快等特性，最適於可攜式電子產品，例如筆記型電腦。固態硬碟就是一種以快閃記憶體作為儲存媒體的記憶體儲存裝置。因此，近年快閃記憶體產業成為電子產業中相當熱門的一環。

快閃記憶體模組具有多個實體區塊且每一實體區塊具有多個實體頁面(physical page)，其中在實體區塊中寫入資料時必須依據實體頁面的順序依序地寫入資料。此外，已被寫入資料之實體頁面並需先被抹除後才能再次用於寫入資料。特別是，實體區塊為抹除之最小單位，並且實體頁面為程式化(亦稱寫入)的最小單元。因此，在快閃記憶體模組的管理中，實體區塊會被區分為資料區與閒置區。

資料區的實體區塊是用以儲存主機系統所儲存之資料。具體來說，記憶體儲存裝置中的記憶體管理電路會將主機系統所存取的邏輯存取位址轉換為邏輯區塊的邏輯頁面並且將邏輯區塊的邏輯頁面映射至資料區的實體區塊的實體頁面。也就是說，快閃記憶體模組的管理上資料區的實體區塊是被視為已被使用之實體區塊(例如，已儲存主機系統所寫入的資料)。例如，記憶體管理電路會使用邏輯-實體位址映射表來記載邏輯區塊與資料區的實體區塊的映射關係，其中邏輯區塊中的邏輯頁面是依序的對應所映射之實體區塊的實體頁面。

閒置區的實體區塊是用以輪替資料區中的實體區塊。具體來說，如上所述，已寫入資料的實體區塊必須被抹除後才可再次用於寫入資料，因此，閒置區的實體區塊是被設計用於寫入更新資料以替換映射邏輯區塊的實體區塊。基此，在閒置區中的實體區塊為空或可使用的實體區塊，即無記錄資料或標記為已沒用的無效資料。

也就是說，資料區與閒置區的實體區塊的實體頁面是以輪替方式來映射邏輯區塊的邏輯頁面，以儲存主機系統所寫入的資料。例如，記憶體儲存裝置的記憶體管理電路會從閒置區中提取一個或多個實體區塊作為全域混亂實體區塊，並且當主機系統欲寫入更新資料的邏輯存取位址是對應儲存裝置之某一邏輯單元的某一邏輯頁面時，儲存裝置的記憶體管理電路會將此更新資料寫入至全域混亂實體區塊的實體頁面中。

此外，當更新資料被寫入至全域混亂實體區塊的實體頁面中，記憶體管理電路必須在一全域混亂區搜尋表中記錄關於已被更新之邏輯頁面的更新資訊。也就是說，在全域混亂區搜尋表中會記錄已更新邏輯頁面的更新資料被寫入至那些全域混亂實體區塊的實體頁面中。在此，在全域混亂區搜尋表中用以儲存一個已更新邏輯頁面之更新資訊的記錄稱為登錄(entry)。每一個登錄中包含用以記錄已更新邏輯頁面之位址的欄位、用以記錄在全域混亂實體區塊中儲存屬於此已更新邏輯頁面之資料的實體頁面的位址的欄位以及用以標記此登錄是否有效的欄位。由於任何一個邏輯頁面的資料都有可能暫存至全域混亂區中，因此，在全域混亂區搜尋表中用以記錄已更新邏輯頁面之位址的欄位必須包含較多的位元，才能夠儲存足夠識別所有邏輯頁面位址的資訊。

在記憶體儲存裝置運作期間，全域混亂區搜尋表必須被載入至緩衝記憶體中，以利於存取。然而，對於配置小容量之緩衝記憶體的記憶體儲存裝置來說，上述全域混亂區搜尋表將無法被載入至緩衝記憶體。因此，開發一種資料寫入方法，以使得在此類配置小容量之緩衝記憶體的記憶體儲存裝置中仍可使用全域混亂實體區塊來儲存資料，是有其必要的。

本發明提供一種資料寫入方法、記憶體控制器、記憶體控制器與記憶體儲存裝置，其能夠在有限之緩衝記憶體容量下使用全域混亂實體區塊來儲存資料。

本發明範例實施例提出一種用於可複寫式非揮發性記憶體模組的資料寫入方法，其中此可複寫式非揮發性記憶體模組具有多個實體區塊，每一實體區塊具有多個實體頁面，此些實體區塊至少分組為資料區與閒置區，屬於資料區與閒置區的實體區塊被分組為多個實體單元，閒置區的實體單元用以替換資料區的實體單元以寫入資料，多個邏輯單元被配置以映射資料區的實體單元，並且每一邏輯單元具有多個邏輯頁面。本資料寫入方法包括從閒置區中提取至少一個實體單元作為全域混亂區，其中全域混亂區暫存屬於多個已更新邏輯頁面的資料，並且此些已更新邏輯頁面屬於上述邏輯單元之中的多個已更新邏輯單元。本資料寫入方法也包括建立全域混亂區搜尋表以記錄在全域混亂區中對應此些已更新邏輯頁面的多個更新資訊。本資料寫入方法還包括接收寫入指令與對應此寫入指令的更新資料，其中此更新資料是屬於第一邏輯頁面並且第一邏輯頁面屬於第一邏輯單元。本資料寫入方法亦包括判斷全域混亂區是否儲存有屬於第一邏輯單元的資料；以及當全域混亂區未儲存有屬於第一邏輯單元的資料時，更判斷此些已更新邏輯單元的數目是否小於預設數目，其中此預設數小於邏輯單元的總數。本資料寫入方法更包括，當此些已更新邏輯單元的數目小於預設數目時，為第一邏輯單元配置第一索引編號，將更新資料寫入至全域混亂區中並且使用對應第一邏輯單元的第一索引編號在全域混亂區搜尋表中記錄對應第一邏輯頁面的更新資訊。

在本發明之一實施例中，上述之資料寫入方法更包括，當全域混亂區儲存有屬於第一邏輯單元的資料時，將更新資料寫入至全域混亂區中並且使用對應第一邏輯單元的第一索引編號在全域混亂區搜尋表中記錄對應第一邏輯頁面的更新資訊。

在本發明之一實施例中，上述之資料寫入方法更包括，當此些已更新邏輯單元的數目非小於預設數目時，從閒置區中提取第一實體單元作為對應第一邏輯單元的子實體單元並且將更新資料寫入至對應第一邏輯單元的子實體單元中，其中此子實體單元只用以儲存屬於第一邏輯單元之資料。

在本發明之一實施例中，上述之資料寫入方法更包括：記錄對應每一邏輯單元的寫入次數；以及根據對應邏輯單元的寫入次數將邏輯單元區分為熱邏輯區與冷邏輯區。

在本發明之一實施例中，上述之資料寫入方法更包括，在判斷全域混亂區是否儲存有屬於第一邏輯單元的資料之前更判斷第一邏輯單元是否屬於冷邏輯區；以及僅當第一邏輯單元非屬於冷邏輯區時，才執行上述判斷全域混亂區是否儲存有屬於第一邏輯單元的資料的步驟。

在本發明之一實施例中，上述之資料寫入方法更包括，當第一邏輯單元屬於冷邏輯區時，從閒置區的實體單元之中提取第一實體單元作為對應第一邏輯單元的子實體單元並且將更新資料寫入至對應第一邏輯單元的子實體單元中。

本發明範例實施例提出一種用於可複寫式非揮發性記憶體模組的資料寫入方法，其中此可複寫式非揮發性記憶體模組具有多個實體區塊，每一實體區塊具有多個實體頁面，此些實體區塊至少分組為資料區與閒置區，屬於資料區與閒置區的實體區塊被分組為多個實體單元，閒置區的實體單元用以替換資料區的實體單元以寫入資料，多個邏輯單元被配置以映射資料區的實體單元，並且每一邏輯單元具有多個邏輯頁面。本資料寫入方法包括從閒置區的中提取至少一個實體單元作為第一全域混亂區且從閒置區的實體單元中提取至少一個實體單元作為第二全域混亂區，其中第一全域混亂區暫存屬於多個第一已更新邏輯頁面的資料，第二全域混亂區暫存屬於多個第二已更新邏輯頁面的資料，第一已更新邏輯頁面屬於多個第一已更新邏輯單元，並且第二已更新邏輯頁面屬於多個第二已更新邏輯單元。本資料寫入方法也包括建立第一全域混亂區搜尋表以記錄在第一全域混亂區中對應第一已更新邏輯頁面的多個更新資訊和建立第二全域混亂區搜尋表以記錄在第二全域混亂區中對應第二已更新邏輯頁面的多個更新資訊。本資料寫入方法還包括接收寫入指令與對應寫入指令的更新資料，其中更新資料是屬於第一邏輯頁面並且第一邏輯頁面屬於一第一邏輯單元。本資料寫入方法亦包括判斷第一全域混亂區或第二全域混亂區是否儲存有屬於第一邏輯單元的資料；以及當第一全域混亂區與第二全域混亂區皆未儲存有屬於第一邏輯單元的資料時，判斷第一已更新邏輯單元的數目是否小於預設數目，其中此預設數小於邏輯單元的總數。本資料寫入方法也包括，當第一已更新邏輯單元的數目小於預設數目時，為第一邏輯單元配置第一索引編號，將更新資料寫入至第一全域混亂區中並且使用對應第一邏輯單元的第一索引編號在第一全域混亂區搜尋表中記錄對應第一邏輯頁面的更新資訊。此外，本資料寫入方法還包括，當第一已更新邏輯單元的數目非小於預設數目時，判斷第二已更新邏輯單元的數目是否小於預設數目。本資料寫入方法更包括，當第二已更新邏輯單元的數目小於預設數目時，為第一邏輯單元配置一第二索引編號，將更新資料寫入至第二全域混亂區中並且使用對應第一邏輯單元的第二索引編號在第二全域混亂區搜尋表中記錄對應第一邏輯頁面的更新資訊。

本發明範例實施例提出一種記憶體控制器，用於控制可複寫式非揮發性記憶體模組，其中此可複寫式非揮發性記憶體模組具有多個實體區塊，並且每一實體區塊具有多個實體頁面。記憶體控制器包括主機介面、記憶體介面與記憶體管理電路。主機介面用以耦接至主機系統。記憶體介面用以耦接至可複寫式非揮發性記憶體模組。記憶體管理電路耦接至主機介面與記憶體介面，並且用以將此些實體區塊至少分組為資料區與閒置區。此外，記憶體管理電路將屬於資料區與閒置區的實體區塊分組為多個實體單元，其中閒置區的實體單元用以替換資料區的實體單元以寫入資料。另外，記憶體管理電路配置多個邏輯單元以映射資料區的實體單元，其中每一邏輯單元具有多個邏輯頁面。記憶體管理電路從閒置區的實體單元中提取至少一個實體單元作為全域混亂區，其中全域混亂區暫存屬於多個已更新邏輯頁面的資料，並且此些已更新邏輯頁面屬於此些邏輯單元之中的多個已更新邏輯單元。記憶體管理電路建立全域混亂區搜尋表以記錄在全域混亂區中對應此些已更新邏輯頁面的多個更新資訊。記憶體管理電路接收寫入指令與對應此寫入指令的更新資料，其中此更新資料是屬於第一邏輯頁面並且第一邏輯頁面屬於此些邏輯單元之中的第一邏輯單元。記憶體管理電路判斷全域混亂區是否儲存有屬於第一邏輯單元的資料。當全域混亂區未儲存有屬於第一邏輯單元的資料時，記憶體管理電路更判斷此些已更新邏輯單元的數目是否小於預設數目，其中預設數小於邏輯單元的總數。當此些已更新邏輯單元的數目小於預設數目時，記憶體管理電路為第一邏輯單元配置第一索引編號，將更新資料寫入至全域混亂區中並且使用對應第一邏輯單元的第一索引編號在全域混亂區搜尋表中記錄對應第一邏輯頁面的更新資訊。

在本發明之一實施例中，當全域混亂區儲存有屬於第一邏輯單元的資料時，上述之記憶體管理電路將更新資料寫入至全域混亂區中並且使用對應第一邏輯單元的第一索引編號在全域混亂區搜尋表中記錄對應第一邏輯頁面的更新資訊。

在本發明之一實施例中，當已更新邏輯單元的數目非小於預設數目時，記憶體管理電路從閒置區的實體單元之中提取第一實體單元作為對應第一邏輯單元的子實體單元並且將更新資料寫入至對應第一邏輯單元的子實體單元中。

在本發明之一實施例中，上述之記憶體管理電路記錄對應每一邏輯單元的寫入次數並且根據對應邏輯單元的寫入次數將邏輯單元區分為熱邏輯區與冷邏輯區。

在本發明之一實施例中，上述之記憶體管理電路更判斷第一邏輯單元是否屬於冷邏輯區，並且僅當第一邏輯單元非屬於冷邏輯區時，記憶體管理電路才判斷全域混亂區是否儲存有屬於第一邏輯單元的資料。

在本發明之一實施例中，當第一邏輯單元屬於冷邏輯區時，記憶體管理電路從閒置區的實體單元之中提取一第一實體單元作為對應第一邏輯單元的子實體單元並且將更新資料寫入至對應第一邏輯單元的子實體單元中。

本發明範例實施例提出一種記憶體儲存裝置，其包括連接器連接器、可複寫式非揮發性記憶體模組與記憶體控制器。連接器用以耦接至主機系統。可複寫式非揮發性記憶體模組具有多個實體區塊並且每一實體區塊具有多個實體頁面。記憶體控制器耦接至連接器與可複寫式非揮發性記憶體模組，並且用以將此些實體區塊至少分組為資料區與閒置區。此外，記憶體控制器將屬於資料區與閒置區的實體區塊分組為多個實體單元，其中閒置區的實體單元用以替換資料區的實體單元以寫入資料。另外，記憶體控制器配置多個邏輯單元以映射資料區的實體單元，其中每一邏輯單元具有多個邏輯頁面。記憶體控制器從閒置區的實體單元中提取至少一個實體單元作為全域混亂區，其中全域混亂區暫存屬於多個已更新邏輯頁面的資料，並且此些已更新邏輯頁面屬於此些邏輯單元之中的多個已更新邏輯單元。記憶體控制器建立全域混亂區搜尋表以記錄在全域混亂區中對應此些已更新邏輯頁面的多個更新資訊。記憶體控制器接收寫入指令與對應此寫入指令的更新資料，其中此更新資料是屬於第一邏輯頁面並且第一邏輯頁面屬於此些邏輯單元之中的第一邏輯單元。記憶體控制器判斷全域混亂區是否儲存有屬於第一邏輯單元的資料。當全域混亂區未儲存有屬於第一邏輯單元的資料時，記憶體控制器更判斷此些已更新邏輯單元的數目是否小於預設數目，其中此預設數小於邏輯單元的總數。當此些已更新邏輯單元的數目小於預設數目時，記憶體控制器為第一邏輯單元配置第一索引編號，將更新資料寫入至全域混亂區中並且使用對應第一邏輯單元的第一索引編號在全域混亂區搜尋表中記錄對應第一邏輯頁面的更新資訊。

在本發明之一實施例中，當全域混亂區儲存有屬於第一邏輯單元的資料時，上述之記憶體控制器將更新資料寫入至全域混亂區中並且使用對應第一邏輯單元的第一索引編號在全域混亂區搜尋表中記錄對應第一邏輯頁面的更新資訊。

在本發明之一實施例中，當已更新邏輯單元的數目非小於預設數目時，記憶體控制器從閒置區的實體單元之中提取第一實體單元作為對應第一邏輯單元的子實體單元並且將更新資料寫入至對應第一邏輯單元的子實體單元中，其中子實體單元只用以儲存屬於第一邏輯單元之資料。

在本發明之一實施例中，上述之記憶體控制器記錄對應每一邏輯單元的寫入次數並且根據對應邏輯單元的寫入次數將邏輯單元區分為熱邏輯區與冷邏輯區。

在本發明之一實施例中，上述之記憶體控制器更判斷第一邏輯單元是否屬於冷邏輯區，並且僅當第一邏輯單元非屬於冷邏輯區時，記憶體控制器才判斷全域混亂區是否儲存有屬於第一邏輯單元的資料。

在本發明之一實施例中，當第一邏輯單元屬於冷邏輯區時，記憶體控制器從閒置區的實體單元之中提取一第一實體單元作為對應第一邏輯單元的子實體單元並且將更新資料寫入至對應第一邏輯單元的子實體單元中。

本發明範例實施例提出一種用於可複寫式非揮發性記憶體模組的資料寫入方法，其中可複寫式非揮發性記憶體模組具有多個實體區塊，每一實體區塊具有多個實體頁面，這些實體區塊至少分組為資料區與閒置區，屬於資料區與閒置區的實體區塊被分組為多個實體單元，閒置區的實體單元用以替換資料區的實體單元以寫入資料，多個邏輯單元被配置以映射資料區的該些實體單元，並且每一邏輯單元具有多個邏輯頁面。本資料寫入方法包括從閒置區的實體單元中提取至少一個實體單元作為全域混亂區，其中全域混亂區用以暫存屬於多個已更新邏輯頁面的資料，並且這些已更新邏輯頁面屬於此些邏輯單元之中的多個已更新邏輯單元。本資料寫入方法也包括接收寫入指令與對應此寫入指令的更新資料，其中此更新資料是屬於第一邏輯頁面並且第一邏輯頁面屬於這些邏輯單元之中的第一邏輯單元。本資料寫入方法還包括判斷全域混亂區是否儲存有屬於第一邏輯單元的資料。本資料寫入方法包括：當全域混亂區儲存有屬於第一邏輯單元的資料時，將更新資料寫入至全域混亂區；以及當全域混亂區未儲存有屬於第一邏輯單元的資料時，判斷此些已更新邏輯單元的數目是否小於預設數目，其中預設數小於邏輯單元的總數。本資料寫入方法更包括：當此些已更新邏輯單元的數目小於預設數目時，將更新資料寫入至全域混亂區中；以及當此些已更新邏輯單元的數目非小於預設數目時，從閒置區的實體單元之中提取第一實體單元作為對應第一邏輯單元的子實體單元並且將更新資料寫入至對應第一邏輯單元的子實體單元中，其中子實體單元只用以儲存對應第一邏輯單元之資料。

本發明範例實施例提出一種記憶體儲存裝置，其包括連接器連接器、可複寫式非揮發性記憶體模組與記憶體控制器。連接器用以耦接至主機系統。可複寫式非揮發性記憶體模組具有多個實體區塊並且每一實體區塊具有多個實體頁面。記憶體控制器耦接至連接器與可複寫式非揮發性記憶體模組，並且用以將此些實體區塊至少分組為資料區與閒置區。此外，記憶體控制器將屬於資料區與閒置區的實體區塊分組為多個實體單元，其中閒置區的實體單元用以替換資料區的實體單元以寫入資料。另外，記憶體控制器配置多個邏輯單元以映射資料區的實體單元，其中每一邏輯單元具有多個邏輯頁面。記憶體控制器從閒置區的實體單元中提取至少一個實體單元作為全域混亂區，其中全域混亂區暫存屬於多個已更新邏輯頁面的資料，並且此些已更新邏輯頁面屬於這些邏輯單元之中的多個已更新邏輯單元。再者，記憶體控制器接收寫入指令與對應寫入指令的更新資料，其中更新資料是屬於第一邏輯頁面並且第一邏輯頁面屬於這些邏輯單元之中的一第一邏輯單元。並且，記憶體控制器判斷全域混亂區是否儲存有屬於第一邏輯單元的資料。當全域混亂區未儲存有屬於第一邏輯單元的資料時，記憶體控制器判斷此些已更新邏輯單元的數目是否小於預設數目，其中預設數小於邏輯單元的總數。當這些已更新邏輯單元的數目小於預設數目時，記憶體控制器將更新資料寫入至全域混亂區中。此外，當全域混亂區儲存有屬於第一邏輯單元的資料時，記憶體控制器將更新資料寫入至全域混亂區中。當此些已更新邏輯單元的數目非小於該預設數目時，記憶體控制器從閒置區的實體單元之中提取第一實體單元作為對應第一邏輯單元的子實體單元並且將更新資料寫入至對應第一邏輯單元的子實體單元中，其中子實體單元只用以儲存屬於第一邏輯單元之資料。

基於上述，在本發明範例實施例的資料寫入方法、記憶體控制器、記憶體控制器與記憶體儲存裝置中，全域混亂區最多僅會儲存屬於預定數目之邏輯單元之更新資料，因此，用以在全域混亂區搜尋表中用以記錄對應更新邏輯頁面的更新資訊的登錄可有效地被縮小，由此全域混亂區搜尋表可順利地載入至緩衝記憶體中。

為讓本發明之上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。

[第一範例實施例]

一般而言，記憶體儲存裝置(亦稱，記憶體儲存系統)包括可複寫式非揮發性記憶體模組與控制器(亦稱，控制電路)。通常記憶體儲存裝置是與主機系統一起使用，以使主機系統可將資料寫入至記憶體儲存裝置或從記憶體儲存裝置中讀取資料。

圖1A是根據第一範例實施例所繪示的主機系統與記憶體儲存裝置。

請參照圖1A，主機系統1000一般包括電腦1100與輸入/輸出(input/output,I/O)裝置1106。電腦1100包括微處理器1102、隨機存取記憶體(random access memory,RAM)1104、系統匯流排1108與資料傳輸介面1110。輸入/輸出裝置1106包括如圖1B的滑鼠1202、鍵盤1204、顯示器1206與印表機1208。必須瞭解的是，圖1B所示的裝置非限制輸入/輸出裝置1106，輸入/輸出裝置1106可更包括其他裝置。

在本發明實施例中，記憶體儲存裝置100是透過資料傳輸介面1110與主機系統1000的其他元件耦接。藉由微處理器1102、隨機存取記憶體1104與輸入/輸出裝置1106的運作可將資料寫入至記憶體儲存裝置100或從記憶體儲存裝置100中讀取資料。例如，記憶體儲存裝置100可以是如圖1B所示的隨身碟1212、記憶卡1214或固態硬碟(Solid State Drive,SSD)1216等的可複寫式非揮發性記憶體儲存裝置。

一般而言，主機系統1000為可實質地與記憶體儲存裝置100配合以儲存資料的任意系統。雖然在本範例實施例中，主機系統1000是以電腦系統來作說明，然而，在本發明另一範例實施例中主機系統1000可以是數位相機、攝影機、通信裝置、音訊播放器或視訊播放器等系統。例如，在主機系統為數位相機(攝影機)1310時，可複寫式非揮發性記憶體儲存裝置則為其所使用的SD卡1312、MMC卡1314、記憶棒(memory stick)1316、CF卡1318或嵌入式儲存裝置1320(如圖1C所示)。嵌入式儲存裝置1320包括嵌入式多媒體卡(Embedded MMC,eMMC)。值得一提的是，嵌入式多媒體卡是直接耦接於主機系統的基板上。

圖2是繪示圖1A所示的記憶體儲存裝置的概要方塊圖。

請參照圖2，記憶體儲存裝置100包括連接器102、記憶體控制器104與可複寫式非揮發性記憶體模組106。

在本範例實施例中，連接器102是相容於序列先進附件(Serial Advanced Technology Attachment,SATA)標準。然而，必須瞭解的是，本發明不限於此，連接器102亦可以是符合並列先進附件(Parellel Advanced Technology Attachment,PATA)標準、電氣和電子工程師協會(Institute of Electrical and Electronic Engineers,IEEE) 1394標準、高速周邊零件連接介面(Peripheral Component Interconnect Express,PCI Express)標準、通用序列匯流排(Universal Serial Bus,USB)標準、安全數位(Secure Digital,SD)介面標準、記憶棒(Memory Stick,MS)介面標準、多媒體儲存卡(Multi Media Card,MMC)介面標準、小型快閃(Compact Flash,CF)介面標準、整合式驅動電子介面(Integrated Device Electronics,IDE)標準或其他適合的標準。

記憶體控制器104用以執行以硬體型式或韌體型式實作的多個邏輯閘或控制指令，並且根據主機系統1000的指令在可複寫式非揮發性記憶體模組106中進行資料的寫入、讀取與抹除等運作。

可複寫式非揮發性記憶體模組106是耦接至記憶體控制器104，並且用以儲存主機系統1000所寫入之資料。可複寫式非揮發性記憶體模組106具有實體區塊410(0)~410(N)。例如，實體區塊410(0)~410(N)可屬於同一個記憶體晶粒(die)或者屬於不同的記憶體晶粒。每一實體區塊分別具有複數個實體頁面，並且每一實體頁面具有至少一實體扇區，其中屬於同一個實體區塊之實體頁面可被獨立地寫入且被同時地抹除。例如，每一實體區塊是由128個實體頁面所組成，並且每一實體頁面具有8個實體扇區(sector)。也就是說，在每一實體扇區為512位元組(byte)的例子中，每一實體頁面的容量為4千位元組(Kilobyte,K)。然而，必須瞭解的是，本發明不限於此，每一實體區塊是可由64個實體頁面、256個實體頁面或其他任意個實體頁面所組成。

更詳細來說，實體區塊為抹除之最小單位。亦即，每一實體區塊含有最小數目之一併被抹除之記憶胞。實體頁面為程式化的最小單元。即，實體頁面為寫入資料的最小單元。然而，必須瞭解的是，在本發明另一範例實施例中，寫入資料的最小單位亦可以是實體扇區或其他大小。每一實體頁面通常包括資料位元區與冗餘位元區。資料位元區用以儲存使用者的資料，而冗餘位元區用以儲存系統的資料(例如，錯誤檢查與校正碼)。

在本範例實施例中，可複寫式非揮發性記憶體模組106為多層記憶胞(Multi Level Cell,MLC)NAND快閃記憶體模組。然而，本發明不限於此，可複寫式非揮發性記憶體模組106亦可是單層記憶胞(Single Level Cell,SLC)NAND快閃記憶體模組、其他快閃記憶體模組或其他具有相同特性的記憶體模組。

圖3是根據第一範例實施例所繪示之記憶體控制器的概要方塊圖。

請參照圖3，記憶體控制器104包括記憶體管理電路202、主機介面204與記憶體介面206。

記憶體管理電路202用以控制記憶體控制器104的整體運作。具體來說，記憶體管理電路202具有多個控制指令，並且在記憶體儲存裝置100運作時，此些控制指令會被執行以進行資料的寫入、讀取與抹除等運作。

在本範例實施例中，記憶體管理電路202的控制指令是以韌體型式來實作。例如，記憶體管理電路202具有微處理器單元(未繪示)與唯讀記憶體(未繪示)，並且此些控制指令是被燒錄至此唯讀記憶體中。當記憶體儲存裝置100運作時，此些控制指令會由微處理器單元來執行以進行資料的寫入、讀取與抹除等運作。

在本發明另一範例實施例中，記憶體管理電路202的控制指令亦可以程式碼型式儲存於可複寫式非揮發性記憶體模組106的特定區域(例如，記憶體模組中專用於存放系統資料的系統區)中。此外，記憶體管理電路202具有微處理器單元(未繪示)、唯讀記憶體(未繪示)及隨機存取記憶體(未繪示)。特別是，此唯讀記憶體具有驅動碼，並且當記憶體控制器104被致能時，微處理器單元會先執行此驅動碼段來將儲存於可複寫式非揮發性記憶體模組106中之控制指令載入至記憶體管理電路202的隨機存取記憶體中。之後，微處理器單元會運轉此些控制指令以進行資料的寫入、讀取與抹除等運作。此外，在本發明另一範例實施例中，記憶體管理電路202的控制指令亦可以一硬體型式來實作。

主機介面204是耦接至記憶體管理電路202並且用以接收與識別主機系統1000所傳送的指令與資料。也就是說，主機系統1000所傳送的指令與資料會透過主機介面204來傳送至記憶體管理電路202。在本範例實施例中，主機介面204是相容於SATA標準。然而，必須瞭解的是本發明不限於此，主機介面204亦可以是相容於PATA標準、IEEE 1394標準、PCI Express標準、USB標準、SD標準、MS標準、MMC標準、CF標準、IDE標準或其他適合的資料傳輸標準。

記憶體介面206是耦接至記憶體管理電路202並且用以存取可複寫式非揮發性記憶體模組106。也就是說，欲寫入至可複寫式非揮發性記憶體模組106的資料會經由記憶體介面206轉換為可複寫式非揮發性記憶體模組106所能接受的格式。

在本發明一範例實施例中，記憶體控制器104還包括緩衝記憶體252、電源管理電路254與錯誤檢查與校正電路256。緩衝記憶體252是耦接至記憶體管理電路202並且用以暫存來自於主機系統1000的資料與指令或來自於可複寫式非揮發性記憶體模組106的資料。

電源管理電路254是耦接至記憶體管理電路202並且用以控制記憶體儲存裝置100的電源。

錯誤檢查與校正電路256是耦接至記憶體管理電路202並且用以執行錯誤檢查與校正程序以確保資料的正確性。具體來說，當記憶體管理電路202從主機系統1000中接收到寫入指令時，錯誤檢查與校正電路256會為對應此寫入指令的資料產生對應的錯誤檢查與校正碼(Error Checking and Correcting Code,ECC Code)，並且記憶體管理電路202會將對應此寫入指令的資料與對應的錯誤檢查與校正碼寫入至可複寫式非揮發性記憶體模組106中。之後，當記憶體管理電路202從可複寫式非揮發性記憶體模組106中讀取資料時會同時讀取此資料對應的錯誤檢查與校正碼，並且錯誤檢查與校正電路256會依據此錯誤檢查與校正碼對所讀取的資料執行錯誤檢查與校正程序。

圖4A與圖4B是根據第一範例實施例所繪示之管理實體區塊的範例示意圖。

請參照圖4A，記憶體控制器104的記憶體管理電路202會將實體區塊410(0)~410-(N)邏輯地分組為資料區502、閒置區504、系統區506與取代區508。

邏輯上屬於資料區502與閒置區504的實體區塊是用以儲存來自於主機系統1000的資料。具體來說，資料區502的實體區塊是被視為已儲存資料的實體區塊，而閒置區504的實體區塊是用以替換資料區502的實體區塊。也就是說，當從主機系統1000接收到寫入指令與欲寫入之資料時，記憶體管理電路202會從閒置區504中提取實體區塊，並且將資料寫入至所提取的實體區塊中，以替換資料區502的實體區塊。

邏輯上屬於系統區506的實體區塊是用以記錄系統資料。例如，系統資料包括關於可複寫式非揮發性記憶體模組的製造商與型號、可複寫式非揮發性記憶體模組的實體區塊數、每一實體區塊的實體頁面數等。

邏輯上屬於取代區508中的實體區塊是用於壞實體區塊取代程序，以取代損壞的實體區塊。具體來說，倘若取代區508中仍存有正常之實體區塊並且資料區502的實體區塊損壞時，記憶體管理電路202會從取代區508中提取正常的實體區塊來更換損壞的實體區塊。

請參照圖4B，記憶體管理電路202會將資料區502與閒置區504的實體區塊410(0)~410(S-1)分組為實體單元610(0)~610(K)，並且以實體單元為單位來管理實體區塊。在本範例實施例中，每一實體單元是由1個實體區塊所組成。然而，必須瞭解的是，本發明不限於此。在另一範例實施例中，每一實體單元亦可由屬於同一記憶體子模組或屬於不同記憶體子模組中的至少2個實體區塊所組成。

此外，記憶體管理電路202會配置邏輯單元710(0)~710(H)以映射資料區502的實體單元，其中每一邏輯單元具有多個邏輯頁面以依序地映射對應之實體單元的實體頁面。在本範例實施例中，每一實體單元是由1個實體區塊所組成，每一邏輯頁面是映射1個實體頁面(即，每一邏輯頁面的容量為1個實體頁面的容量)。然而，在每一實體單元是由多個實體區塊所組成的例子中，每一邏輯頁面亦可映射多個實體頁面(即，每一邏輯頁面的容量為多個實體頁面的容量)。

在本範例實施例中，記憶體管理電路202會維護邏輯單元-實體單元映射表(logical unit-physical unit mapping table)以記錄邏輯單元710(0)~710(H)與資料區502的實體單元的映射關係。例如，當主機系統1000欲存取某一邏輯存取位址時，記憶體管理電路202可將主機系統1000所存取的邏輯存取位址轉換為以對應的邏輯單元、邏輯頁面與邏輯扇區所構成的位址，並且透過邏輯單元-實體單元映射表於對應的實體單元的實體頁面中存取資料。

在本範例實施例中，記憶體管理電路202會從閒置區504中提取實體單元作為全域混亂區，並且將包含於來自主機系統1000之寫入指令中的資料(亦稱為更新資料)寫入至全域混亂區的實體單元(亦稱為全域混亂實體單元)中。在本範例實施例中，全域混亂實體單元是設計來儲存分別對應於不同邏輯單元之資料。

具體來說，當記憶體儲存裝置100從主機系統1000接收到寫入指令時，來自於主機系統1000之寫入指令中的資料可被依序地寫入至全域混亂區的實體單元中。並且，當此全域混亂區的實體單元已被寫滿時，記憶體管理電路202會再從閒置區504中提取實體單元作為另一個全域混亂實體單元，以繼續寫入對應來自於主機系統1000之寫入指令的更新資料。直到作為全域混亂區的實體單元的數目已到達一上限值時，記憶體管理電路202會執行資料合併程序，以使儲存於全域混亂實體單元中的資料成為無效資料，並且之後將所儲存之資料皆為無效資料之全域混亂實體單元關聯回閒置區504。

圖5A~5G是繪示使用全域混亂區寫入資料的簡化範例。

為方便說明，在此假設資料區502具有5個實體單元，閒置區504具有4個實體單元，每一實體單元具有實3個實體頁面，欲寫入至每一實體單元的資料必須依照實體頁面的順序來被寫入，並且作為全域混亂實體單元之實體單元數的上限值為3。

請參照圖5A，在記憶體儲存裝置100的初始狀態中，邏輯單元710(0)~710(4)的邏輯頁面可依序地映射資料區502的實體單元610(0)~610(4)的實體頁面，並且閒置區504具有實體單元610(5)~610(8)。也就是說，記憶體管理電路202會在邏輯單元-實體單元映射表中記錄邏輯單元710(0)~710(4)與實體單元610(0)~610(4)之間的映射關係，並且將實體單元610(0)~610(4)的實體頁面視為已儲存屬於邏輯單元710(0)~710(4)的邏輯頁面的資料(即，初始資料ID1~ID15)。必須瞭解的是，在記憶體儲存裝置100剛出廠時，初始資料ID1~ID15可能為空資料。此外，記憶體管理電路202會記錄閒置區504中可用的實體單元610(5)~610(8)。

請參照圖5B，假設欲程式化更新資料UD1並且更新資料UD1是屬於邏輯單元710(0)的第1個邏輯頁面時，記憶體管理電路202會從閒置區504中提取實體單元610(5)作為全域混亂區550的實體單元並且下達程式化指令以將此更新資料UD1寫入至實體單元610(5)的第0個實體頁面。

請參照圖5C，接續圖5B，假設欲再程式化更新資料UD2並且更新資料UD2是屬於邏輯單元710(1)的第0個邏輯頁面時，記憶體管理電路202會下達程式化指令以將此更新資料UD2寫入至實體單元610(5)的第1個實體頁面。

請參照圖5D，接續圖5C，假設欲再程式化更新資料UD3並且更新資料UD3是屬於邏輯單元710(2)的第1個邏輯頁面時，記憶體管理電路202會下達程式化指令以將此更新資料UD3寫入至實體單元610(5)的第2個實體頁面。

請參照圖5E，接續圖5D，假設欲再程式化更新資料UD4並且更新資料UD4是屬於邏輯單元710(3)的第0個邏輯頁面時，由於全域混亂實體單元610(5)已無儲存空間，因此，記憶體管理電路202會從閒置區504中提取實體單元610(6)作為全域混亂區550的實體單元並且下達程式化指令以將此更新資料UD4寫入至實體單元610(6)的第0個實體頁面。

請參照圖5F，接續圖5E，假設欲再程式化更新資料UD5並且更新資料UD5是屬於邏輯單元710(3)的第1個邏輯頁面時，記憶體管理電路202會下達程式化指令以將此更新資料UD5寫入至實體單元610(6)的第1個實體頁面。

請參照圖5G，接續圖5F，假設欲再程式化更新資料UD6並且更新資料UD6是屬於邏輯單元710(0)的第2個邏輯頁面時，記憶體管理電路202會下達程式化指令以將此更新資料UD6寫入至實體單元610(6)的第2個實體頁面。

為了能夠識別儲存於全域混亂區的實體單元中之資料是屬於那個邏輯單元(亦稱為已更新邏輯單元)的那個邏輯頁面(亦稱為已更新邏輯頁面)，在本範例實施例中，記憶體管理電路202會建立全域混亂區搜尋表，以利有效資料的搜尋。在此，暫存於全域混亂區中之更新資料所屬的邏輯頁面稱為已更新邏輯頁面並且已更新邏輯頁面所屬的邏輯單元區塊稱為已更新邏輯單元。在全域混亂區搜尋表中，記憶體管理電路202會建立多個根單元並且為每一根單元配置一登錄鏈結。特別是，記憶體管理電路202會將邏輯單元的邏輯頁面分組來分別地對應至其中一個根單元，並且將已更新邏輯頁面的更新資訊記錄在對應之根單元的登錄鏈結上。基此，當欲在全域混亂實體單元中搜尋特定邏輯單元的更新資料時，僅需搜尋對應之根單元的登錄鏈結。

例如，在本範例實施例中，記憶體管理電路202會每一邏輯單元的邏輯頁面分別地對應至同一個根單元。也就是，同一個邏輯單元的邏輯頁面是對應同一個根單元。必須瞭解的是，本發明不限於此，例如，在本發明另一範例實施中，亦可將一個邏輯單元的一部份邏輯頁面分組至一個根單元並且將此邏輯單元的另一部分邏輯頁面分組至另一根單元。

此外，記憶體管理電路202會為每一根單元分別地配置一個登錄鏈結並且每當執行寫入指令時，記憶體管理電路202會在對應的登錄鏈結上建立登錄以記錄關於此寫入指令的更新資訊。例如，每一登錄包括第一欄位(例如，圖6的欄位902)、第二欄位(例如，圖6的欄位904)與第三欄位(例如，圖6的欄位906)，其中第一欄位記錄已更新邏輯頁面的位址，第二欄位用以記錄儲存此已更新邏輯頁面之更新資料的實體位址，並且第三欄位用以標記此登錄是否有效。在此，若此登錄為有效，則第三欄位例如會被標記為’1’；並且若此登錄為無效，則第三欄位例如會被標記為’0’。必須瞭解的是，在此標記有效登錄與無效登錄的方式，不限於此。例如，亦可以’1’代表無效登錄並且以’0’代表有效登錄。

圖6是根據圖5G所繪示之全域混亂區搜尋表的簡化範例。

請參照圖6，全域混亂區搜尋表800包括根單元810(0)~810(4)，其中邏輯單元710(0)的邏輯頁面是對應根單元810(0)，邏輯單元710(1)的邏輯頁面是對應根單元S10(1)，邏輯單元710(2)的邏輯頁面是對應根單元810(2)，邏輯單元710(3)的邏輯頁面是對應根單元810(3)，並且邏輯單元710(4)的邏輯頁面是對應根單元810(4)。

在根單元810(0)的登錄鏈結中包含2個有效登錄，以記錄邏輯單元710(0)的第1個邏輯頁面(即，資訊"710(0)-1")與第2個邏輯頁面(即，資訊"710(0)-2")已被更新，其中邏輯單元710(0)的第1個邏輯頁面的更新資料被寫入至實體單元610(5)的第0個實體頁面(即，資訊"610(5)-0")中並且邏輯單元710(0)的第2個邏輯頁面的更新資料被寫入至實體單元610(6)的第2個實體頁面(即，資訊"610(6)-2")中。

在根單元810(1)的登錄鏈結中包含1個有效登錄，以記錄邏輯單元710(1)的第0個邏輯頁面(即，資訊"710(1)-0")已被更新，其中邏輯單元710(1)的第0個邏輯頁面的更新資料被寫入至實體單元610(5)的第1個實體頁面(即，資訊"610(5)-1")中。

在根單元810(2)的登錄鏈結中包含1個有效登錄，以記錄邏輯單元710(2)的第1個邏輯頁面(即，資訊"710(2)-1")已被更新，其中邏輯單元710(2)的第1個邏輯頁面的更新資料被寫入至實體單元610(5)的第2個實體頁面(即，資訊"610(5)-2")中。

在根單元810(3)的登錄鏈結中包含2個有效登錄，以記錄邏輯單元710(3)的第0個邏輯頁面(即，資訊"710(3)-0")與第1個邏輯頁面(即，資訊"710(3)-1")已被更新，其中邏輯單元710(3)的第0個邏輯頁面的更新資料被寫入至實體單元610(6)的第0個實體頁面(即，資訊"610(6)-0")中並且邏輯單元710(3)的第1個邏輯頁面的更新資料被寫入至實體單元610(6)的第1個實體頁面(即，資訊"610(6)-1")中。

此外，在根單元810(0)~810(4)的登錄鏈結中分別地會包含1個空的登錄，以表示登錄鏈結的結束。例如，倘若欲在全域混亂實體單元中搜尋屬於邏輯單元710(4)的資料時，記憶體管理單元202可根據根單元810(4)的登錄鏈結僅有空的登錄，而識別出全域混亂實體單元中未儲存屬於邏輯單元710(4)的資料，由此可直接依據邏輯單元-實體單元映射表的資訊從對應的實體單元的實體頁面中讀取資料。

以此類推，記憶體管理電路202會依序地將主機系統1000欲儲存的資料寫入至作為全域混亂區的實體單元中。特別是，當全域混亂區的實體單元的數目達到3時，記憶體管理電路202會在執行寫入指令時一併執行資料合併程序，以防止閒置區的實體單元被用盡。

圖7A與7B是繪示使用全域混亂區寫入資料與執行資料合併程序的簡化範例。

請參照圖7A，接續圖5G，假設欲再程式化更新資料UD7並且更新資料UD7是屬於邏輯單元710(2)的第0個邏輯頁面時，由於全域混亂實體單元610(6)已無儲存空間，因此，記憶體管理電路202會從閒置區504中提取實體單元610(7)作為全域混亂區550的實體單元並且下達程式化指令以將此更新資料UD7寫入至實體單元610(7)的第0個實體頁面。特別是，由於作為全域混亂區550的實體單元的數目已達到3，因此，記憶體管理電路202在執行圖7B所示之寫入運作後會執行資料合併程序。也就是說，在此例子中，在執行此次寫入指令期間，記憶體管理電路202會一併執行資料合併程序。

請參照圖7B，假設記憶體管理電路202選擇邏輯單元710(0)來進行資料合併時，記憶體管理電路202會識別邏輯單元710(0)是映射實體單元610(0)，從閒置區504提取實體單元610(8)，並且將實體單元610(0)以及全域混亂區550中屬於邏輯單元710(0)的有效資料複製到實體單元610(8)中。具體來說，記憶體管理電路202會依序地將實體單元610(0)中的資料ID1、實體單元610(5)中的UD1與實體單元610(6)中的資料UD6寫入至實體單元610(8)的第0~2個實體頁面中，並且將實體單元610(5)的第1個實體頁面與實體單元610(6)的第2個實體頁面標示為無效(如斜線所示)。之後，記憶體管理電路202會對實體單元610(0)執行抹除運作，在邏輯單元-實體單元映射表中將邏輯單元710(0)重新映射至實體單元610(8)，並且將實體單元610(0)關聯至閒置區504。

例如，當執行下一個寫入指令時，記憶體管理電路202會對邏輯單元710(1)執行資料合併程序，並且之後再執行下一個寫入指令時，記憶體管理電路202會對邏輯單元710(2)執行資料合併程序。因此，在實體單元610(7)的儲存空間被填滿時，實體單元610(5)中的資料皆會成為無效資料。基此，記憶體管理電路202可對實體單元610(5)執行抹除運作並將抹除後之實體單元610(5)關聯回閒置區504。

或者，例如，當執行下一個寫入指令時，記憶體管理電路202會對邏輯單元710(3)執行資料合併程序。因此，在實體單元610(7)的儲存空間被填滿之前，實體單元610(6)中的資料皆會成為無效資料。基此，記憶體管理電路202可對實體單元610(6)執行抹除運作並將抹除後之實體單元610(6)關聯回閒置區504。

基此，根據上述運作，記憶體管理電路202可持續將已儲存無效資料的實體單元關聯回閒置區504並且從閒置區504中提取空的實體單元作為全域混亂實體單元。

值得一提的是，在本範例實施例中，暫存於全域混亂區550之更新資料所屬之邏輯單元的數目會被限制不大於預設數目。也就是說，在同一時間，記憶體管理電路202僅會在全域混亂區550中暫存部分邏輯單元的更新資料，並且此部分邏輯單元的數目不大於預設數目。也就是說，此預設數會被設定為小於邏輯單元的總數。

具體來說，如上所述，在全域混亂區搜尋表中，已更新邏輯頁面的位址是藉由記錄在第一欄位中的資訊來識別。因此，在習知技術所使用之全域混亂區搜尋表中，第一欄位的大小必須足夠記錄能夠區別所有邏輯頁面的資訊。例如，倘若邏輯單元的數目為1024個時，在習知技術所使用之全域混亂區搜尋表中第一欄位必須被配置10個位元才能夠能夠區別所有邏輯頁面的資訊。

在本範例實施例中，第一欄位902的大小被設計為較小並且無法記錄能夠區別所有邏輯頁面的資訊。例如，第一欄位902的大小為7個位元，並且僅能記錄用以區別128個邏輯單元之邏輯頁面位址的資訊(即，索引編號)。因此，上述預設數目會被設定為128並且記憶體管理電路202最多僅會在全域混亂區550中暫存屬於128個邏輯單元的更新資料。基此，全域混亂區搜尋表800的大小能夠有效地被縮小，以利被載入至容量較小的緩衝記憶體252中。

當屬於一個邏輯單元之邏輯頁面的更新資料被寫入至全域混亂區550，記憶體管理電路202會分配一個索引編號給此邏輯單元並且根據此索引編號在全域混亂區搜尋表800記錄此邏輯頁面的更新資訊。例如，在本範例實施例中，索引編號的範圍為’0’~’127’並且記憶體管理電路202會配置索引編號映射表來記錄目前設定給每一已更新邏輯單元的索引編號。也就是說，每一個更新邏輯單元會被配置其中一個索引編號(即，’0’~’127’)並且索引編號會被記錄在全域混亂區搜尋表800的第一欄位中以取代原本記錄在第一欄位中關於邏輯頁面所屬之邏輯單元的部分。

圖8是根據第一範例實施例所繪示之索引編號映射表的範例。

請參照圖8，假設屬於邏輯單元710(0)之第0個邏輯頁面的更新資料被寫入至全域混亂區550時，記憶體管理電路202會將索引編號映射表900中未被使用的索引編號’0’指派給邏輯單元710(0)。

此外，在進行資料合併程序(如圖7B所示)之後，倘若全域混亂區550已無儲存屬於邏輯單元710(0)的更新資料時，指派給邏輯單元710(0)的索引編號’0’會被取消。基此，在後續的寫入運作時，索引編號’0’可再被指派給其他更新邏輯單元。

也就是說，當主機系統1000欲儲存資料至某一個邏輯單元的某一個邏輯頁面時，記憶體管理電路202會判斷全域混亂區550是否已存有屬於此邏輯單元的資料。例如，記憶體管理電路202會根據索引編號映射表來判斷此邏輯單元是否已被指派一個索引編號，其中當此邏輯單元已被指派一個索引編號時表示全域混亂區550已存有屬於此邏輯單元的資料。當全域混亂區550已存有屬於此邏輯單元的資料，記憶體管理電路202會將屬於此邏輯頁面的更新資料寫入至全域混亂區550並且使用指派給此邏輯單元的索引編號來在全域混亂區搜尋表中記錄對應此邏輯頁面的更新資料。

當全域混亂區550未存有屬於此邏輯單元的資料，記憶體管理電路202會判斷暫存於全域混亂區550之更新資料所屬之邏輯單元的數目是否小於預設數目。例如，記憶體管理電路202會判斷索引編號映射表中是否還有未被指派的索引編號，其中當索引編號映射表中還有未被指派的索引編號時表示暫存於全域混亂區550之更新資料所屬之邏輯單元的數目小於預設數目。

倘若暫存於全域混亂區550之更新資料所屬之邏輯單元的數目小於預設數目時，記憶體管理電路202會將一個未使用的索引編號指派給此邏輯單元，將屬於此邏輯頁面的更新資料寫入至全域混亂區550並且使用指派給此邏輯單元的索引編號來在全域混亂區搜尋表中記錄對應此邏輯頁面的更新資料。

倘若暫存於全域混亂區550之更新資料所屬之邏輯單元的數目非小於預設數目(即，已無空的索引編號可指派給欲寫入之邏輯單元)時，記憶體管理電路202會從閒置區504中提取一個實體單元作為子實體單元來寫入更新資料。

圖9~圖11是繪示的使用子實體單元來寫入更新資料的範例。

請同時參照圖9~圖11，例如，在邏輯單元710(0)是映射至實體單元610(0)的映射狀態下，當記憶體控制器104從主機系統1000中接收到寫入指令而欲寫入資料至屬於邏輯單元710(0)的邏輯頁面時，記憶體管理電路202依據邏輯單元-實體單元映射表識別邏輯單元710(0)目前是映射至實體單元610(0)並且從閒置區504中提取實體單元610(H+1)來輪替實體單元610(0)。然而，當新資料寫入至實體單元610(H+1)的同時，記憶體管理電路202可不用立刻將實體單元610(0)中的所有有效資料搬移至實體單元610(H+1)而抹除實體單元610(0)。具體來說，記憶體管理電路202會從實體單元610(0)中讀取欲寫入實體頁面之前的有效資料(即，實體單元610(0)的第0實體頁面與第1實體頁面中的資料)。之後，記憶體控制器104會將實體單元610(0)中欲寫入實體頁面之前的有效資料寫入至實體單元610(H+1)的第0實體頁面與第1實體頁面中(如圖9所示)，並且將新資料寫入至實體單元610(H+1)的第2~4個實體頁面中(如圖10所示)。此時，記憶體控制器104即完成寫入的運作。因為實體單元610(0)中的有效資料有可能在下個操作(例如，寫入指令)中變成無效，因此立刻將實體單元610(0)中的有效資料搬移至實體單元610(H+1)可能會造成無謂的搬移。此外，資料必須依序地寫入至實體單元內的實體頁面，因此，記憶體管理電路202可先搬移欲寫入實體頁面之前的有效資料(即，儲存在實體單元610(0)的第0實體頁面與第0實體頁面中資料)，並且暫不搬移其餘有效資料(即，儲存在實體單元610(0)的第5~K實體頁面中資料)。

在本範例實施例中，暫時地維持此等暫態關係的運作稱為開啟(open)母子區塊，並且原實體單元(例如，上述實體單元610(0))稱為母實體單元而用以替換母實體單元的實體單元(例如，上述與實體單元610(H+1))稱為子實體單元。

之後，當需要將實體單元610(0)與實體單元610(H+1)的資料合併(merge)時，記憶體控制器104會將實體單元610(0)與實體單元610(H+1)的資料整併至一個實體單元，由此提升實體單元的使用效率。在此，合併母子區塊的運作稱為資料合併程序或關閉(close)母子區塊。例如，如圖11所示，當進行關閉母子區塊時，記憶體管理電路202會從實體單元610(0)中讀取剩餘的有效資料(即，實體單元610(0)的第5～K實體頁面中的資料)，將實體單元610(0)中剩餘的有效資料寫入至實體單元610(H+1)的第5實體頁面～第K實體頁面中，對實體單元610(0)執行抹除操作，抹除後之實體單元610(0)關聯至閒置區504並且將實體單元610(H+1)關聯至資料區502。也就是說，記憶體控制器104會在邏輯單元-實體單元映射表中將邏輯單元710(0)重新映射至實體單元610(H+1)。值得一提的是，閒置區504中實體單元的數目是有限的，基此，在記憶體儲存裝置100運作期間，已開啟之母子區塊組的數目亦會受到限制。因此，當記憶體儲存裝置100接收到來自於主機系統1000的寫入指令時，倘若已開啟母子區塊組的數目達到上限時，記憶體控制器104需關閉至少一組目前已開啟之母子區塊組後才可執行此寫入指令。

值得一提的是，儘管在本範例實施例中，當暫存於全域混亂區550之更新資料所屬之邏輯單元的數目非小於預設數目時，記憶體管理電路202是使用子實體單元來寫入更新資料。但本發明不限於此，在本發明另一範例實施例中，記憶體管理電路202亦可先執行如圖7B所述之資料合併程序，將屬於某一個已更新邏輯單元的有效資料整理至從閒置區504提取的實體單元中並且將此邏輯單元重新映射此實體單元，由此使得暫存於全域混亂區550之更新資料所屬之邏輯單元的數目小於預設數目並且將新的更新資料寫入至全域混亂區550中。

圖12A與圖12B是根據第一範例實施例所繪示的資料寫入方法的流程圖，其中圖12A是繪示設置全域混亂區550與全域混亂區搜尋表的步驟並且圖12B是繪示寫入更新資料的步驟。

請參照圖12A，在步驟S1201中，至少一個實體單元會從閒置區504的實體單元之中被提取作為全域混亂區550。在此，全域混亂區550可暫存屬於多個已更新邏輯單元之多個已更新邏輯頁面的資料。

在步驟S1203中，全域混亂區搜尋表會被建立以記錄在全域混亂區中對應已更新邏輯頁面的更新資訊。特別是，全域混亂區可被分配到的邏輯單元數目是小於此裝置所具有的邏輯單元數目，此外，在全域混亂區搜尋表中關於已更新邏輯頁面所屬之邏輯單元的資訊可以是由所指派的索引編號來記錄。例如，在步驟S1203中，索引編號映射表會被建立以記錄已更新邏輯單元與索引編號之間的映射關係。

請參照圖12B，當主機系統1000下達寫入指令以寫入更新資料至邏輯頁面(以下稱為第一邏輯單元的第一邏輯頁面)時，在步驟S1211中，寫入指令與對應寫入指令的更新資料會被接收，並且在步驟S1213中，全域混亂區550會被判斷是否儲存有屬於第一邏輯單元的資料。

倘若全域混亂區550未儲存有屬於第一邏輯單元的資料時，則在步驟S1215中，暫存於全域混亂區550之更新資料所屬之已更新邏輯單元的數目會被判斷是否小於預設數目，其中此預設數目是小於此裝置所具有之邏輯單元的總數。

倘若已更新邏輯單元的數目小於預設數目時，在步驟S1217中，一個未使用的索引編號(以下稱為第一索引編號)會被配置給第一邏輯單元。並且，之後，在步驟S1219中，此更新資料會被寫入至全域混亂區550中並且對應第一邏輯頁面的更新資訊會藉由使用對應第一邏輯單元的第一索引編號被記錄在全域混亂區搜尋表中。

倘若已更新邏輯單元的數目非小於預設數目時，在步驟S1221中，一個實體單元(以下稱為第一實體單元)會從閒置區的實體單元之中被提取作為對應第一邏輯單元的子實體單元並且更新資料會被寫入至對應第一邏輯單元的子實體單元中。

倘若全域混亂區550儲存有屬於第一邏輯單元的資料時，則步驟S1219會被執行。

[第二範例實施例]

第二範例實施例與第一範例實施例的差異在於，除了第一範例實施例所述之區塊管理步驟與資料寫入步驟之外，在第二範例實施例中，當接收到寫入指令與更新資料時，此更新資料所屬之邏輯單元更會被判斷是否為頻繁寫入之區域，其中僅屬於頻繁寫入之區域的更新資料才會被寫入至全域混亂區中。第二範例實施例的記憶體控制器與記憶體儲存裝置的硬體架構本質上是相同於第一範例實施例，以下將使用第一範例實施例的硬體架構來描述第二範例實施例。

在第二範例實施例中，記憶體控制器104的記憶體管理電路202會記錄對應每一邏輯單元的寫入次數。例如，每當主機系統將資料儲存至一個邏輯單元時，對應此邏輯單元的寫入次數會被加1。此外，記憶體管理電路202會根據此些寫入次數將邏輯單元區分為較常被使用之熱邏輯區與較少被使用之冷邏輯區。例如，在本範例實施例中，記憶體管理電路202會依據寫入次數由大到小將邏輯單元排序並且前80%之邏輯單元分組為熱邏輯區並且交其他的邏輯單元分組至冷邏輯區。依據寫入次數區分熱邏輯區與冷邏輯區僅是一個範例，本發明不限於此。

在本範例實施例中，當主機系統1000欲儲存資料至某一個邏輯單元的某一個邏輯頁面時，記憶體管理電路202會判斷此邏輯單元是否屬於冷邏輯區。

倘若此邏輯單元屬於冷邏輯區時，記憶體管理電路202會使用子實體單元來寫入此更新資料。並且，倘若此邏輯單元非屬於冷邏輯區時，記憶體管理電路202才會根據全域混亂區550的儲存狀態來決定是否將更新資料寫入至全域混亂區550中。也就是說，僅當更新資料所屬之邏輯單元屬於熱邏輯區時，記憶體管理電路202才會判斷全域混亂區550是否存有屬於此邏輯單元的資料和暫存於全域混亂區550之更新資料所屬之邏輯單元的數目是否小於預設數目並且根據判斷決定是否將更新資料寫入至全域混亂區550中(如第一範例實施例所述)。

圖13是根據第二範例實施例所繪示之寫入更新資料的流程圖。

請參照圖13，當主機系統1000下達寫入指令以寫入更新資料至邏輯頁面(以下稱為第一邏輯單元的第一邏輯頁面)時，在步驟S1211中，寫入指令與對應寫入指令的更新資料會被接收，並且在步驟S1301中，邏輯單元會根據寫入次數被區分為熱邏輯區與冷邏輯區並且第一邏輯單元會被判斷是否屬於冷邏輯區。

倘若第一邏輯單元非屬於冷邏輯區時，在步驟S1213中，全域混亂區550會被判斷是否儲存有屬於第一邏輯單元的資料。

倘若全域混亂區550未儲存有屬於第一邏輯單元的資料時，在步驟S1215中，判斷暫存於全域混亂區550之更新資料所屬之已更新邏輯單元的數目會被判斷是否小於預設數目。

倘若已更新邏輯單元的數目小於預設數目時，在步驟S1217中，一個未使用的索引編號(以下稱為第一索引編號)會被配置給第一邏輯單元。並且之後，在步驟S1219中，此更新資料會被寫入至全域混亂區550中並且對應第一邏輯頁面的更新資訊會藉由使用對應第一邏輯單元的第一索引編號被記錄在全域混亂區搜尋表中。

此外，倘若全域混亂區550儲存有屬於第一邏輯單元的資料時，則步驟S1219會被執行。

另外，倘若第一邏輯單元屬於冷邏輯區時，步驟S1221會被執行。

之後，在步驟S1219與步驟S1221之後，在步驟S1303中，對應第一邏輯單元的寫入次數會被更新。

[第三範例實施例]

第三範例實施例與第一範例實施例的差異在於，除了第一範例實施例所述之區塊管理步驟與資料寫入步驟之外，在第三範例實施例中，全域混亂區的實體單元會被至少分成兩組(即，第一全域混亂區與第二全域混亂區)並且第一全域混亂區與第二全域混亂區至多可被分別地寫入屬於預定數目之邏輯單元的更新資料。也就是說，在第二範例實施例中，兩個如第一範例實施例所述的全域混亂區搜尋表會被用來記錄對應第一全域混亂區的更新資訊與對應第二全域混亂區的更新資訊。第三範例實施例的記憶體控制器與記憶體儲存裝置的硬體架構本質上是相同於第一範例實施例，以下將使用第一範例實施例的硬體架構來描述第三範例實施例。

圖14是根據第三範例實施例所繪示之配置全域混亂區的範例。

請參照圖14，記憶體控制器104的記憶體管理電路202會從閒置區504中提取實體單元作為第一全域混亂區550-1與第二全域混亂區550-2。此外，記憶體管理電路202會為第一全域混亂區550-1與第二全域混亂區550-2分別地配置第一全域混亂區搜尋表與第二全域混亂區搜尋表。在此，第一全域混亂區搜尋表與第一全域混亂區搜尋表的資料結構與大小是相同於第一範例實施例的全域混亂區搜尋表800。

在本範例實施例中，記憶體管理電路202會使用第一全域混亂區550-1與第二全域混亂區550-2來分別地儲存屬於不同邏輯單元的更新資料，其中暫存在第一全域混亂區550-1之更新資料所屬之邏輯單元的數目不會超過預設數目並且暫存在第二全域混亂區550-2之更新資料所屬之邏輯單元的數目不會超過預設數目。例如，在預設數目設定為128的例子，第一全域混亂區550-1最多儲存屬於128個邏輯單元的更新資料並且第二全域混亂區550-2最多儲存屬於128個邏輯單元的更新資料。

具體來說，當主機系統1000欲儲存資料至某一個邏輯單元的某一個邏輯頁面時，記憶體管理電路202會判斷第一全域混亂區550-1或第二全域混亂區550-2是否已存有屬於此邏輯單元的資料。

當第一全域混亂區550-1存有屬於此邏輯單元的資料，記憶體管理電路202會將此更新資料寫入至第一全域混亂區550-1中並且根據已指派給此邏輯單元的索引編號在第一全域混亂區搜尋表中記錄對應此邏輯頁面的更新資訊。

當第二全域混亂區550-2存有屬於此邏輯單元的資料，記憶體管理電路202會將此更新資料寫入至第二全域混亂區550-2中並且根據已指派給此邏輯單元的索引編號在第二全域混亂區搜尋表中記錄對應此邏輯頁面的更新資訊。

當第一全域混亂區550-1與第二全域混亂區550-2未存有屬於此邏輯單元的資料，記憶體管理電路202會判斷暫存於第一全域混亂區550-1之更新資料所屬之邏輯單元的數目是否小於預設數目。

倘若暫存於第一全域混亂區550-1之更新資料所屬之邏輯單元的數目小於預設數目時，記憶體管理電路202會將第一全域混亂區搜尋表中未使用的索引編號指派給此邏輯單元，將屬於此邏輯頁面的更新資料寫入至第一全域混亂區550並且使用指派給此邏輯單元的索引編號來在第一全域混亂區搜尋表中記錄對應此邏輯頁面的更新資料。

倘若暫存於第一全域混亂區550-1之更新資料所屬之邏輯單元的數目非小於預設數目時，記憶體管理電路202會判斷暫存於第二全域混亂區550-2之更新資料所屬之邏輯單元的數目是否小於預設數目。

倘若暫存於第二全域混亂區550-2之更新資料所屬之邏輯單元的數目小於預設數目時，記憶體管理電路202會將第二全域混亂區搜尋表中未使用的索引編號指派給此邏輯單元，將屬於此邏輯頁面的更新資料寫入至第二全域混亂區550-2並且使用指派給此邏輯單元的索引編號來在第二全域混亂區搜尋表中記錄對應此邏輯頁面的更新資料。

倘若暫存於第二全域混亂區550-2之更新資料所屬之邏輯單元的數目非小於預設數目時，記憶體管理電路202會從閒置區504中提取一個實體單元作為子實體單元來寫入更新資料。

圖15A與圖15B是根據第三範例實施例所繪示的資料寫入方法的流程圖，其中圖15A是繪示設置全域混亂區與全域混亂區搜尋表的步驟並且圖15B是繪示寫入更新資料的步驟。

請參照圖15A，在步驟S1501中，至少一個實體單元會從閒置區504的實體單元之中被提取作為第一全域混亂區550-1並且至少一個實體單元會從閒置區504的實體單元之中被提取作為第二全域混亂區550-2。在此，第一全域混亂區550-1會暫存屬於多個已更新邏輯單元(以下稱為第一已更新邏輯單元)之多個已更新邏輯頁面(以下稱為第一已更新邏輯頁面)的資料並且第二全域混亂區550-2會暫存屬於多個已更新邏輯單元(以下稱為第二已更新邏輯單元)之多個已更新邏輯頁面(以下稱為第二已更新邏輯頁面)的資料。

在步驟S1503中，第一全域混亂區搜尋表與第二全域混亂區搜尋表會分別地被建立，其中第一全域混亂區搜尋表記錄在第一全域混亂區中對應第一已更新邏輯頁面的更新資訊並且第二全域混亂區搜尋表記錄在第二全域混亂區中對應第二已更新邏輯頁面的更新資訊。特別是，在第一全域混亂區搜尋表與第二全域混亂區搜尋表中關於已更新邏輯頁面所屬之邏輯單元的資訊是以所指派的索引編號來記錄。

請參照圖15B，當主機系統1000下達寫入指令以寫入更新資料至邏輯頁面(以下稱為第一邏輯單元的第一邏輯頁面)時，在步驟S1511中，寫入指令與對應寫入指令的更新資料會被接收，並且在步驟S1513中，第一全域混亂區550-1會被判斷是否儲存有屬於第一邏輯單元的資料。

倘若第一全域混亂區550-1未儲存有屬於第一邏輯單元的資料時，則在步驟S1515中，第二全域混亂區550-1會被判斷是否儲存有屬於第一邏輯單元的資料。

倘若第二全域混亂區550-2未儲存有屬於第一邏輯單元的資料時，在步驟S1517中，暫存於第一全域混亂區550-1之更新資料所屬之已更新邏輯單元的數目會被判斷是否小於預設數目。

倘若暫存於第一全域混亂區550-1之更新資料所屬之已更新邏輯單元的數目小於預設數目時，在步驟S1519中，在第一全域混亂區搜尋表中未使用的索引編號(以下稱為第一索引編號)會被配置給第一邏輯單元。並且，之後，在步驟S1521中，此更新資料會被寫入至第一全域混亂區550-1中並且對應第一邏輯頁面的更新資訊會藉由使用對應第一邏輯單元的第一索引編號被記錄在第一全域索引映射表中。

倘若暫存於第一全域混亂區550-1之更新資料所屬之已更新邏輯單元的數目非小於預設數目時，在步驟S1523中，暫存於第二全域混亂區550-2之更新資料所屬之已更新邏輯單元的數目會被判斷是否小於預設數目。

倘若暫存於第二全域混亂區550-2之更新資料所屬之已更新邏輯單元的數目小於預設數目時，在步驟S1525中，在第二全域混亂區搜尋表中未使用的索引編號(以下稱為第二索引編號)會被配置給第一邏輯單元。並且，之後，在步驟S1527中，此更新資料會被寫入至第二全域混亂區550-2中並且對應第一邏輯頁面的更新資訊會藉由使用對應第一邏輯單元的第二索引編號被記錄在第二全域混亂區搜尋表中。

倘若暫存於第二全域混亂區550-2之更新資料所屬之已更新邏輯單元的數目非小於預設數目時，在步驟S1529中，一個實體單元(以下稱為第一實體單元)會從閒置區的實體單元之中被提取作為對應第一邏輯單元的子實體單元並且更新資料會被寫入至對應第一邏輯單元的子實體單元中。

此外，倘若在步驟S1513中判斷第一全域混亂區550-1儲存有屬於第一邏輯單元的資料時，則步驟S1521會直接被執行。並且，倘若在步驟S1515中判斷第二全域混亂區550-2儲存有屬於第一邏輯單元的資料時，則步驟S1527會被執行。

值得一提的，僅管在第三範例實施例中，以配置兩個全域混亂區來作說明，但本發明不限於此，全域混亂區的數目可以超過2。

綜上所述，根據本發明一範例實施例的資料寫入方法、記憶體控制器與記憶體儲存裝置在將更新資料寫入全域混亂區之前會判斷暫存於全域混亂區之更新資料所屬之邏輯單元的數目是否小於預設數目，並且僅當暫存於全域混亂區之更新資料所屬之邏輯單元的數目小於預設數目才將更新資料暫存於全域混亂區中。因此，全域混亂表僅需記錄預設數目之邏輯單元的更新資訊並且全域混亂表的大小可有效地縮小。基此，在配置小容量之緩衝記憶體的記憶體儲存裝置中亦可使用全域混亂實體單元來儲存資料並且有效地提升配置小容量之緩衝記憶體的記憶體儲存裝置的寫入速度。此外，根據本發明另一範例實施例的資料寫入方法、記憶體控制器與記憶體儲存裝置，邏輯單元會被區分為熱邏輯區與冷邏輯區，並且僅將屬於熱邏輯區的更新資料暫存至全域混亂區中，更可使僅能暫存有限之邏輯單元之更新資料的全域混亂區被有效地利用。此外，根據本發明另一範例實施例的資料寫入方法、記憶體控制器與記憶體儲存裝置，多個全域混亂區會被配置以分別地暫存不同邏輯單元的更新資料，由此可使更多邏輯單元的更新資料可被暫存至全域混亂區中，以更提升配置小容量之緩衝記憶體的記憶體儲存裝置的寫入速度。

雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾，故本發明之保護範圍當視後附之申請專利範圍所界定者為準。

1000．．．主機系統

1100．．．電腦

1102．．．微處理器

1104．．．隨機存取記憶體

1106．．．輸入/輸出裝置

1108．．．系統匯流排

1110．．．資料傳輸介面

1202．．．滑鼠

1204．．．鍵盤

1206．．．顯示器

1208．．．印表機

1212．．．隨身碟

1214．．．記憶卡

1216．．．固態硬碟

1310．．．數位相機

1312．．．SD卡

1314．．．MMC卡

1316．．．記憶棒

1318．．．CF卡

1320．．．嵌入式儲存裝置

100．．．記憶體儲存裝置

102．．．連接器

104．．．記憶體控制器

106．．．可複寫式非揮發性記憶體模組

202．．．記憶體管理電路

204．．．主機介面

206．．．記憶體介面

252．．．緩衝記憶體

254．．．電源管理電路

256．．．錯誤檢查與校正電路

410(0)~410(N)．．．實體區塊

502．．．系統區

504．．．資料區

506．．．閒置區

508．．．取代區

550．．．全域混亂區

610(0)~610(K)．．．實體單元

710(0)~710(H)．．．邏輯單元

800．．．全域混亂區搜尋表

810(0)~810(4)．．．根單元

902．．．第一欄位

904．．．第二欄位

906．．．第三欄位

900．．．索引編號映射表

S1201、S1203、S1211、S1213、S1215、S1217、S1219、S1221．．．資料寫入方法的步驟

S1301、S1303．．．資料寫入方法的步驟

550-1．．．第一全域混亂區

550-2．．．第二全域混亂區

S1501、S1503、S1511、S1513、S11515、S1517、S1519、S1521、S1523、S1525、S1527．．．資料寫入方法的步驟

圖1B是根據本發明範例實施例所繪示的電腦、輸入/輸出裝置與記憶體儲存裝置的示意圖。

圖1C是根據本發明範例實施例所繪示的主機系統與記憶體儲存裝置的示意圖。

圖2是繪示圖1A所示的記憶體儲存裝置的概要方塊圖。

圖5A~5G是繪示使用全域混亂區寫入資料的簡化範例。

圖6是根據圖5G所繪示之全域混亂區搜尋表的簡化範例。

圖8是根據第一範例實施例所繪示之索引編號映射表的範例。

圖9~圖11是繪示的使用子實體單元來寫入更新資料的範例。

圖12A與圖12B是根據第一範例實施例所繪示的資料寫入方法的流程圖。

圖15A與圖15B是根據第三範例實施例所繪示的資料寫入方法的流程圖。

S1211、S1213、S1215、S1217、S1219、S1221．．．資料寫入方法的步驟

Claims

一種資料寫入方法，用於一可複寫式非揮發性記憶體模組，其中可複寫式非揮發性記憶體模組具有多個實體區塊，每一該些實體區塊具有多個實體頁面，該些實體區塊至少分組為一資料區與一閒置區，屬於該資料區與該閒置區的該些實體區塊被分組為多個實體單元，該閒置區的該些實體單元用以替換該資料區的該些實體單元以寫入資料，多個邏輯單元被配置以映射該資料區的該些實體單元，並且每一該些邏輯單元具有多個邏輯頁面，該資料寫入方法包括：從該閒置區的該些實體單元中提取至少一個實體單元作為一全域混亂區，其中該全域混亂區用以暫存屬於多個已更新邏輯頁面的資料，並且該些已更新邏輯頁面屬於該些邏輯單元之中的多個已更新邏輯單元；建立一全域混亂區搜尋表以記錄在該全域混亂區中對應該些已更新邏輯頁面的多個更新資訊；接收一寫入指令與對應該寫入指令的一更新資料，其中該更新資料是屬於一第一邏輯頁面並且該第一邏輯頁面屬於該些邏輯單元之中的一第一邏輯單元；判斷該全域混亂區是否儲存有屬於該第一邏輯單元的資料；當該全域混亂區未儲存有屬於該第一邏輯單元的資料時，判斷該些已更新邏輯單元的數目是否小於一預設數目，其中該預設數小於該些邏輯單元的總數；以及當該些已更新邏輯單元的數目小於該預設數目時，為該第一邏輯單元配置一第一索引編號，將該更新資料寫入至該全域混亂區中並且使用對應該第一邏輯單元的該第一索引編號在該全域混亂區搜尋表中記錄對應該第一邏輯頁面的一更新資訊。
如申請專利範圍第1項所述之資料寫入方法，更包括：當該全域混亂區儲存有屬於該第一邏輯單元的資料時，將該更新資料寫入至該全域混亂區中並且使用對應該第一邏輯單元的該第一索引編號在該全域混亂區搜尋表中記錄對應該第一邏輯頁面的一更新資訊。
如申請專利範圍第1項所述之資料寫入方法，更包括：當該些已更新邏輯單元的數目非小於該預設數目時，從該閒置區的該些實體單元之中提取一第一實體單元作為對應該第一邏輯單元的一子實體單元並且將該更新資料寫入至對應該第一邏輯單元的該子實體單元中，其中該子實體單元只用以儲存屬於該第一邏輯單元之資料。
如申請專利範圍第1項所述之資料寫入方法，更包括：記錄對應每一該些邏輯單元的一寫入次數；以及根據對應該些邏輯單元的該些寫入次數將該些邏輯單元區分為一熱邏輯區與一冷邏輯區。
如申請專利範圍第4項所述之資料寫入方法，更包括：在判斷該全域混亂區是否儲存有屬於該第一邏輯單元的資料之前更判斷該第一邏輯單元是否屬於該冷邏輯區；以及僅當該第一邏輯單元非屬於該冷邏輯區時，才執行上述判斷該全域混亂區是否儲存有屬於該第一邏輯單元的資料的步驟。
如申請專利範圍第5項所述之資料寫入方法，更包括：當該第一邏輯單元屬於該冷邏輯區時，從該閒置區的該些實體單元之中提取一第一實體單元作為對應該第一邏輯單元的一子實體單元並且將該更新資料寫入至對應該第一邏輯單元的該子實體單元中。
一種資料寫入方法，用於一可複寫式非揮發性記憶體模組，其中該可複寫式非揮發性記憶體模組具有多個實體區塊，每一該些實體區塊具有多個實體頁面，該些實體區塊至少分組為一資料區與一閒置區，屬於該資料區與該閒置區的該些實體區塊被分組為多個實體單元，該閒置區的該些實體單元用以替換該資料區的該些實體單元以寫入資料，多個邏輯單元被配置以映射該資料區的該些實體單元，並且每一該些邏輯單元具有多個邏輯頁面，該資料寫入方法包括：從該閒置區的該些實體單元中提取至少一個實體單元以作為一第一全域混亂區且從該閒置區的該些實體單元中提取至少一個實體單元以作為一第二全域混亂區，其中該第一全域混亂區暫存屬於多個第一已更新邏輯頁面的資料，該第二全域混亂區暫存屬於多個第二已更新邏輯頁面的資料，該些第一已更新邏輯頁面屬於多個第一已更新邏輯單元，並且該些第二已更新邏輯頁面屬於多個第二已更新邏輯單元；建立一第一全域混亂區搜尋表以記錄在該第一全域混亂區中對應該些第一已更新邏輯頁面的多個更新資訊和建立一第二全域混亂區搜尋表以記錄在該第二全域混亂區中對應該些第二已更新邏輯頁面的多個更新資訊；接收一寫入指令與對應該寫入指令的一更新資料，其中該更新資料是屬於一第一邏輯頁面並且該第一邏輯頁面屬於該些邏輯單元中的一第一邏輯單元；判斷該第一全域混亂區或該第二全域混亂區是否儲存有屬於該第一邏輯單元的資料；當該第一全域混亂區與該第二全域混亂區皆未儲存有屬於該第一邏輯單元的資料時，判斷該些第一已更新邏輯單元的數目是否小於一預設數目，其中該預設數小於該些邏輯單元的總數；當該些第一已更新邏輯單元的數目小於該預設數目時，為該第一邏輯單元配置一第一索引編號，將該更新資料寫入至該第一全域混亂區中並且使用對應該第一邏輯單元的該第一索引編號在該第一全域混亂區搜尋表中記錄對應該第一邏輯頁面的一更新資訊；當該些第一已更新邏輯單元的數目非小於該預設數目時，判斷該些第二已更新邏輯單元的數目是否小於該預設數目；以及當該些第二已更新邏輯單元的數目小於該預設數目時，為該第一邏輯單元配置一第二索引編號，將該更新資料寫入至該第二全域混亂區中並且使用對應該第一邏輯單元的該第二索引編號在該第二全域混亂區搜尋表中記錄對應該第一邏輯頁面的該更新資訊。
一種記憶體控制器，用於控制一可複寫式非揮發性記憶體模組，其中該可複寫式非揮發性記憶體模組具有多個實體區塊，並且每一該些實體區塊具有多個實體頁面，該記憶體控制器包括：一主機介面，用以耦接至一主機系統；一記憶體介面，用以耦接至該可複寫式非揮發性記憶體模組；以及一記憶體管理電路，耦接至該主機介面與該記憶體介面，並且用以將該些實體區塊至少分組為一資料區與一閒置區，其中該記憶體管理電路將屬於該資料區與該閒置區的該些實體區塊分組為多個實體單元，其中該閒置區的該些實體單元用以替換該資料區的該些實體單元以寫入資料，其中該記憶體管理電路配置多個邏輯單元以映射該資料區的該些實體單元，其中每一該些邏輯單元具有多個邏輯頁面，其中該記憶體管理電路從該閒置區的該些實體單元中提取至少一個實體單元作為一全域混亂區，其中該全域混亂區用以暫存屬於多個已更新邏輯頁面的資料，並且該些已更新邏輯頁面屬於該些邏輯單元之中的多個已更新邏輯單元，其中該記憶體管理電路建立一全域混亂區搜尋表以記錄在該全域混亂區中對應該些已更新邏輯頁面的多個更新資訊，其中該記憶體管理電路接收一寫入指令與對應該寫入指令的一更新資料，其中該更新資料是屬於一第一邏輯頁面並且該第一邏輯頁面屬於該些邏輯單元之中的一第一邏輯單元，其中該記憶體管理電路判斷該全域混亂區是否儲存有屬於該第一邏輯單元的資料，其中當該全域混亂區未儲存有屬於該第一邏輯單元的資料時，該記憶體管理電路判斷該些已更新邏輯單元的數目是否小於一預設數目，其中該預設數小於該些邏輯單元的總數，其中當該些已更新邏輯單元的數目小於該預設數目時，該記憶體管理電路為該第一邏輯單元配置一第一索引編號，將該更新資料寫入至該全域混亂區中並且使用對應該第一邏輯單元的該第一索引編號在該全域混亂區搜尋表中記錄對應該第一邏輯頁面的一更新資訊。
如申請專利範圍第8項所述之記憶體控制器，其中當該全域混亂區儲存有屬於該第一邏輯單元的資料時，該記憶體管理電路將該更新資料寫入至該全域混亂區中並且使用對應該第一邏輯單元的該第一索引編號在該全域混亂區搜尋表中記錄對應該第一邏輯頁面的一更新資訊。
如申請專利範圍第8項所述之記憶體控制器，其中當該些已更新邏輯單元的數目非小於該預設數目時，該記憶體管理電路從該閒置區的該些實體單元之中提取一第一實體單元作為對應該第一邏輯單元的一子實體單元並且將該更新資料寫入至對應該第一邏輯單元的該子實體單元中，其中該子實體單元只用以儲存屬於該第一邏輯單元之資料。
如申請專利範圍第8項所述之記憶體控制器，其中該記憶體管理電路記錄對應每一該些邏輯單元的一寫入次數並且根據對應該些邏輯單元的該些寫入次數將該些邏輯單元區分為一熱邏輯區與一冷邏輯區。
如申請專利範圍第11項所述之記憶體控制器，其中該記憶體管理電路更判斷該第一邏輯單元是否屬於該冷邏輯區，並且僅當該第一邏輯單元非屬於該冷邏輯區時，該記憶體管理電路才判斷該全域混亂區是否儲存有屬於該第一邏輯單元的資料，其中當該第一邏輯單元屬於該冷邏輯區時，該記憶體管理電路從該閒置區的該些實體單元之中提取一第一實體單元作為對應該第一邏輯單元的一子實體單元並且將該更新資料寫入至對應該第一邏輯單元的該子實體單元中。
一種記憶體儲存裝置，包括：一連接器，用以耦接至一主機系統；一可複寫式非揮發性記憶體模組，具有多個實體區塊並且每一該些實體區塊具有多個實體頁面；以及一記憶體控制器，耦接至該連接器與該可複寫式非揮發性記憶體模組，並且用以將該些實體區塊至少分組為一資料區與一閒置區，其中該記憶體控制器將屬於該資料區與該閒置區的該些實體區塊分組為多個實體單元，其中該閒置區的該些實體單元用以替換該資料區的該些實體單元以寫入資料，其中該記憶體控制器配置多個邏輯單元以映射該資料區的該些實體單元，其中每一該些邏輯單元具有多個邏輯頁面，其中該記憶體控制器從該閒置區的該些實體單元中提取至少一個實體單元作為一全域混亂區，其中該全域混亂區用以暫存屬於多個已更新邏輯頁面的資料，並且該些已更新邏輯頁面屬於該些邏輯單元之中的多個已更新邏輯單元，其中該記憶體控制器建立一全域混亂區搜尋表以記錄在該全域混亂區中對應該些已更新邏輯頁面的多個更新資訊，其中該記憶體控制器接收一寫入指令與對應該寫入指令的一更新資料，其中該更新資料是屬於一第一邏輯頁面並且該第一邏輯頁面屬於該些邏輯單元之中的一第一邏輯單元，其中該記憶體控制器判斷該全域混亂區是否儲存有屬於該第一邏輯單元的資料，其中當該全域混亂區未儲存有屬於該第一邏輯單元的資料時，該記憶體控制器判斷該些已更新邏輯單元的數目是否小於一預設數目，其中該預設數小於該些邏輯單元的總數，其中當該些已更新邏輯單元的數目小於該預設數目時，該記憶體控制器為該第一邏輯單元配置一第一索引編號，將該更新資料寫入至該全域混亂區中並且使用對應該第一邏輯單元的該第一索引編號在該全域混亂區搜尋表中記錄對應該第一邏輯頁面的一更新資訊。
如申請專利範圍第13項所述之記憶體儲存裝置，其中當該全域混亂區儲存有屬於該第一邏輯單元的資料時，該記憶體控制器將該更新資料寫入至該全域混亂區中並且使用對應該第一邏輯單元的該第一索引編號在該全域混亂區搜尋表中記錄對應該第一邏輯頁面的一更新資訊。
如申請專利範圍第13項所述之記憶體儲存裝置，其中當該些已更新邏輯單元的數目非小於該預設數目時，該記憶體控制器從該閒置區的該些實體單元之中提取一第一實體單元作為對應該第一邏輯單元的一子實體單元並且將該更新資料寫入至對應該第一邏輯單元的該子實體單元中，其中該子實體單元只用以儲存屬於該第一邏輯單元之資料。
如申請專利範圍第13項所述之記憶體儲存裝置，其中該記憶體控制器記錄對應每一該些邏輯單元的一寫入次數並且根據對應該些邏輯單元的該些寫入次數將該些邏輯單元區分為一熱邏輯區與一冷邏輯區。
如申請專利範圍第16項所述之記憶體儲存裝置，其中該記憶體控制器更判斷該第一邏輯單元是否屬於該冷邏輯區，並且僅當該第一邏輯單元非屬於該冷邏輯區時，該記憶體控制器才判斷該全域混亂區是否儲存有屬於該第一邏輯單元的資料。
如申請專利範圍第17項所述之記憶體儲存裝置，其中當該第一邏輯單元屬於該冷邏輯區時，該記憶體控制器從該閒置區的該些實體單元之中提取一第一實體單元作為對應該第一邏輯單元的一子實體單元並且將該更新資料寫入至對應該第一邏輯單元的該子實體單元中。
一種資料寫入方法，用於一可複寫式非揮發性記憶體模組，其中可複寫式非揮發性記憶體模組具有多個實體區塊，每一該些實體區塊具有多個實體頁面，該些實體區塊至少分組為一資料區與一閒置區，屬於該資料區與該閒置區的該些實體區塊被分組為多個實體單元，該閒置區的該些實體單元用以替換該資料區的該些實體單元以寫入資料，多個邏輯單元被配置以映射該資料區的該些實體單元，並且每一該些邏輯單元具有多個邏輯頁面，該資料寫入方法包括：從該閒置區的該些實體單元中提取至少一個實體單元作為一全域混亂區，其中該全域混亂區用以暫存屬於多個已更新邏輯頁面的資料，並且該些已更新邏輯頁面屬於該些邏輯單元之中的多個已更新邏輯單元；接收一寫入指令與對應該寫入指令的一更新資料，其中該更新資料是屬於一第一邏輯頁面並且該第一邏輯頁面屬於該些邏輯單元之中的一第一邏輯單元；判斷該全域混亂區是否儲存有屬於該第一邏輯單元的資料；當該全域混亂區儲存有屬於該第一邏輯單元的資料時，將該更新資料寫入至該全域混亂區；當該全域混亂區未儲存有屬於該第一邏輯單元的資料時，判斷該些已更新邏輯單元的數目是否小於一預設數目，其中該預設數小於該些邏輯單元的總數；當該些已更新邏輯單元的數目小於該預設數目時，將該更新資料寫入至該全域混亂區中；以及當該些已更新邏輯單元的數目非小於該預設數目時，從該閒置區的該些實體單元之中提取一第一實體單元作為對應該第一邏輯單元的一子實體單元並且將該更新資料寫入至對應該第一邏輯單元的該子實體單元中，其中該子實體單元只用以儲存該對應該第一邏輯單元之資料。
一種記憶體儲存裝置，包括：一連接器，用以耦接至一主機系統；一可複寫式非揮發性記憶體模組，具有多個實體區塊並且每一該些實體區塊具有多個實體頁面；以及一記憶體控制器，耦接至該連接器與該可複寫式非揮發性記憶體模組，並且用以將該些實體區塊至少分組為一資料區與一閒置區，其中該記憶體控制器將屬於該資料區與該閒置區的該些實體區塊分組為多個實體單元，其中該閒置區的該些實體單元用以替換該資料區的該些實體單元以寫入資料，其中該記憶體控制器配置多個邏輯單元以映射該資料區的該些實體單元，其中每一該些邏輯單元具有多個邏輯頁面，其中該記憶體控制器從該閒置區的該些實體單元中提取至少一個實體單元作為一全域混亂區，其中該全域混亂區暫存屬於多個已更新邏輯頁面的資料，並且該些已更新邏輯頁面屬於該些邏輯單元之中的多個已更新邏輯單元，其中該記憶體控制器接收一寫入指令與對應該寫入指令的一更新資料，其中該更新資料是屬於一第一邏輯頁面並且該第一邏輯頁面屬於該些邏輯單元之中的一第一邏輯單元，其中該記憶體控制器判斷該全域混亂區是否儲存有屬於該第一邏輯單元的資料，其中當該全域混亂區未儲存有屬於該第一邏輯單元的資料時，該記憶體控制器判斷該些已更新邏輯單元的數目是否小於一預設數目，其中該預設數小於該些邏輯單元的總數，其中當該些已更新邏輯單元的數目小於該預設數目時，該記憶體控制器將該更新資料寫入至該全域混亂區中，其中當該全域混亂區儲存有屬於該第一邏輯單元的資料時，該記憶體控制器將該更新資料寫入至該全域混亂區中，其中當該些已更新邏輯單元的數目非小於該預設數目時，該記憶體控制器從該閒置區的該些實體單元之中提取一第一實體單元作為對應該第一邏輯單元的一子實體單元並且將該更新資料寫入至對應該第一邏輯單元的該子實體單元中，其中該子實體單元只用以儲存屬於該第一邏輯單元之資料。