JP2011203878A - 半導体記憶装置 - Google Patents
半導体記憶装置 Download PDFInfo
- Publication number
- JP2011203878A JP2011203878A JP2010069012A JP2010069012A JP2011203878A JP 2011203878 A JP2011203878 A JP 2011203878A JP 2010069012 A JP2010069012 A JP 2010069012A JP 2010069012 A JP2010069012 A JP 2010069012A JP 2011203878 A JP2011203878 A JP 2011203878A
- Authority
- JP
- Japan
- Prior art keywords
- data
- error
- code
- error correction
- errors
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
- G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
- G11C29/38—Response verification devices
- G11C29/42—Response verification devices using error correcting codes [ECC] or parity check
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
- G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
- G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
- G06F11/1068—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices in sector programmable memories, e.g. flash disk
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
- G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
- G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
- G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
- G06F11/1012—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices using codes or arrangements adapted for a specific type of error
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
- G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
- G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
- G06F11/1072—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices in multilevel memories
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
- G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
- G06F11/1076—Parity data used in redundant arrays of independent storages, e.g. in RAID systems
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/16—Protection against loss of memory contents
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/10—Programming or data input circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/52—Protection of memory contents; Detection of errors in memory contents
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/13—Linear codes
- H03M13/15—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes
- H03M13/151—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes using error location or error correction polynomials
- H03M13/1515—Reed-Solomon codes
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
- H03M13/2906—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes using block codes
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C2029/0411—Online error correction
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Quality & Reliability (AREA)
- Probability & Statistics with Applications (AREA)
- Mathematical Physics (AREA)
- Algebra (AREA)
- Pure & Applied Mathematics (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
- Read Only Memory (AREA)
- Error Detection And Correction (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
Abstract
【解決手段】原データからCRC符号を生成し、原データとCRC符号に対してBCH符号を生成し、原データ、CRC符号、BCH符号を、複数のメモリチップの異なるプレーンからそれぞれ選択された1のページに記録する。原データから、ページを横断してRS符号を生成し、RS符号に対してCRC符号を生成し、RS符号とCRC符号に対してBCH符号を生成し、RS符号、CRC符号、BCH符号を原データとは異なるメモリチップに記録する。読み出し時、原データに対してBCH符号による誤り訂正を行い、その後CRCを計算する。誤り数がRS符号での消失訂正可能な数であれば原データを消失訂正する。エラー数がRS符号での消失訂正能力を超えていれば、通常のRS符号での誤り訂正を行い、さらにBCH符号による誤り訂正を行う。
【選択図】図9
Description
次に、図5および図6を用いて、本実施形態による誤り訂正符号のエンコード処理について、より詳細に説明する。図5は、本実施形態による記録フォーマットの一例を示す。図5において、上述した図1および図2と挙通する部分には同一の符号を付し、詳細な説明を省略する。なお、RSエンコーダ21A(第2の誤り訂正符号生成部)は、図1におけるRS E/D部21のエンコード機能を実現する部位を示す。
(1)符号語「10」を記録した場合で、読み出し時までに電荷量が減少して閾値#3未満となり、上位ビットが誤る。
(2)符号語「11」を記録した場合で、読み出し時までに電荷量が増加して閾値#3を超え、上位ビットが誤る。
(3)符号語「11」を記録した場合で、読み出し時までに電荷量が減少して閾値#2未満となり、下位ビットが誤る。
(4)符号語「01」を記録した場合で、読み出し時までに電荷量が増加して閾値#2を超え、下位ビットが誤る。
(5)符号語「01」を記録した場合で、読み出し時までに電荷量が減少して閾値#1未満となり、上位ビットが誤る。
(6)符号語「00」を記録した場合で、読み出し時までに電荷量が増加して閾値#1を超え、上位ビットが誤る。
次に、本実施形態によるエラー訂正符号のデコード処理について説明する。図9は、本実施形態によるエラー訂正符号のデコード処理を概略的に示す。図9において、RSデコーダ21B(第2の誤り訂正部)は、図1におけるRS E/D部21のデコード機能を実現する部位を示す。また、BCHデコーダ28’およびCRCデコーダ29’は、それぞれE/D部24に含まれる構成要素であって、E/D部22におけるBCHデコーダ28およびCRCデコーダ29にそれぞれ対応する。
11A ライトバッファ
11B リードバッファ
13 フラッシュメモリ部
20 NANDフラッシュコントローラ
21 リード・ソロモン符号エンコーダ/デコーダ部
22,24 エンコーダ/デコーダ部
23,25 NANDフラッシュメモリチップ
26,26’ CRCエンコーダ
27,27’ BCHエンコーダ
28,28’ BCHデコーダ
29,29’ CRCデコーダ
30 シンドローム計算部
31,34 誤り訂正部
32 誤り位置計算部
33,36 誤りベクトル計算部
35 誤り位置取得部
Claims (7)
- 複数のメモリチップを有する半導体記憶装置であって、
前記メモリチップは、複数の第1記憶領域を有し、
前記第1記憶領域は、複数の第2記憶領域を有し、
前記第2記憶領域は、データの記憶および読み出しの単位であり、
第1のデータは、記憶対象のデータである第2のデータを複数有し、
第3のデータは、複数の前記第1のデータのそれぞれから1つずつ選択される該第2のデータを複数有し、
前記第3のデータに含まれる前記第2のデータは、他の前記第3のデータに含まれる前記第2のデータとは重複せず、
前記第1のデータに基づいて第1の誤り検査符号を生成する第1の誤り検査符号生成手段と、
前記第1のデータと前記第1の誤り検査符号とに基づいて、組織符号である第1の誤り訂正符号を生成する第1の誤り訂正符号生成手段と、
前記第2記憶領域に対して、前記第1のデータと前記第1の誤り検査符号と前記第1の誤り訂正符号との記録を行う記録手段と、
前記第3のデータの複数のそれぞれについてリード・ソロモン符号の冗長符号を複数生成する第2の誤り訂正符号生成手段と
を有し、
第4のデータは、前記第1のデータと同じ大きさであり、全ての前記第3のデータから生成される前記冗長符号を含み、
前記第4のデータに含まれる前記冗長符号は、他の前記第4のデータに含まれる前記冗長符号とは重複せず、
さらに、複数の前記第4のデータのそれぞれから第2の誤り検査符号を生成する第2の誤り検査符号生成手段と、
前記第4のデータのそれぞれと前記第2の誤り検査符号とに基づいて、組織符号である第2の誤り訂正符号を生成する第3の誤り訂正符号生成手段と
を有し、
前記記録手段は、
前記第4のデータと前記第2の誤り検査符号と前記第2の誤り訂正符号との記録を行う
ことを特徴とする半導体記憶装置。 - 前記第1の誤り訂正符号を用いて前記第1のデータおよび前記第1の誤り検査符号に対して誤り訂正を行う第1の誤り訂正手段と、
前記第1の誤り訂正手段による前記第1のデータに対する誤り訂正結果に対して前記第1の誤り検査符号を用いて誤り検査を行い誤りを検出する第1の誤り検査手段と、
前記第2の誤り訂正符号を用いて前記第4のデータおよび前記第2の誤り検査符号に対して誤り訂正を行う第2の誤り訂正手段と、
前記第2の誤り訂正手段による前記第4のデータに対する誤り訂正結果に対して前記第2の誤り検査符号を用いて誤り検査を行い誤りを検出する第2の誤り検査手段と、
前記第1のデータおよび前記第4のデータからリード・ソロモン符号のシンドロームを計算し、前記第1の誤り検査手段および前記第2の誤り検査手段で検出された誤りの位置を誤り位置として与えて、該誤り位置と該シンドロームとから誤りベクトルを計算して該第1のデータおよび該第4のデータの誤り訂正を行う第3の誤り訂正手段と、
前記第1のデータおよび前記第4のデータからリード・ソロモン符号のシンドロームを計算し、該シンドロームから誤り位置および誤りベクトルを計算して該第1のデータおよび第4のデータの誤り訂正を行う第4の誤り訂正手段と、
前記第1の誤り検査手段で検出された誤りの数と、前記第2の誤り検査手段で検出された誤りの数との和である誤り数の判定を行い、
該誤り数が0の場合に、前記第1の誤り訂正手段で前記第1のデータに対して誤り訂正処理が施されたデータを、誤り訂正が成功したデータとして出力し、
該誤り数が1以上、且つ、前記第3の誤り訂正手段の誤り訂正能力で訂正可能な誤り数以下の場合に、前記第1の誤り訂正手段で誤り訂正処理が施された前記第1のデータに対して前記第4の誤り訂正手段で誤り訂正を施して、誤り訂正が成功したデータとして出力し、
該誤り数が前記第3の誤り訂正手段の誤り訂正能力で訂正可能な誤り数を超える場合に、前記第1の誤り訂正手段により誤り訂正された該第1のデータおよび前記第4のデータに対して前記第4の誤り訂正手段で誤り訂正処理を施し、該誤り訂正処理が施された該第1のデータに対して再び前記第1の誤り訂正手段で誤り訂正処理を施すと共に該第4のデータに対して再び前記第2の誤り訂正手段で誤り訂正処理を施し、該誤り訂正処理が施された該第1のデータおよび該第4のデータに対して前記第1の誤り検査手段および前記第2の誤り検査手段でそれぞれ誤り検査を行って前記誤り数を求め、求められた該誤り数を用いて前記判定を再び行う
ように制御する制御手段と
をさらに有する
ことを特徴とする請求項1に記載の半導体記憶装置。 - 前記制御手段は、
前記誤り数が第3の誤り訂正手段の誤り訂正能力で訂正可能な誤り数を超える場合に、前記誤り数が第3の誤り訂正手段の誤り訂正能力で訂正可能な誤り数を超える場合の処理の直前の前記誤り数に対して、該処理の直後の前記誤り数が減少した場合に、該処理を再び行うように制御する
ことを特徴とする請求項2に記載の半導体記憶装置。 - 前記メモリチップは、複数の前記単位ブロックを含み、互いに独立して記録および読み出しが可能なプレーンを複数有し、
前記記録手段は、
複数の第1の前記第1記憶領域から選択された1つの第1の前記第2記憶領域に対して、前記第1のデータと前記第1の誤り検査符号と前記第1の誤り訂正符号とを記録すると共に、複数の第2の第1記憶領域から選択された1つの第2の前記第2記憶領域に対して、前記第4のデータと前記第2の誤り検査符号と前記第2の誤り訂正符号とを記録し、
前記第1の第1記憶領域および前記第2の第1記憶領域は、互いに重複しない前記プレーンからそれぞれ選択される
ことを特徴とする請求項1に記載の半導体記憶装置。 - 前記第1記憶領域は、複数の信号点を持ち多値の記録を行うメモリセルを複数備えると共に該多値の各ビット位置に対して異なる該単位ブロックが割り当てられ、
前記記録手段は、
複数の第1の前記第1記憶領域から選択された1つの第1の前記第2記憶領域に対して、前記第1のデータと前記第1の誤り検査符号と前記第1の誤り訂正符号とを記録すると共に、複数の第2の他の第1記憶領域から選択された1つの第2の前記第2記憶領域に対して、前記第4のデータと前記第2の誤り検査符号と前記第2の誤り訂正符号とを記録し、
前記第1の第2記憶領域および前記第2の他の第2記憶領域は、異なる前記ビット位置にそれぞれ対応する前記第2記憶領域を略同数に使用する
ことを特徴とする請求項1に記載の半導体記憶装置。 - 前記誤り数が第3の誤り訂正手段の誤り訂正能力で訂正可能な誤り数を超える場合に、前記誤り数が第3の誤り訂正手段の誤り訂正能力で訂正可能な誤り数を超える場合の処理の直前の前記誤り数に対して、該処理の直後の前記誤り数が減少しない場合に、前記第1のデータに対する誤り訂正処理が失敗したことを示すエラー出力を行う
ことを特徴とする請求項2に記載の半導体記憶装置。 - 前記第2記憶領域毎に誤り数の期待値が異なる場合に、
前記冗長符号を、誤り数の期待値が期待値の平均よりも小さい第2記憶領域に記録する
ことを特徴とする請求項1に記載の半導体記憶装置。
Priority Applications (10)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010069012A JP5017407B2 (ja) | 2010-03-24 | 2010-03-24 | 半導体記憶装置 |
US12/889,018 US8418042B2 (en) | 2010-03-24 | 2010-09-23 | Semiconductor memory device |
TW100105491A TWI437421B (zh) | 2010-03-24 | 2011-02-18 | 半導體記憶裝置 |
EP11155975.3A EP2372550B1 (en) | 2010-03-24 | 2011-02-25 | Semiconductor memory device |
KR1020110018239A KR101267183B1 (ko) | 2010-03-24 | 2011-02-28 | 반도체 기억 장치 |
CN201110049300.5A CN102201266B (zh) | 2010-03-24 | 2011-03-01 | 半导体存储器装置 |
US13/858,370 US8751911B2 (en) | 2010-03-24 | 2013-04-08 | Semiconductor memory device |
US14/269,995 US9048878B2 (en) | 2010-03-24 | 2014-05-05 | Semiconductor memory device |
US14/703,463 US9298546B2 (en) | 2010-03-24 | 2015-05-04 | Semiconductor memory device |
US15/263,336 USRE49253E1 (en) | 2010-03-24 | 2016-09-12 | Semiconductor memory device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010069012A JP5017407B2 (ja) | 2010-03-24 | 2010-03-24 | 半導体記憶装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011203878A true JP2011203878A (ja) | 2011-10-13 |
JP5017407B2 JP5017407B2 (ja) | 2012-09-05 |
Family
ID=43901558
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010069012A Active JP5017407B2 (ja) | 2010-03-24 | 2010-03-24 | 半導体記憶装置 |
Country Status (6)
Country | Link |
---|---|
US (5) | US8418042B2 (ja) |
EP (1) | EP2372550B1 (ja) |
JP (1) | JP5017407B2 (ja) |
KR (1) | KR101267183B1 (ja) |
CN (1) | CN102201266B (ja) |
TW (1) | TWI437421B (ja) |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013238940A (ja) * | 2012-05-11 | 2013-11-28 | Toshiba Corp | 情報記憶装置およびメモリ異常処理方法 |
JP2014032655A (ja) * | 2012-07-31 | 2014-02-20 | Samsung Electronics Co Ltd | 不揮発性メモリセルの物理的特性を利用して乱数を生成する方法 |
US9160371B2 (en) | 2013-09-05 | 2015-10-13 | Kabushiki Kaisha Toshiba | Memory controller, storage device and memory control method |
US9230684B2 (en) | 2012-12-19 | 2016-01-05 | Kabushiki Kaisha Toshiba | Memory controller, storage device, and memory control method |
US9711240B2 (en) | 2015-01-08 | 2017-07-18 | Kabushiki Kaisha Toshiba | Memory system |
US9792053B2 (en) | 2015-04-30 | 2017-10-17 | Toshiba Memory Corporation | Controller for nonvolatile semiconductor memory |
JP2020042512A (ja) * | 2018-09-10 | 2020-03-19 | キオクシア株式会社 | メモリシステム |
WO2021106514A1 (ja) * | 2019-11-28 | 2021-06-03 | ソニーセミコンダクタソリューションズ株式会社 | コントローラおよび記憶装置 |
Families Citing this family (69)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101680670B (zh) * | 2007-04-16 | 2012-10-03 | 东洋克斯株式会社 | 制冷制暖面板 |
JP5017407B2 (ja) * | 2010-03-24 | 2012-09-05 | 株式会社東芝 | 半導体記憶装置 |
JP2013029882A (ja) | 2011-07-26 | 2013-02-07 | Toshiba Corp | メモリコントローラ、半導体記憶装置および復号方法 |
US8640013B2 (en) | 2011-09-22 | 2014-01-28 | Kabushiki Kaisha Toshiba | Storage device |
JP5740296B2 (ja) | 2011-12-16 | 2015-06-24 | 株式会社東芝 | 半導体記憶装置、半導体記憶装置の制御方法、制御プログラム |
JP5674700B2 (ja) | 2012-03-22 | 2015-02-25 | 株式会社東芝 | 符号化装置および符号化装置の制御方法、ならびに、記憶装置 |
TW201346922A (zh) * | 2012-05-14 | 2013-11-16 | Toshiba Kk | 記憶體控制器、記憶裝置及錯誤修正方法 |
US8935592B2 (en) * | 2012-11-20 | 2015-01-13 | Arm Limited | Apparatus and method for correcting errors in data accessed from a memory device |
US8656255B1 (en) * | 2013-03-15 | 2014-02-18 | Avalanche Technology, Inc. | Method for reducing effective raw bit error rate in multi-level cell NAND flash memory |
JP6005566B2 (ja) | 2013-03-18 | 2016-10-12 | 株式会社東芝 | 情報処理システム、制御プログラムおよび情報処理装置 |
US9032264B2 (en) | 2013-03-21 | 2015-05-12 | Kabushiki Kaisha Toshiba | Test method for nonvolatile memory |
US9459956B2 (en) | 2013-07-19 | 2016-10-04 | Seagate Technology Llc | Data decoder with trapping set flip bit mapper |
US20150074451A1 (en) * | 2013-09-11 | 2015-03-12 | Kabushiki Kaisha Toshiba | Memory system |
US9317361B2 (en) | 2013-11-27 | 2016-04-19 | Seagate Technology Llc | Bit-line defect detection using unsatisfied parity code checks |
CN103916139B (zh) * | 2014-04-22 | 2016-12-21 | 淮安固泰存储科技有限公司 | 一种基于里德所罗门码的加强型编码方法、解码方法及解码器 |
US20160041762A1 (en) | 2014-08-08 | 2016-02-11 | Kabushiki Kaisha Toshiba | Memory system, host device and information processing system |
US20160062829A1 (en) * | 2014-08-29 | 2016-03-03 | Kabushiki Kaisha Toshiba | Semiconductor memory device |
TWI556254B (zh) * | 2014-10-14 | 2016-11-01 | 慧榮科技股份有限公司 | 資料儲存裝置及其資料存取方法 |
KR20170009554A (ko) * | 2015-07-17 | 2017-01-25 | 에스케이하이닉스 주식회사 | 테스트 시스템 및 테스트 방법 |
US10198061B2 (en) | 2015-09-01 | 2019-02-05 | Toshiba Memory Corporation | Storage and storage system |
TWI566091B (zh) | 2015-09-10 | 2017-01-11 | 慧榮科技股份有限公司 | 用來對一錯誤更正碼進行解碼之方法與解碼電路 |
US20170161141A1 (en) * | 2015-12-02 | 2017-06-08 | Samsung Electronics Co., Ltd. | Method and apparatus for correcting data in multiple ecc blocks of raid memory |
CN106897023B (zh) * | 2015-12-18 | 2020-06-09 | 群联电子股份有限公司 | 数据读取方法、存储器控制电路单元及存储器储存装置 |
US9946596B2 (en) | 2016-01-29 | 2018-04-17 | Toshiba Memory Corporation | Global error recovery system |
US10108512B2 (en) * | 2016-04-01 | 2018-10-23 | Intel Corporation | Validation of memory on-die error correction code |
KR20180089053A (ko) * | 2017-01-31 | 2018-08-08 | 에스케이하이닉스 주식회사 | 페일 영역을 판단할 수 있는 메모리 장치 및 이의 테스트 방법, 이를 이용하는 메모리 모듈 및 시스템 |
CN108572887A (zh) * | 2017-03-14 | 2018-09-25 | 上海骐宏电驱动科技有限公司 | 数据检验校正方法 |
US10496548B2 (en) | 2018-02-07 | 2019-12-03 | Alibaba Group Holding Limited | Method and system for user-space storage I/O stack with user-space flash translation layer |
JP2019168897A (ja) | 2018-03-23 | 2019-10-03 | 東芝メモリ株式会社 | メモリシステム |
US11379155B2 (en) | 2018-05-24 | 2022-07-05 | Alibaba Group Holding Limited | System and method for flash storage management using multiple open page stripes |
CN111902804B (zh) | 2018-06-25 | 2024-03-01 | 阿里巴巴集团控股有限公司 | 用于管理存储设备的资源并量化i/o请求成本的系统和方法 |
US10921992B2 (en) | 2018-06-25 | 2021-02-16 | Alibaba Group Holding Limited | Method and system for data placement in a hard disk drive based on access frequency for improved IOPS and utilization efficiency |
US10996886B2 (en) | 2018-08-02 | 2021-05-04 | Alibaba Group Holding Limited | Method and system for facilitating atomicity and latency assurance on variable sized I/O |
US11327929B2 (en) | 2018-09-17 | 2022-05-10 | Alibaba Group Holding Limited | Method and system for reduced data movement compression using in-storage computing and a customized file system |
US10715178B2 (en) * | 2018-09-25 | 2020-07-14 | Western Digital Technologies, Inc. | Generalized low-density parity-check codes |
US10977122B2 (en) | 2018-12-31 | 2021-04-13 | Alibaba Group Holding Limited | System and method for facilitating differentiated error correction in high-density flash devices |
US11061735B2 (en) | 2019-01-02 | 2021-07-13 | Alibaba Group Holding Limited | System and method for offloading computation to storage nodes in distributed system |
US11132291B2 (en) | 2019-01-04 | 2021-09-28 | Alibaba Group Holding Limited | System and method of FPGA-executed flash translation layer in multiple solid state drives |
US11200337B2 (en) | 2019-02-11 | 2021-12-14 | Alibaba Group Holding Limited | System and method for user data isolation |
US11169873B2 (en) * | 2019-05-21 | 2021-11-09 | Alibaba Group Holding Limited | Method and system for extending lifespan and enhancing throughput in a high-density solid state drive |
US10860223B1 (en) | 2019-07-18 | 2020-12-08 | Alibaba Group Holding Limited | Method and system for enhancing a distributed storage system by decoupling computation and network tasks |
TWI688965B (zh) * | 2019-08-14 | 2020-03-21 | 群聯電子股份有限公司 | 資料寫入方法、記憶體控制電路單元及記憶體儲存裝置 |
US11617282B2 (en) | 2019-10-01 | 2023-03-28 | Alibaba Group Holding Limited | System and method for reshaping power budget of cabinet to facilitate improved deployment density of servers |
US11126561B2 (en) | 2019-10-01 | 2021-09-21 | Alibaba Group Holding Limited | Method and system for organizing NAND blocks and placing data to facilitate high-throughput for random writes in a solid state drive |
CN113132054B (zh) * | 2019-12-31 | 2022-04-26 | 杭州萤石软件有限公司 | 数据传输方法、装置及系统 |
US11449455B2 (en) | 2020-01-15 | 2022-09-20 | Alibaba Group Holding Limited | Method and system for facilitating a high-capacity object storage system with configuration agility and mixed deployment flexibility |
US11379447B2 (en) | 2020-02-06 | 2022-07-05 | Alibaba Group Holding Limited | Method and system for enhancing IOPS of a hard disk drive system based on storing metadata in host volatile memory and data in non-volatile memory using a shared controller |
US11200114B2 (en) | 2020-03-17 | 2021-12-14 | Alibaba Group Holding Limited | System and method for facilitating elastic error correction code in memory |
US11449386B2 (en) | 2020-03-20 | 2022-09-20 | Alibaba Group Holding Limited | Method and system for optimizing persistent memory on data retention, endurance, and performance for host memory |
US11385833B2 (en) | 2020-04-20 | 2022-07-12 | Alibaba Group Holding Limited | Method and system for facilitating a light-weight garbage collection with a reduced utilization of resources |
US11301173B2 (en) | 2020-04-20 | 2022-04-12 | Alibaba Group Holding Limited | Method and system for facilitating evaluation of data access frequency and allocation of storage device resources |
US11281575B2 (en) | 2020-05-11 | 2022-03-22 | Alibaba Group Holding Limited | Method and system for facilitating data placement and control of physical addresses with multi-queue I/O blocks |
US11494115B2 (en) | 2020-05-13 | 2022-11-08 | Alibaba Group Holding Limited | System method for facilitating memory media as file storage device based on real-time hashing by performing integrity check with a cyclical redundancy check (CRC) |
US11461262B2 (en) | 2020-05-13 | 2022-10-04 | Alibaba Group Holding Limited | Method and system for facilitating a converged computation and storage node in a distributed storage system |
US11218165B2 (en) | 2020-05-15 | 2022-01-04 | Alibaba Group Holding Limited | Memory-mapped two-dimensional error correction code for multi-bit error tolerance in DRAM |
US11507499B2 (en) | 2020-05-19 | 2022-11-22 | Alibaba Group Holding Limited | System and method for facilitating mitigation of read/write amplification in data compression |
US11556277B2 (en) | 2020-05-19 | 2023-01-17 | Alibaba Group Holding Limited | System and method for facilitating improved performance in ordering key-value storage with input/output stack simplification |
US11263132B2 (en) | 2020-06-11 | 2022-03-01 | Alibaba Group Holding Limited | Method and system for facilitating log-structure data organization |
US11422931B2 (en) | 2020-06-17 | 2022-08-23 | Alibaba Group Holding Limited | Method and system for facilitating a physically isolated storage unit for multi-tenancy virtualization |
US11354200B2 (en) | 2020-06-17 | 2022-06-07 | Alibaba Group Holding Limited | Method and system for facilitating data recovery and version rollback in a storage device |
US11354233B2 (en) | 2020-07-27 | 2022-06-07 | Alibaba Group Holding Limited | Method and system for facilitating fast crash recovery in a storage device |
US11372774B2 (en) | 2020-08-24 | 2022-06-28 | Alibaba Group Holding Limited | Method and system for a solid state drive with on-chip memory integration |
US11487465B2 (en) | 2020-12-11 | 2022-11-01 | Alibaba Group Holding Limited | Method and system for a local storage engine collaborating with a solid state drive controller |
US11734115B2 (en) | 2020-12-28 | 2023-08-22 | Alibaba Group Holding Limited | Method and system for facilitating write latency reduction in a queue depth of one scenario |
US11416365B2 (en) | 2020-12-30 | 2022-08-16 | Alibaba Group Holding Limited | Method and system for open NAND block detection and correction in an open-channel SSD |
US11726699B2 (en) | 2021-03-30 | 2023-08-15 | Alibaba Singapore Holding Private Limited | Method and system for facilitating multi-stream sequential read performance improvement with reduced read amplification |
US11461173B1 (en) | 2021-04-21 | 2022-10-04 | Alibaba Singapore Holding Private Limited | Method and system for facilitating efficient data compression based on error correction code and reorganization of data placement |
US11476874B1 (en) | 2021-05-14 | 2022-10-18 | Alibaba Singapore Holding Private Limited | Method and system for facilitating a storage server with hybrid memory for journaling and data storage |
KR20230132150A (ko) * | 2022-03-08 | 2023-09-15 | 에스케이하이닉스 주식회사 | 메모리 및 메모리의 동작 방법 |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009059422A (ja) * | 2007-08-31 | 2009-03-19 | Toshiba Corp | 半導体記憶装置およびその制御方法 |
WO2009042554A1 (en) * | 2007-09-25 | 2009-04-02 | Sandisk Corporation | Nonvolatile memory with self recovery |
JP2009080651A (ja) * | 2007-09-26 | 2009-04-16 | Toshiba Corp | 半導体記憶装置、及びその制御方法 |
JP2009211209A (ja) * | 2008-02-29 | 2009-09-17 | Toshiba Corp | 半導体記憶装置、その制御方法、および誤り訂正システム |
JP2009211742A (ja) * | 2008-03-01 | 2009-09-17 | Toshiba Corp | 誤り訂正装置および誤り訂正方法 |
JP2009301194A (ja) * | 2008-06-11 | 2009-12-24 | Toshiba Corp | 半導体記憶装置の制御システム |
JP2011165063A (ja) * | 2010-02-12 | 2011-08-25 | Toshiba Corp | 半導体記憶装置 |
Family Cites Families (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6029264A (en) * | 1997-04-28 | 2000-02-22 | The Trustees Of Princeton University | System and method for error correcting a received data stream in a concatenated system |
US5996105A (en) | 1997-11-14 | 1999-11-30 | Cirrus Logic, Inc. | ECC system employing a data buffer for storing codeword data and a syndrome buffer for storing error syndromes |
US6836869B1 (en) * | 2001-02-02 | 2004-12-28 | Cradle Technologies, Inc. | Combined cyclic redundancy check (CRC) and Reed-Solomon (RS) error checking unit |
US7562283B2 (en) | 2005-12-27 | 2009-07-14 | D.S.P. Group Ltd. | Systems and methods for error correction using binary coded hexidecimal or hamming decoding |
JP4897524B2 (ja) * | 2007-03-15 | 2012-03-14 | 株式会社日立製作所 | ストレージシステム及びストレージシステムのライト性能低下防止方法 |
US8006166B2 (en) | 2007-06-12 | 2011-08-23 | Micron Technology, Inc. | Programming error correction code into a solid state memory device with varying bits per cell |
US7747903B2 (en) * | 2007-07-09 | 2010-06-29 | Micron Technology, Inc. | Error correction for memory |
US20090172335A1 (en) * | 2007-12-31 | 2009-07-02 | Anand Krishnamurthi Kulkarni | Flash devices with raid |
US8468417B2 (en) | 2009-02-18 | 2013-06-18 | Micron Technology, Inc. | Data integrity in memory controllers and methods |
JP5017407B2 (ja) * | 2010-03-24 | 2012-09-05 | 株式会社東芝 | 半導体記憶装置 |
JP5279785B2 (ja) | 2010-09-17 | 2013-09-04 | 株式会社東芝 | コントローラ、記憶装置、およびプログラム |
JP5039193B2 (ja) | 2010-09-22 | 2012-10-03 | 株式会社東芝 | 半導体記憶装置および制御方法 |
JP5269932B2 (ja) | 2011-03-01 | 2013-08-21 | 株式会社東芝 | コントローラ、データ記憶装置およびプログラム |
JP5221699B2 (ja) | 2011-03-23 | 2013-06-26 | 株式会社東芝 | 半導体記憶装置 |
US8640013B2 (en) | 2011-09-22 | 2014-01-28 | Kabushiki Kaisha Toshiba | Storage device |
-
2010
- 2010-03-24 JP JP2010069012A patent/JP5017407B2/ja active Active
- 2010-09-23 US US12/889,018 patent/US8418042B2/en active Active
-
2011
- 2011-02-18 TW TW100105491A patent/TWI437421B/zh active
- 2011-02-25 EP EP11155975.3A patent/EP2372550B1/en active Active
- 2011-02-28 KR KR1020110018239A patent/KR101267183B1/ko active IP Right Grant
- 2011-03-01 CN CN201110049300.5A patent/CN102201266B/zh active Active
-
2013
- 2013-04-08 US US13/858,370 patent/US8751911B2/en not_active Expired - Fee Related
-
2014
- 2014-05-05 US US14/269,995 patent/US9048878B2/en not_active Ceased
-
2015
- 2015-05-04 US US14/703,463 patent/US9298546B2/en active Active
-
2016
- 2016-09-12 US US15/263,336 patent/USRE49253E1/en active Active
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009059422A (ja) * | 2007-08-31 | 2009-03-19 | Toshiba Corp | 半導体記憶装置およびその制御方法 |
WO2009042554A1 (en) * | 2007-09-25 | 2009-04-02 | Sandisk Corporation | Nonvolatile memory with self recovery |
JP2010541049A (ja) * | 2007-09-25 | 2010-12-24 | サンディスク コーポレイション | 自己回復形不揮発性メモリ |
JP2009080651A (ja) * | 2007-09-26 | 2009-04-16 | Toshiba Corp | 半導体記憶装置、及びその制御方法 |
JP2009211209A (ja) * | 2008-02-29 | 2009-09-17 | Toshiba Corp | 半導体記憶装置、その制御方法、および誤り訂正システム |
JP2009211742A (ja) * | 2008-03-01 | 2009-09-17 | Toshiba Corp | 誤り訂正装置および誤り訂正方法 |
JP2009301194A (ja) * | 2008-06-11 | 2009-12-24 | Toshiba Corp | 半導体記憶装置の制御システム |
JP2011165063A (ja) * | 2010-02-12 | 2011-08-25 | Toshiba Corp | 半導体記憶装置 |
Cited By (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013238940A (ja) * | 2012-05-11 | 2013-11-28 | Toshiba Corp | 情報記憶装置およびメモリ異常処理方法 |
JP2014032655A (ja) * | 2012-07-31 | 2014-02-20 | Samsung Electronics Co Ltd | 不揮発性メモリセルの物理的特性を利用して乱数を生成する方法 |
US9230684B2 (en) | 2012-12-19 | 2016-01-05 | Kabushiki Kaisha Toshiba | Memory controller, storage device, and memory control method |
US9160371B2 (en) | 2013-09-05 | 2015-10-13 | Kabushiki Kaisha Toshiba | Memory controller, storage device and memory control method |
US9711240B2 (en) | 2015-01-08 | 2017-07-18 | Kabushiki Kaisha Toshiba | Memory system |
US10347353B2 (en) | 2015-01-08 | 2019-07-09 | Toshiba Memory Corporation | Memory system |
US9792053B2 (en) | 2015-04-30 | 2017-10-17 | Toshiba Memory Corporation | Controller for nonvolatile semiconductor memory |
JP2020042512A (ja) * | 2018-09-10 | 2020-03-19 | キオクシア株式会社 | メモリシステム |
JP7066581B2 (ja) | 2018-09-10 | 2022-05-13 | キオクシア株式会社 | メモリシステム |
WO2021106514A1 (ja) * | 2019-11-28 | 2021-06-03 | ソニーセミコンダクタソリューションズ株式会社 | コントローラおよび記憶装置 |
US11853162B2 (en) | 2019-11-28 | 2023-12-26 | Sony Semiconductor Solutions Corporation | Controller and storage device |
Also Published As
Publication number | Publication date |
---|---|
EP2372550B1 (en) | 2018-01-17 |
US8418042B2 (en) | 2013-04-09 |
KR101267183B1 (ko) | 2013-05-24 |
US20150234705A1 (en) | 2015-08-20 |
US8751911B2 (en) | 2014-06-10 |
JP5017407B2 (ja) | 2012-09-05 |
TWI437421B (zh) | 2014-05-11 |
KR20110107273A (ko) | 2011-09-30 |
US20140245100A1 (en) | 2014-08-28 |
US20130254622A1 (en) | 2013-09-26 |
CN102201266A (zh) | 2011-09-28 |
US20110239083A1 (en) | 2011-09-29 |
CN102201266B (zh) | 2014-04-23 |
US9048878B2 (en) | 2015-06-02 |
USRE49253E1 (en) | 2022-10-18 |
US9298546B2 (en) | 2016-03-29 |
TW201145011A (en) | 2011-12-16 |
EP2372550A1 (en) | 2011-10-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5017407B2 (ja) | 半導体記憶装置 | |
US9673840B2 (en) | Turbo product codes for NAND flash | |
KR101645906B1 (ko) | 계층적 반복 에러 교정을 위한 종료 기준 | |
US9577673B2 (en) | Error correction methods and apparatuses using first and second decoders | |
US9189322B2 (en) | Memory system | |
US8677217B2 (en) | Data input / output control device and semiconductor memory device system | |
US9471421B2 (en) | Data accessing method, memory storage device and memory controlling circuit unit | |
CN102024501A (zh) | 存储器系统以及对存储器系统的控制方法 | |
US10243588B2 (en) | Error correction code (ECC) decoders sharing logic operations, memory controllers including the error correction code decoders, and methods of decoding error correction codes | |
US11003529B2 (en) | Encoding method and memory storage apparatus using the same | |
US10200063B2 (en) | Memory controller, semiconductor memory system and operating method thereof | |
US10514980B2 (en) | Encoding method and memory storage apparatus using the same | |
JP2019057752A (ja) | メモリシステム | |
CN110716824B (zh) | 编码方法及使用所述编码方法的存储器存储装置 | |
CN105304143A (zh) | 解码方法、存储器控制电路单元及存储器存储装置 | |
US10528496B2 (en) | Controller and operating method thereof | |
JP5733766B2 (ja) | データ入出力制御装置および半導体記憶装置システム | |
KR20170067656A (ko) | Nand 플래시용 터보 프로덕트 코드 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110916 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111108 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111228 |
|
A871 | Explanation of circumstances concerning accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A871 Effective date: 20120127 |
|
A975 | Report on accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A971005 Effective date: 20120203 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120214 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120413 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120515 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120611 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150615 Year of fee payment: 3 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5017407 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150615 Year of fee payment: 3 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |