JP2009059422A - 半導体記憶装置およびその制御方法 - Google Patents

半導体記憶装置およびその制御方法 Download PDF

Info

Publication number
JP2009059422A
JP2009059422A JP2007225996A JP2007225996A JP2009059422A JP 2009059422 A JP2009059422 A JP 2009059422A JP 2007225996 A JP2007225996 A JP 2007225996A JP 2007225996 A JP2007225996 A JP 2007225996A JP 2009059422 A JP2009059422 A JP 2009059422A
Authority
JP
Japan
Prior art keywords
data
unit
error
error correction
correction
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007225996A
Other languages
English (en)
Other versions
JP4564520B2 (ja
Inventor
Shinichi Sugano
伸一 菅野
Hironori Uchikawa
浩典 内川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP2007225996A priority Critical patent/JP4564520B2/ja
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to EP08791594.8A priority patent/EP2186004B1/en
Priority to CN2008800066548A priority patent/CN101622603B/zh
Priority to CN201110252163.5A priority patent/CN102385538B/zh
Priority to PCT/JP2008/063344 priority patent/WO2009028281A1/en
Priority to KR1020097018201A priority patent/KR101120346B1/ko
Priority to TW097128194A priority patent/TWI437571B/zh
Priority to US12/404,861 priority patent/US8117517B2/en
Publication of JP2009059422A publication Critical patent/JP2009059422A/ja
Application granted granted Critical
Publication of JP4564520B2 publication Critical patent/JP4564520B2/ja
Priority to US13/090,539 priority patent/US8196008B2/en
Priority to US13/090,499 priority patent/US8069394B2/en
Priority to US13/465,624 priority patent/US8386881B2/en
Priority to US13/757,935 priority patent/US8732544B2/en
Priority to US14/231,140 priority patent/US8959411B2/en
Priority to US14/601,664 priority patent/US9384090B2/en
Priority to US14/920,510 priority patent/US20160041875A1/en
Priority to US15/421,746 priority patent/US20170141799A1/en
Priority to US16/357,696 priority patent/US11038536B2/en
Priority to US17/317,280 priority patent/US11575395B2/en
Priority to US18/148,060 priority patent/US12074616B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
    • H03M13/2906—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes using block codes
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1012—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices using codes or arrangements adapted for a specific type of error
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1004—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's to protect a block of data words, e.g. CRC or checksum
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1068—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices in sector programmable memories, e.g. flash disk
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G06F13/1673—Details of memory controller using buffers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • G06F13/4068—Electrical coupling
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/52—Protection of memory contents; Detection of errors in memory contents
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/35—Unequal or adaptive error protection, e.g. by providing a different level of protection according to significance of source information or by adapting the coding according to the change of transmission channel characteristics
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/65—Purpose and implementation aspects
    • H03M13/6561—Parallelized implementations
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Quality & Reliability (AREA)
  • Probability & Statistics with Applications (AREA)
  • Computer Hardware Design (AREA)
  • Computer Security & Cryptography (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Detection And Correction Of Errors (AREA)
  • Read Only Memory (AREA)
  • Error Detection And Correction (AREA)

Abstract

【課題】誤り訂正能力を損なうことなく消費電力および回路規模が抑制された半導体記憶装置を提供する。
【解決手段】半導体記憶装置は、複数の第１データ内の誤りをそれぞれ検出するための複数の検出符号を生成する複数の検出符号生成部４１乃至４８と、各第１データとこれに対応する検出符号とから第１単位データが構成され、複数の第１単位データ内の誤りをそれぞれ訂正するための複数の第１訂正符号を生成する複数の第１訂正符号生成部６１乃至６８と、前記複数の第１単位データから第２単位データが構成され、この第２単位データ内の誤りを訂正するための第２訂正符号を生成する第２訂正符号生成部８と、第２単位データ、複数の第１訂正符号、及び第２訂正符号を不揮発に格納する半導体メモリ２とを含む。
【選択図】図５

Description

本発明は、半導体記憶装置およびその制御方法に関し、不揮発に情報を記憶するとともに誤り訂正回路を有する記憶装置およびそのような記憶装置の制御方法に関する。
不揮発性の記憶装置の種類によっては、時間の経過とともに、データの記憶を担っている物理量の状態が変化する。時間の経過が、ある一定の長さに達すると、データが失われることもある。このような特徴を有する記憶装置には、様々なものが含まれる。そのような記憶装置の１つとして、例えば、いわゆる積層ゲート構造を有するトランジスタをメモリセルとして用いた不揮発性半導体記憶装置がある。
積層ゲート構造は、基板上に順に積層されたトンネル絶縁膜、浮遊ゲート電極、電極間絶縁膜、制御ゲート電極を有する。メモリセルに情報を記憶させるには、トンネル絶縁膜を介して浮遊ゲート電極に基板から電子を注入する。そして、浮遊ゲート電極に蓄積された電荷によって情報が保持される。浮遊ゲート電極に蓄積された電荷は、時間の経過とともに、トンネル絶縁膜を介して基板へと漏れ出す。このため、時間の経過とともに、メモリセルが保持する情報が失われ得る（情報に誤りが生じ得る）。
情報を格納した時点からの時間の経過が短ければ、情報に誤りが生じている可能性は低い。一方、情報を格納した時点からの時間の経過が長ければ、情報に誤りが生じている可能性は高い。このようなメモリセルを複数個有する記憶装置では、誤った情報を正しく復元するための誤り訂正機構が設けられていることがある。
一般に、複数のビットからなるデータに、情報の記録から時間が経過したこと等を理由として誤りが多く含まれている場合でも誤りを訂正するには、高い誤り訂正能力を有する訂正機構が必要である。高い誤り訂正能力を有する訂正機構は、回路規模が大きく、消費電力が大きく、処理に時間を要する。通常、情報の記憶から長時間が経過した後でも正しい情報を復元できることを保証しておくために、高い誤り訂正能力を有する訂正機構が設けられている。そして、情報の記憶からの時間の経過の長短によらずに、一律に、高性能の誤り訂正機構が適用される。
このため、記憶から短い時間しか経過していない情報を読み出す際にも、このような高性能の誤り訂正機構が用いられる。すると、それほど多くの誤りが含まれていない情報の読み出しであるにも係らず、無駄に、高性能の誤り訂正機構が用いられる。このことは、記憶装置の消費電力が無駄に消費されることにつながる。
さらに、一般に、誤り訂正能力を高めるには、誤り訂正の対象となる情報を大きくすることが求められる。例えば、５１２バイトのデータに対して誤り訂正符号が生成される代わりに、複数個の５１２バイトのデータが連結された例えば４ｋバイトのデータを１つの単位として用いて誤り訂正符号が生成される。こうすることにより、誤り訂正能力を高めることができる。しかしながら、この手法は、例えば、５１２バイトのデータを読み出したいにも係らず、４ｋバイトのデータを読み出さなければならないことにつながる。このことによっても、記憶装置は、無駄な電力を消費することを強いられる。
この出願の発明に関連する先行技術文献情報としては次のものがある。
特開昭６３−２７５２２５号公報
本発明は、誤り訂正能力を損なうことなく消費電力および回路規模が抑制された半導体記憶装置および半導体記憶装置の制御方法を提供しようとするものである。
本発明の一態様による半導体記憶装置は、複数の第１データ内の誤りをそれぞれ検出するための複数の検出符号を生成する複数の検出符号生成部と、各第１データとこれに対応する検出符号とから第１単位データが構成され、複数の第１単位データ内の誤りをそれぞれ訂正するための複数の第１訂正符号を生成する複数の第１訂正符号生成部と、前記複数の第１単位データから第２単位データが構成され、この第２単位データ内の誤りを訂正するための第２訂正符号を生成する第２訂正符号生成部と、前記第２単位データ、前記複数の第１訂正符号、及び前記第２訂正符号を不揮発に格納する半導体メモリとを具備することを特徴とする。
本発明の一態様による半導体記憶装置の制御方法は、複数の第１データ内の誤りをそれぞれ検出するための複数の検出符号を生成する工程と、各第１データとこれに対応する検出符号とから第１単位データが構成され、複数の第１単位データ内の誤りをそれぞれ訂正するための複数の第１訂正符号を生成する工程と、前記複数の第１単位データから第２単位データが構成され、この第２単位データ内の誤りを訂正するための第２訂正符号を生成する工程と、前記第２単位データ、前記複数の第１訂正符号、及び前記第２訂正符号を不揮発に格納する工程とを具備することを特徴とする。
本発明によれば、誤り訂正能力を損なうことなく消費電力および回路規模が抑制された半導体記憶装置および半導体記憶装置の制御方法を提供できる。
以下に本発明の実施形態について図面を参照して説明する。なお、以下の説明において、略同一の機能及び構成を有する構成要素については、同一符号を付し、重複説明は必要な場合にのみ行う。
また、以下に示す各実施形態は、この発明の技術的思想を具体化するための装置や方法を例示するものであって、この発明の技術的思想は、構成部品の材質、形状、構造、配置等を下記のものに特定するものでない。この発明の技術的思想は、特許請求の範囲において、種々の変更を加えることができる。
また、本発明の各実施形態における各機能ブロックは、ハードウェア、コンピュータソフトウェア、のいずれかまたは両者の組み合わせとして実現することができる。このため、各ブロックは、これらのいずれでもあることが明確となるように、概してそれらの機能の観点から以下に説明される。このような機能が、ハードウェアとして実行されるか、またはソフトウェアとして実行されるかは、具体的な実施態様またはシステム全体に課される設計制約に依存する。当業者は、具体的な実施態様ごとに、様々な方法でこれらの機能を実現し得るが、そのような実現を決定することは本発明の範疇に含まれるものである。
図１は、本発明の実施形態に係る半導体記憶装置を概略的に示すブロック図である。
図１に示すように、半導体記憶装置１０は、誤り訂正回路１と半導体メモリ２とを備えている。誤り訂正回路１と半導体メモリ２とは、例えば、１つの半導体集積回路として１つの半導体チップ上に設けられる。半導体メモリ２は、情報を不揮発に記憶し、記憶されているデータに変化が生じ得る特徴を有すれば、どのような記憶装置であっても構わない。そのような半導体メモリ２として、例えば、ＮＡＮＤ型フラッシュメモリが挙げられる。
ＮＡＮＤ型フラッシュメモリは、複数のメモリセルを有する。各メモリセルは、いわゆる積層ゲート構造型のＭＯＳＦＥＴ（metal oxide semiconductor field effect transistor）から構成される。積層ゲート構造のＭＯＳトランジスタは、トンネル絶縁膜、浮遊ゲート電極、電極間絶縁膜、制御ゲート電極、ソース／ドレイン拡散層を含んでいる。各メモリセルトランジスタは、浮遊ゲート電極に蓄えられる電子の数に応じて閾値電圧が変化し、この閾値電圧の違いに応じた情報を記憶する。メモリセルトランジスタは、１ビットの情報を記憶するように構成されていても、複数ビットの情報を記憶するように構成されていてもよい。そして、半導体メモリ２内のセンスアンプ、及び電位発生回路等を含む制御回路は、半導体メモリ２に供給されたデータをメモリセルトランジスタに書き込み、メモリセルトランジスタに記憶されているデータを半導体メモリ２の外部に出力することが可能な構成を有している。
同じ行に属するメモリセルトランジスタの制御ゲート電極は、同じワード線と接続される。同じ列に属し且つ直列接続されたメモリセルトランジスタの両端には選択ゲートトランジスタが設けられる。一方の選択ゲートトランジスタは、ビット線と接続される。この法則に則って、メモリセルトランジスタ、選択ゲートトランジスタ、ワード線、ビット線が設けられる。データの書き込みおよび読み出しは複数のメモリセルトランジスタの集合毎に行われ、このメモリセルトランジスタの集合からなる記憶領域が１つのページに対応する。また、複数のページから、ブロックが構成される。ＮＡＮＤ型フラッシュメモリは、ブロック単位でデータを消去する。
半導体記憶装置１０には、外部から半導体メモリ２への書き込みを要求されているデータ（書き込みデータ）が供給される。誤り訂正回路１は、書き込みデータに誤り訂正符号および誤り検出符号を付加して、半導体メモリ２に供給する。半導体メモリ２は、誤り訂正符号および誤り検出符号を付加された書き込みデータを記憶する。
また、半導体メモリ１２は、半導体記憶装置１０に供給される制御信号に応答して、読み出しを要求されているデータ（読み出しデータ）と、これに付加された誤り訂正符号および誤り検出符号を誤り訂正回路１に供給する。誤り訂正回路１は、読み出しデータの誤りを検出、および訂正する。そして、誤りが存在した場合にこれを訂正し、誤り訂正符号および誤り検出符号を除去し、読み出しデータを外部へ出力する。
［書き込み系回路の構成］
図２は、誤り訂正回路１のデータ書き込みに関する主要部を示すブロック図である。誤り訂正回路１は、それぞれが所定の大きさの複数の書き込みデータのそれぞれを１つの単位として、誤り訂正符号を生成するとともに、複数の書き込みデータ全体を１つの単位として別の誤り訂正符号を生成する。書き込みデータの数は、達成することが望まれる誤り訂正能力および採用される誤り訂正符号に応じて決定され、以下、書き込みデータが８個である例について説明する。
図２に示すように、誤り訂正回路１は、書き込みデータＤａ１、Ｄａ２、Ｄａ３、Ｄａ４、Ｄａ５、Ｄａ６、Ｄａ７、Ｄａ８を供給される。第１単位サイズは、例えば、半導体メモリ２による、書き込みおよび読み出しのデータの単位サイズと一致させることができる。より具体的には、ＮＡＮＤ型フラッシュメモリが半導体メモリ２として用いられる場合、書き込みデータのサイズは、１ページ分のサイズに対応し、例えば５１２バイトである。以下、説明の便宜上、第１単位サイズが５１２バイトである場合を例として用いる。
誤り訂正回路１は、一時記憶回路３を有する。一時記憶回路３は、例えば揮発性の記憶回路からなり、例えばＤＲＡＭ（dynamic random access memory）とすることができる。一時記憶回路３は、書き込みの際に、半導体メモリ２への書き込みデータに対する誤り検出符号および誤り訂正符号を生成する際の一時記憶領域としての機能を有する。一時記憶回路３は、書き込みの際、書き込みデータＤａ１乃至Ｄａ８を供給される。そして、一時記憶回路３は、書き込みデータＤａ１乃至Ｄａ８を記憶する。
書き込みデータＤａ１、Ｄａ２、Ｄａ３、Ｄａ４、Ｄａ５、Ｄａ６、Ｄａ７、Ｄａ８は、それぞれ、誤り検出符号生成部４１、４２、４３、４４、４５、４６、４７、４８（一部のみ図示）に供給される。
誤り検出符合生成部４１、４２、４３、４４、４５、４６、４７、４８は、それぞれ、書き込みデータＤａ１、Ｄａ２、Ｄａ３、Ｄａ４、Ｄａ５、Ｄａ６、Ｄａ７、Ｄａ８に対する誤り検出符号（のデータ）Ｄｂ１、Ｄｂ２、Ｄｂ３、Ｄｂ４、Ｄｂ５、Ｄｂ６、Ｄｂ７、Ｄｂ８を生成する。誤り検出符号Ｄｂ１乃至Ｄｂ８は、それぞれ、書き込みデータＤａ１乃至Ｄａ８の誤りを検出するために用いられる。そして、誤り検出符号Ｄｂ１乃至Ｄｂ８は、この目的を達成しつつ、符号の計算が簡単で、誤り検出符号生成部１２の消費電力の少ないものが用いられる。例えば、誤り検出符号としては、ＣＲＣ（cyclic redundancy checksum）３２、ＣＲＣ１６等を用いることができる。誤り検出符号Ｄｂ１乃至Ｄｂ８は、一時記憶回路３に供給される。
また、誤り検出符号Ｄｂ１、Ｄｂ２、Ｄｂ３、Ｄｂ４、Ｄｂ５、Ｄｂ６、Ｄｂ７、Ｄｂ８は、それぞれ、第１誤り訂正符号生成部６１、６２、６３、６４、６５、６６、６７、６８に供給される。また、第１誤り訂正符号生成部６１乃至６８には、それぞれ、書き込みデータＤａ１乃至Ｄａ８が供給される。
第１誤り訂正符号生成部６１乃至６８は、それぞれ、書き込みデータＤａ１乃至Ｄａ８と、誤り検出符号Ｄｂ１乃至Ｄｂ８とを用いて、第１誤り訂正符号を生成する。第１誤り訂正符号生成部６１により生成される第１誤り訂正符号は、書き込みデータＤａ１および誤り検出符号のデータＤｂ１内の誤りを訂正するために用いられる。同様に、第１誤り訂正符号生成部６２乃至６８により生成される第１誤り訂正符号は、それぞれ、書き込みデータＤａ２乃至Ｄａ８および誤り検出符号のデータＤｂ２乃至Ｄｂ８内の誤りを訂正するために用いられる。
第１誤り訂正符号として、例えば１ビットの誤り訂正能力程度の、それほど訂正能力が高くは無いが、計算のために高い電力および長い時間を要求せず、実行のために用いられる回路の規模が小さいものを用いることができる。より具体的には、第１誤り訂正符号として、例えば、ハミング符号等を用いることができる。
第１誤り訂正符号生成部６１乃至６８は、それぞれ、第１誤り訂正符号（のデータ）Ｄｃ１、Ｄｃ２、Ｄｃ３、Ｄｃ４、Ｄｃ５、Ｄｃ６、Ｄｃ７、Ｄｃ８を出力する。第１誤り訂正符号Ｄｃ１乃至Ｄｃ８は、一時記憶回路３に供給される。
誤り検出符号Ｄｂ１乃至Ｄｂ８は、第２誤り訂正符号生成部８に供給される。第２誤り訂正符号生成部８には、また、書き込みデータＤａ１乃至Ｄａ８が供給される。第２誤り訂正符号生成部８は、書き込みデータＤａ１乃至Ｄａ８、誤り検出符号データＤｂ１乃至Ｄｂ８を用いて、第２誤り訂正符号を生成する。第２誤り訂正符号は、書き込みデータＤａ１乃至Ｄａ８および誤り検出符号Ｄｂ１乃至Ｄｂ８内の誤りを訂正するために用いられる。
第２誤り訂正符号として、例えば、計算量が多いが多ビットの誤りを訂正できる、第１誤り訂正符号を用いた誤り訂正よりも高い能力の誤り訂正を可能とするものが用いられる。より具体的には、第２誤り訂正符号として、例えば、ＢＣＨ符号、リード・ソロモン（ＲＳ）符号、或いはＬＤＰＣ符号（low density parity check code）等を用いることができる。第２誤り訂正符号生成部８は、演算量が多いがために、回路規模、消費電力、演算時間が、第１誤り訂正符号生成部６１乃至６８より大きいが、第１誤り訂正符号生成部６１乃至６８より高い誤り訂正能力を有している。
第２誤り訂正符号生成部８は、第２誤り訂正符号（のデータ）Ｄｄを一時記憶回路３に供給する。また、一時記憶回路３は、後述のような構造とされた、書き込みデータＤａ１乃至Ｄａ８、誤り検出符号Ｄｂ１乃至Ｄｂ８、第１誤り検出符号Ｄｃ１乃至Ｄｃ８、第２誤り検出符号Ｄｄを半導体メモリ２に供給する。
［データ書き込み時の動作］
次に、誤り訂正回路１の、データ書き込み時の動作について図３乃至図６を参照して説明する。図３乃至図６は、書き込みの際の一時記憶回路３内のデータの状態を概略的に順に示している。
まず、図３に示すように、半導体メモリ２への書き込み対象となる８個の書き込みデータＤａ１乃至Ｄａ８が、誤り訂正回路１に供給される。書き込みデータＤａ１乃至Ｄａ８は、一時記憶回路３内に格納される。
次に、図４に示すように、書き込みデータＤａ１乃至Ｄａ８は、それぞれ、誤り検出符合生成部４１乃至４８に供給される。誤り検出符合生成部４１乃至４８は、それぞれ、書き込みデータＤａ１乃至Ｄａ８についての誤り検出符合Ｄｂ１乃至Ｄｂ８を生成する。誤り検出符合としてＣＲＣ３２が用いられる場合、各誤り検出符号Ｄｂ１乃至Ｄｂ８のサイズは、３２ビットである。
書き込みデータＤａ１と、その後ろに繋げられた誤り検出符号Ｄｂ１とによって、誤り訂正単位を構成する第１単位データＤ１が構成される。同様に、書き込みデータＤａ２乃至Ｄａ８と、それぞれの後ろに繋げられた誤り検出符号Ｄｂ２乃至Ｄｂ８とによって、第１単位データＤ２乃至Ｄ８が構成される。そして、第１単位データＤ１乃至Ｄ８は、一時記憶回路３に格納される。誤り検出符号生成部４１乃至４８の詳細な構成は、当業者にとって既知であり、ここでは説明を省略する。本実施形態では、誤り検出符合生成部４１乃至４８は、検出符号生成動作を並行して行っている。このように、誤り検出符合生成部４１乃至４８を並行して動作させることによって、処理時間を短縮させることができる。
次に、図５に示すように、第１単位データＤ１乃至Ｄ８は、それぞれ、第１誤り訂正符号生成部６１乃至６８に供給される。第１誤り訂正符号生成部６１は、第１単位データＤ１を用いて、第１単位データＤ１の誤りを訂正するための第１誤り訂正符号Ｄｃ１を生成する。第１誤り訂正符号Ｄｃ１は、誤り検出符号Ｄｂ１の後ろと書き込みデータＤａ２の前に連結された形で、一時記憶回路３内に格納される。
同様に、第１誤り訂正符号生成部６２乃至６８は、それぞれ、第１単位データＤ２乃至Ｄ８を用いて、第１単位データＤ２乃至Ｄ８の誤りを訂正するための第１誤り訂正符号Ｄｃ２乃至Ｄｃ８を生成する。第１誤り訂正符号Ｄｃ２は、誤り検出符号Ｄｂ２の後ろと書き込みデータＤａ３の前に連結された形で、一時記憶回路３内に格納される。同様に、第１誤り訂正符号Ｄｃ３乃至Ｄｃ７は誤り検出符号Ｄｂ３乃至Ｄｂ７の後ろと書き込みデータＤａ４乃至Ｄａ８の前に連結され、第１誤り訂正符号Ｄｃ８は誤り検出符号Ｄｂ８の後ろに連結された形で、一時記憶回路３内に格納される。
第１誤り訂正符号としてハミング符号が用いられた場合、各第１単位データＤ１乃至Ｄ８は、４０９６ビットの各書き込みデータ＋３２ビットの誤り検出符合からなるサイズを有する。この各第１単位データＤ１乃至Ｄ８内の１ビットの誤り訂正を行なうためには、各第１誤り訂正符号Ｄｂ１乃至Ｄｂ８のサイズは、例えば１３ビットである。第１誤り訂正符号生成部６１乃至６８の詳細な構成は、当業者にとって既知であり、ここでは説明は省略する。本実施形態では、第１誤り訂正符号生成部６１乃至６８は、訂正符号生成動作を並行して行っている。このように、第１誤り訂正符号生成部６１乃至６８を並行して動作させることによって、処理時間を短縮させることができる。
第１単位データＤ１乃至Ｄ８は、順に連結されて第２単位データを構成し、第２単位データは、第２誤り訂正符号生成部８に供給される。第２単位データは、第２誤り訂正符号生成部が第２誤り訂正符号を生成する際に用いるデータの単位である。第２誤り訂正符号生成部８は、第２単位データを用いて、第２単位データ内の誤りを訂正するための第２誤り訂正符号Ｄｄを生成する。第２誤り訂正符号Ｄｄは、第２単位データの後ろに連結された形で一時記憶回路３内に格納される。
第２誤り訂正符号としてＲＳ符号が用いられた場合、第２単位データは、４０９６ビットの書き込みデータ×８＋３２ビットの誤り検出符号×８からなるサイズを有し、この第２単位データ内の１２ビットの誤りを訂正する。このような大きさの第２単位データの誤りを訂正するためには、第２誤り訂正符号Ｄｄの大きさは、例えば１９２ビットである。第２誤り訂正符号生成部８の詳細な構成は、当業者にとって既知であり、ここでは説明は省略する。
ここまでの工程によって、第２単位データの後ろに第２誤り訂正符号Ｄｄが繋げられることによって、転送単位データ（図５の一時記憶回路３内の構成）が得られる。転送単位データは、半導体メモリ２に供給される。半導体メモリ２は、転送単位データごとに、データを記憶する処理を行なう。
［読み出し系回路の構成］
図６は、誤り訂正回路１のデータ読み出しに関する主要部を示すブロック図である。
図６に示すように、信号Ｓ１が、半導体メモリ２から第１誤り訂正部１１に供給される。信号Ｓ１は、転送単位データ（図５の一時記憶回路３内の構成）から構成される。
第１単位データＤ１乃至Ｄ８内に誤りが存在する場合、第１誤り訂正部１１は、信号Ｓ１内の第１誤り訂正符号Ｄｃ１乃至Ｄｃ８を用いて、第１誤り訂正部１１の能力の範囲内で第１単位データＤ１乃至Ｄ８内の誤りをそれぞれ訂正する。すなわち、第１誤り訂正部１１は、第１誤り訂正符号Ｄｃ１を用いて、第１単位データＤ１内の誤りを訂正する。同様に、第１誤り訂正部１１は、第１単位データＤ２乃至Ｄ８内の誤りを、誤り訂正符号Ｄｃ２乃至Ｄｃ８を用いて、第１誤り訂正部１１の能力の範囲内でそれぞれ訂正する。
第１誤り訂正部１１は、こうして、信号Ｓ１に対して第１誤り訂正符号を用いた誤り訂正が施された形態の信号Ｓ２を出力する。誤り訂正前の各第１単位データＤ１乃至Ｄ８内の誤りビットの数が、第１誤り訂正部１１の誤り訂正能力以下であれば、信号Ｓ２内の誤り訂正後の第１単位データＤ１乃至Ｄ８内には誤りが無い。一方、誤り訂正前の各第１単位データＤ１乃至Ｄ８内の誤りビットの数が、第１誤り訂正部１１の誤り訂正能力を超えていれば、信号Ｓ２内の誤り訂正後の第１単位データＤ１乃至Ｄ８内には誤りが含まれている。
信号Ｓ２は、誤り検出部１２および第２誤り訂正部１３に供給される。誤り検出部１２は、誤り検出符号Ｄｂ１乃至Ｄｂ８を用いて、書き込みデータＤａ１乃至Ｄａ８内の誤りをそれぞれ検出する。そして、誤り検出部１２は、信号Ｓ２をそのまま選択部１４に供給する。また、誤り検出部１２は、全ての第１単位データＤ１乃至Ｄ８内に誤りを検出しなかったか、誤りを検出したかを示す信号Ｓ３を選択部１４に供給する。また、誤り検出部１２は、誤りが検出されたか否かに加えて、第１単位データＤ１乃至Ｄ８のいずれにおいて誤りが検出されたかの情報を含んだ信号Ｓ４を第２誤り訂正部１３に供給する。
第２誤り訂正部１３は、信号Ｓ４を解析して、誤り検出部１２での誤り検出の結果、誤りが検出されたか否かを知得する。誤りが検出されなかった場合は、これ以上の誤り訂正は不要であるので、例えば、第２誤り訂正部１３は電源回路（図示せず）からの電源供給の停止またはクロック回路（図示せず）からのクロック信号の供給の停止等によって、処理対象である信号Ｓ２についての動作を停止する。
一方、第２誤り訂正部１３は、信号Ｓ４の解析の結果、信号Ｓ２内に誤りが検出されたことを知得した場合、第２誤り訂正符号Ｄｄを用いて、第１単位データＤ１乃至Ｄ８内の誤りを訂正する。この際、第２誤り訂正部１３は、信号Ｓ４内の情報を用いて、誤りを含んでいる第１単位データＤ１乃至Ｄ８のみに対して誤り訂正を行なう。その様子の例が、図７に示されている。
図７は、第１単位データＤ２、Ｄ４、Ｄ５内で誤りが検出された例を示している。第２誤り訂正部１３は、第２誤り訂正符号Ｄｄを用いたシンドロームの計算については、第１単位データＤ１乃至Ｄ８の全てを対象とする。一方、第２誤り訂正部１３は、チェン探索（Chien Search）については、誤りが検出された第１単位データＤ２、Ｄ４、Ｄ５のみを対象とする。そして、第２誤り訂正部１３は、第１単位データＤ２、Ｄ４、Ｄ５内の誤りを第２誤り訂正符号Ｄｄを用いて訂正する。第２誤り訂正部１３は、信号Ｓ２に対して第２誤り訂正符号を用いて誤り訂正が施された形態の信号Ｓ５を出力する。
なお、第２誤り訂正部１３での誤り訂正は、従来と異なり、第１単位データＤ１乃至Ｄ８のうちの誤りが検出されたものに対して、順次行なわれる。すなわち、各第１単位データＤ１乃至Ｄ８専用の誤り訂正回路は設けられていない。こうすることによって、第２誤り訂正部１３の回路規模および消費電力を削減できる。
一方、誤り訂正を行なう第１単位データの数によっては、第１単位データＤ１乃至Ｄ８専用の回路を設けて並列に誤り訂正を行なう場合よりも多くの時間がかかることになる。しかしながら、本実施形態では、第２誤り訂正部１３が、第１単位データＤ１乃至Ｄ８のうちの誤りが検出されたものに対してのみチェン探索を行なう。これに加えて、後述するように、第１誤り訂正符号は、第１誤り訂正符号を用いた訂正のみによって、第１単位データＤ１乃至Ｄ８の誤りのほとんど（１００％に近い割合）を訂正できるように設計される。このため、第２誤り訂正符号を用いるケースは稀である。したがって、本実施形態では、第１単位データＤ１乃至Ｄ８に対する誤り訂正回路を共用することによって、処理時間の増大を招くことなく、第２誤り訂正部１３の回路規模および消費電力を削減できる。
また、例えば、ある転送単位データが記憶装置から繰り返し読み出される処理において、この転送単位データの最初の読み出し時に、誤り検出部１２がこの転送単位データ内に誤りを検出しなかったとする。このようなとき、この転送単位データの２回目以降の読み出しの際に、予め第２誤り訂正部１３への電源供給とクロック信号供給の少なくとも一方が停止される。この結果、このように同じ転送単位データが読み出される際に、誤り訂正回路１での電力消費が、大幅に削減される。
次に、第１誤り訂正部１１及び第２誤り訂正部１３の訂正能力の決定の仕方について説明する。なお、第１誤り訂正部１１の訂正能力という場合には、第１誤り訂正符号生成部６１乃至６８が第１誤り訂正符号Ｄｃ１乃至Ｄｃ８を生成する処理も含まれるものとする。同様に、第２誤り訂正部１３の訂正能力という場合には、第２誤り訂正符号生成部８が第２誤り訂正符号Ｄｄを生成する処理も含まれるものとする。
図８は、半導体メモリ２にデータを書き込んでからの経過時間と、必要訂正能力との関係を示す図である。図８に示すように、経過時間が長くなると、半導体メモリ２に書き込まれたデータのうち誤りの数が増加する。そこで、誤りの数の増加に合わせて誤り訂正能力を変化させる。そして、過剰または不十分な誤り訂正能力が使用されないように、第１誤り訂正部１１及び第２誤り訂正部１３の誤り訂正能力が決定される。具体的には、経過時間が短い間は、第１誤り訂正部１１のみによって誤り訂正ができるとともに、経過時間が所定時間（誤り数が急激に増加する時間）を過ぎた後は第１誤り訂正部１１及び第２誤り訂正部１３によって誤りが訂正できるように、第１誤り訂正部１１及び第２誤り訂正部１３の誤り訂正能力が決定される。
図９は、本実施形態の第１誤り訂正部１１及び第２誤り訂正部１３の担当範囲の分担の概念を示している。図９の横軸は、半導体メモリ２の所定範囲（ＮＡＮＤ型フラッシュメモリではページ）当たりの誤りの数を示している。縦軸は、誤り発生確率を示している。また、破線は、半導体メモリ２の劣化前（データ書き込み直後）の関係を示している。一方、実線は、半導体メモリ２の劣化後（補償されるデータ保持時間が経過した後）の関係を示している。
図９に示すように、所定範囲当たりの誤りの数が少ない範囲では、第１誤り訂正部１１のみで全ての誤りが訂正されるように第１誤り訂正部１１の誤り訂正能力が決定される。具体的には、訂正可能なビット数、誤り訂正方式、および誤り訂正符号のビット数等が決定される。例えば、劣化前の段階では第１誤り訂正部１１がほぼ１００％程度の誤り、劣化後では９９％程度の誤りを訂正できるように、第１誤り訂正部１１の誤り訂正能力が決定される。一方、第２誤り訂正部１３の誤り訂正能力は、劣化後で残りの１％程度の誤りを訂正できるように決定される。
この結果、図１０に示すように、誤り率の増加とともに、第２誤り訂正部１３の利用確率は上昇する。
このように、誤り訂正能力が小さいが処理時間および消費電力の少ない第１誤り訂正部１１がほぼ全ての誤り訂正を担当し、処理時間および消費電力が大きいが誤り訂正能力が高い第２誤り訂正部１３が残りの誤りの訂正を担当する。このため、誤り訂正回路１は、高度な誤り訂正能力を維持しながら、短い処理時間、少ない消費電力、小さな回路規模を有することが可能となる。
図１１は、誤り率と第２誤り訂正部１３による平均チェン探索範囲との関係を示している。本実施形態（実線）では、上記したように、第１誤り訂正部１１のみによってほとんどの場合の誤りを訂正できるように、第１誤り訂正部１１の誤り訂正能力が設定されている。このため、従来（破線）と比べて、誤り率が高くても、第２誤り訂正部１３が誤り訂正に関与することが少ない。
以上述べたように、実施形態に係る半導体記憶装置によれば、それぞれが複数の書き込みデータの１つを含んだ複数の第１単位データＤ１乃至Ｄ８が構成され、複数の第１単位データＤ１乃至Ｄ８に対して複数の第１誤り訂正符号Ｄｃ１乃至Ｄｃ８がそれぞれ生成されるとともに、複数の第１単位データＤ１乃至Ｄ８からなる第２単位データに対して第２誤り訂正符号Ｄｄが生成される。そして、誤りビット数が少ない場合は、低能力であるが電力消費が少なく必要な回路規模が小さい第１誤り訂正符号Ｄｃ１乃至Ｄｃ８を用いた訂正が行なわれ、誤りビット数が多い場合は、電力消費が多く必要な回路規模が大きいが高能力での訂正が可能な第２誤り訂正符号Ｄｄおよび第１誤り訂正符号Ｄｃ１乃至Ｄｃ８を併用して訂正が行なわれる。このため、誤り訂正能力が損なわれることなく、誤り訂正回路１の回路規模および消費電力が適正化され且つ誤り訂正時間の短い半導体記憶装置が提供される。
また、本実施形態では、第１誤り訂正符号Ｄｂ１乃至Ｄｂ８を用いて誤り訂正が行われた後も誤りを含んでいる第１単位データＤ１乃至Ｄ８に対してのみ、第２誤り訂正符号Ｄｄを用いた誤り訂正が行なわれる。このため、第２誤り訂正符号Ｄｄを用いた誤り訂正を行なう回路を複数の第１単位データＤ１乃至Ｄ８のそれぞれに設ける例に比べて、第２誤り訂正部１３の規模は大幅に小さい。
その他、本発明の思想の範疇において、当業者であれば、各種の変更例及び修正例に想到し得るものであり、それら変更例及び修正例についても本発明の範囲に属するものと了解される。
本発明の実施形態に係る半導体記憶装置を概略的に示すブロック図。 誤り訂正回路のデータ書き込みに関する主要部を示すブロック図。 書き込みの際の一時記憶回路３内のデータの状態を示す図。 図３に続く状態を示す図。 図４に続く状態を示す図。 誤り訂正回路のデータ読み出しに関する主要部を示すブロック図。 第２誤り訂正部での動作の一例を示す図。 書き込みからの経過時間と必要訂正能力との関係を示す図。 第１誤り訂正部１１及び第２誤り訂正部１３の担当範囲の分担の概念を示す図。 誤り率と第２誤り訂正部の利用確率との関係を示す図。 誤り率と第２誤り訂正部による平均チェン探索との関係を示す図。
符号の説明
１…誤り訂正回路、２…半導体メモリ、３…一時記憶回路、１０…半導体記憶装置、４１乃至４８…誤り検出符号生成部、６１乃至６８…第１誤り訂正符号生成部、８…第２誤り訂正符号生成部、Ｄａ１乃至Ｄａ８…書き込みデータ、Ｄｂ１乃至Ｄｂ８…誤り検出符号、Ｄｃ１乃至Ｄｃ８…第１誤り訂正符号、Ｄｄ…第２誤り訂正符号、１１…第１誤り訂正部、１２…誤り検出部、１３…第２誤り訂正部、１４…選択部。

Claims (15)

  1. 複数の第１データ内の誤りをそれぞれ検出するための複数の検出符号を生成する複数の検出符号生成部と、
    各第１データとこれに対応する検出符号とから第１単位データが構成され、複数の第１単位データ内の誤りをそれぞれ訂正するための複数の第１訂正符号を生成する複数の第１訂正符号生成部と、
    前記複数の第１単位データから第２単位データが構成され、この第２単位データ内の誤りを訂正するための第２訂正符号を生成する第２訂正符号生成部と、
    前記第２単位データ、前記複数の第１訂正符号、及び前記第２訂正符号を不揮発に格納する半導体メモリと、
    を具備することを特徴とする半導体記憶装置。
  2. 前記複数の第１訂正符号を用いて、前記複数の第１単位データ内の誤りをそれぞれ訂正する第１訂正部と、
    前記複数の検出符号を用いて、前記第１訂正部により訂正された複数の第１データ内の誤りをそれぞれ検出し、かつ前記訂正された複数の第１データのそれぞれについての誤りの有無を示す第１誤り情報を生成する検出部と、
    前記第１誤り情報および前記第２訂正符号を用いて、前記訂正された複数の第１データのうち誤りを含んだものに対して誤りを訂正する第２訂正部と、
    をさらに具備することを特徴とする請求項１に記載の半導体記憶装置。
  3. 前記第１訂正部により訂正された複数の第１データからなる前記第１訂正済データと、前記第２訂正部により訂正された複数の第１データからなる前記第２訂正済データとの一方を選択して出力する選択部をさらに具備することを特徴とする請求項２に記載の半導体記憶装置。
  4. 前記検出部は、前記第１訂正済データ内の誤りの有無を示す第２誤り情報を生成し、
    前記選択部は、前記第２誤り情報に基づいて、前記第１訂正済データ内に誤りが存在しない場合には前記第１訂正済データを出力し、前記第１訂正済データ内に誤りが存在する場合には前記第２訂正済データを出力することを特徴とする請求項３に記載の半導体記憶装置。
  5. 前記第２訂正符号生成部の誤り訂正能力は、前記第１訂正符号生成部の訂正能力よりも高いことを特徴とする請求項１乃至４のいずれかに記載の半導体記憶装置。
  6. 前記半導体メモリは、第１サイズを最小単位としてデータの読み込み、又は書き込みを行い、
    前記複数の第１データのそれぞれのサイズは、前記第１サイズと等しいことを特徴とする請求項１乃至５のいずれかに記載の半導体記憶装置。
  7. 前記複数の第１データおよび前記複数の検出符号を一時的に記憶する一時記憶回路をさらに具備することを特徴とする請求項１乃至６のいずれかに記載の半導体記憶装置。
  8. 前記複数の検出符号生成部は、前記複数の検出符号を生成する処理を並列で行い、
    前記複数の第１訂正符号生成部は、前記複数の第１訂正符号を生成する処理を並列で行うことを特徴とする請求項１乃至７のいずれかに記載の半導体記憶装置。
  9. 前記第２訂正部は、前記第１訂正部により訂正された複数の第１データ内に誤りが存在しない場合に、訂正処理を停止することを特徴とする請求項２に記載の半導体記憶装置。
  10. 前記半導体メモリは、ＮＡＮＤ型フラッシュメモリであることを特徴とする請求項１乃至９のいずれかに記載の半導体記憶装置。
  11. 複数の第１データ内の誤りをそれぞれ検出するための複数の検出符号を生成する工程と、
    各第１データとこれに対応する検出符号とから第１単位データが構成され、複数の第１単位データ内の誤りをそれぞれ訂正するための複数の第１訂正符号を生成する工程と、
    前記複数の第１単位データと前記複数の第１訂正符号とから第２単位データが構成され、この第２単位データ内の誤りを訂正するための第２訂正符号を生成する工程と、
    前記第２単位データ、前記複数の第１訂正符号、及び前記第２訂正符号を不揮発に格納する工程と、
    を具備することを特徴とする半導体記憶装置の制御方法。
  12. 前記複数の第１訂正符号を用いて、前記複数の第１単位データ内の誤りをそれぞれ訂正する工程と、
    前記複数の検出符号を用いて、前記第１訂正符号を用いて訂正された複数の第１データ内の誤りをそれぞれ検出することによって、前記訂正された複数の第１データのそれぞれについての誤りの有無を示す誤り情報を生成する工程と、
    前記誤り情報および前記第２訂正符号を用いて、前記訂正された複数の第１データのうち誤りを含んだものに対して誤りを訂正する工程と、
    をさらに具備することを特徴とする請求項１１に記載の半導体記憶装置の制御方法。
  13. 前記第１訂正部により訂正された複数の第１データからなる前記第１訂正済データと、前記第２訂正部により訂正された複数の第１データからなる前記第２訂正済データとの一方を選択して出力する工程をさらに具備することを特徴とする請求項１２に記載の半導体記憶装置の制御方法。
  14. 前記第１訂正済データ内の誤りの有無を示す第２誤り情報を生成する工程をさらに具備し、
    前記出力する工程は、
    前記第２誤り情報に基づいて、前記第１訂正済データ内に誤りが存在しない場合には前記第１訂正済データを出力し、前記第１訂正済データ内に誤りが存在する場合には前記第２訂正済データを出力することを特徴とする請求項１３に記載の半導体記憶装置の制御方法。
  15. 前記第２訂正符号の誤り訂正能力は、前記第１訂正符号の訂正能力よりも高いことを特徴とする請求項１１乃至１３のいずれかに記載の半導体記憶装置の制御方法。
JP2007225996A 2007-08-31 2007-08-31 半導体記憶装置およびその制御方法 Expired - Fee Related JP4564520B2 (ja)

Priority Applications (19)

Application Number Priority Date Filing Date Title
JP2007225996A JP4564520B2 (ja) 2007-08-31 2007-08-31 半導体記憶装置およびその制御方法
CN2008800066548A CN101622603B (zh) 2007-08-31 2008-07-17 半导体存储器件及其控制方法
CN201110252163.5A CN102385538B (zh) 2007-08-31 2008-07-17 半导体存储器件及其控制方法
PCT/JP2008/063344 WO2009028281A1 (en) 2007-08-31 2008-07-17 Semiconductor memory device and method of controlling the same
EP08791594.8A EP2186004B1 (en) 2007-08-31 2008-07-17 Semiconductor memory device and method of controlling the same
KR1020097018201A KR101120346B1 (ko) 2007-08-31 2008-07-17 반도체 메모리 장치 및 그의 제어 방법
TW097128194A TWI437571B (zh) 2007-08-31 2008-07-24 半導體記憶體裝置及其控制方法
US12/404,861 US8117517B2 (en) 2007-08-31 2009-03-16 Semiconductor memory device and method of controlling the same
US13/090,539 US8196008B2 (en) 2007-08-31 2011-04-20 Semiconductor memory device and method of controlling the same
US13/090,499 US8069394B2 (en) 2007-08-31 2011-04-20 Semiconductor memory device and method of controlling the same
US13/465,624 US8386881B2 (en) 2007-08-31 2012-05-07 Semiconductor memory device and method of controlling the same
US13/757,935 US8732544B2 (en) 2007-08-31 2013-02-04 Semiconductor memory device and method of controlling the same
US14/231,140 US8959411B2 (en) 2007-08-31 2014-03-31 Semiconductor memory device and method of controlling the same
US14/601,664 US9384090B2 (en) 2007-08-31 2015-01-21 Semiconductor memory device and method of controlling the same
US14/920,510 US20160041875A1 (en) 2007-08-31 2015-10-22 Semiconductor memory device and method of controlling the same
US15/421,746 US20170141799A1 (en) 2007-08-31 2017-02-01 Semiconductor memory device and method of controlling the same
US16/357,696 US11038536B2 (en) 2007-08-31 2019-03-19 Semiconductor memory device and method of controlling the same
US17/317,280 US11575395B2 (en) 2007-08-31 2021-05-11 Semiconductor memory device and method of controlling the same
US18/148,060 US12074616B2 (en) 2007-08-31 2022-12-29 Semiconductor memory device and method of controlling the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007225996A JP4564520B2 (ja) 2007-08-31 2007-08-31 半導体記憶装置およびその制御方法

Related Child Applications (2)

Application Number Title Priority Date Filing Date
JP2010171096A Division JP4686645B2 (ja) 2010-07-29 2010-07-29 半導体記憶装置およびその制御方法
JP2010171097A Division JP4660632B2 (ja) 2010-07-29 2010-07-29 半導体記憶装置

Publications (2)

Publication Number Publication Date
JP2009059422A true JP2009059422A (ja) 2009-03-19
JP4564520B2 JP4564520B2 (ja) 2010-10-20

Family

ID=40011049

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007225996A Expired - Fee Related JP4564520B2 (ja) 2007-08-31 2007-08-31 半導体記憶装置およびその制御方法

Country Status (7)

Country Link
US (12) US8117517B2 (ja)
EP (1) EP2186004B1 (ja)
JP (1) JP4564520B2 (ja)
KR (1) KR101120346B1 (ja)
CN (2) CN102385538B (ja)
TW (1) TWI437571B (ja)
WO (1) WO2009028281A1 (ja)

Cited By (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009080651A (ja) * 2007-09-26 2009-04-16 Toshiba Corp 半導体記憶装置、及びその制御方法
JP2010277687A (ja) * 2010-07-29 2010-12-09 Toshiba Corp 半導体記憶装置およびその制御方法
JP2011081776A (ja) * 2009-09-11 2011-04-21 Sony Corp 不揮発性メモリ装置、メモリコントローラ、およびメモリシステム
JP2011180911A (ja) * 2010-03-02 2011-09-15 Toshiba Corp 不揮発性半導体記憶システム
JP2011198272A (ja) * 2010-03-23 2011-10-06 Toshiba Corp 半導体記憶装置および半導体記憶装置の制御方法
JP2011203878A (ja) * 2010-03-24 2011-10-13 Toshiba Corp 半導体記憶装置
US8069394B2 (en) 2007-08-31 2011-11-29 Kabushiki Kaisha Toshiba Semiconductor memory device and method of controlling the same
JP2013016149A (ja) * 2011-06-08 2013-01-24 Panasonic Corp メモリコントローラ及び不揮発性記憶装置
JP2013016148A (ja) * 2011-06-08 2013-01-24 Panasonic Corp メモリコントローラ、不揮発性記憶装置
JP2013016147A (ja) * 2011-06-08 2013-01-24 Panasonic Corp メモリコントローラ及び不揮発性記憶装置
US8694873B2 (en) 2011-05-02 2014-04-08 Samsung Electronics Co., Ltd. Memory system and error correction method
US8732553B2 (en) 2010-12-27 2014-05-20 Kabushiki Kaisha Toshiba Memory system and control method thereof
JP2014523595A (ja) * 2011-07-22 2014-09-11 サンディスク テクノロジィース インコーポレイテッド データを蓄積するシステムおよび方法
JP2014183427A (ja) * 2013-03-19 2014-09-29 Nippon Hoso Kyokai <Nhk> 送信装置及び受信装置
US8874986B2 (en) 2011-11-21 2014-10-28 Kabushiki Kaisha Toshiba Storage device including error correction function and error correction method
US9164831B2 (en) 2011-07-26 2015-10-20 Kabushiki Kaisha Toshiba Memory controller, semiconductor storage device, and decoding method
WO2016017321A1 (ja) * 2014-07-29 2016-02-04 ソニー株式会社 メモリコントローラ、記憶装置、情報処理システム、および、メモリコントローラ制御方法

Families Citing this family (169)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008084489A1 (en) * 2007-01-08 2008-07-17 Ashok Vishwanath Sathe System of actuation of drive coupling to engage and disengage the drive to rotary tool holders
US8621138B2 (en) 2007-12-27 2013-12-31 Sandisk Enterprise Ip Llc Flash storage controller execute loop
EP2225643B1 (en) 2007-12-28 2020-05-06 Toshiba Memory Corporation Semiconductor storage device
JP4461170B2 (ja) 2007-12-28 2010-05-12 株式会社東芝 メモリシステム
JP4489127B2 (ja) * 2008-02-29 2010-06-23 株式会社東芝 半導体記憶装置
JP4439569B2 (ja) 2008-04-24 2010-03-24 株式会社東芝 メモリシステム
JP5056947B2 (ja) * 2008-06-04 2012-10-24 富士通株式会社 情報処理装置、データ送信装置およびデータ送信装置のデータ転送方法
JP4551958B2 (ja) * 2008-12-22 2010-09-29 株式会社東芝 半導体記憶装置および半導体記憶装置の制御方法
JP5221332B2 (ja) 2008-12-27 2013-06-26 株式会社東芝 メモリシステム
JP5317690B2 (ja) 2008-12-27 2013-10-16 株式会社東芝 メモリシステム
JP5268710B2 (ja) * 2009-02-27 2013-08-21 株式会社東芝 半導体記憶装置
JP2010204828A (ja) * 2009-03-02 2010-09-16 Renesas Electronics Corp データ保護回路及び方法、並びにデータ処理装置
EP2482236A4 (en) * 2009-09-24 2013-10-30 Terrara Code Res Inst Inc RFID LABEL, TAG READING / WRITING APPARATUS, DATA MANAGEMENT SYSTEM AND METHOD
US9626243B2 (en) * 2009-12-11 2017-04-18 Advanced Micro Devices, Inc. Data error correction device and methods thereof
US8327225B2 (en) 2010-01-04 2012-12-04 Micron Technology, Inc. Error correction in a stacked memory
JP5279785B2 (ja) 2010-09-17 2013-09-04 株式会社東芝 コントローラ、記憶装置、およびプログラム
JP5039193B2 (ja) 2010-09-22 2012-10-03 株式会社東芝 半導体記憶装置および制御方法
US8418026B2 (en) * 2010-10-27 2013-04-09 Sandisk Technologies Inc. Hybrid error correction coding to address uncorrectable errors
JP5269932B2 (ja) 2011-03-01 2013-08-21 株式会社東芝 コントローラ、データ記憶装置およびプログラム
KR101892251B1 (ko) * 2011-05-09 2018-08-29 삼성전자주식회사 메모리 컨트롤러 및 메모리 컨트롤러의 동작 방법
KR101800445B1 (ko) 2011-05-09 2017-12-21 삼성전자주식회사 메모리 컨트롤러 및 메모리 컨트롤러의 동작 방법
US8909982B2 (en) 2011-06-19 2014-12-09 Sandisk Enterprise Ip Llc System and method for detecting copyback programming problems
US8910020B2 (en) 2011-06-19 2014-12-09 Sandisk Enterprise Ip Llc Intelligent bit recovery for flash memory
US8640013B2 (en) 2011-09-22 2014-01-28 Kabushiki Kaisha Toshiba Storage device
US9058289B2 (en) 2011-11-07 2015-06-16 Sandisk Enterprise Ip Llc Soft information generation for memory systems
US8924815B2 (en) 2011-11-18 2014-12-30 Sandisk Enterprise Ip Llc Systems, methods and devices for decoding codewords having multiple parity segments
US9048876B2 (en) * 2011-11-18 2015-06-02 Sandisk Enterprise Ip Llc Systems, methods and devices for multi-tiered error correction
US8954822B2 (en) 2011-11-18 2015-02-10 Sandisk Enterprise Ip Llc Data encoder and decoder using memory-specific parity-check matrix
US8645789B2 (en) * 2011-12-22 2014-02-04 Sandisk Technologies Inc. Multi-phase ECC encoding using algebraic codes
CN102567134B (zh) 2012-01-06 2015-01-07 威盛电子股份有限公司 存储器模块的错误检查与校正系统以及方法
KR101297318B1 (ko) * 2012-02-17 2013-08-16 조선대학교산학협력단 대소 비교 연산 유닛을 위한 확장형 오류검출코드 기반의 오류 검출 장치 및 그 오류 검출 장치를 포함하는 자가검사 대소 비교 연산 유닛
WO2013105709A1 (ko) * 2012-01-10 2013-07-18 조선대학교산학협력단 확장형 오류검출코드 기반의 오류 검출 장치 및 그 오류 검출 장치를 포함하는 자가검사 프로그래머블 연산 유닛
US8996950B2 (en) 2012-02-23 2015-03-31 Sandisk Technologies Inc. Erasure correction using single error detection parity
JP5674700B2 (ja) 2012-03-22 2015-02-25 株式会社東芝 符号化装置および符号化装置の制御方法、ならびに、記憶装置
US9699263B1 (en) 2012-08-17 2017-07-04 Sandisk Technologies Llc. Automatic read and write acceleration of data accessed by virtual machines
US9043674B2 (en) * 2012-12-26 2015-05-26 Intel Corporation Error detection and correction apparatus and method
US9501398B2 (en) 2012-12-26 2016-11-22 Sandisk Technologies Llc Persistent storage device with NVRAM for staging writes
US9612948B2 (en) 2012-12-27 2017-04-04 Sandisk Technologies Llc Reads and writes between a contiguous data block and noncontiguous sets of logical address blocks in a persistent storage device
US9239751B1 (en) 2012-12-27 2016-01-19 Sandisk Enterprise Ip Llc Compressing data from multiple reads for error control management in memory systems
US9003264B1 (en) 2012-12-31 2015-04-07 Sandisk Enterprise Ip Llc Systems, methods, and devices for multi-dimensional flash RAID data protection
US9454420B1 (en) 2012-12-31 2016-09-27 Sandisk Technologies Llc Method and system of reading threshold voltage equalization
JP5794240B2 (ja) * 2013-02-05 2015-10-14 ソニー株式会社 誤り検出訂正装置、誤り検出訂正方法、情報処理装置、および、プログラム
US9214965B2 (en) 2013-02-20 2015-12-15 Sandisk Enterprise Ip Llc Method and system for improving data integrity in non-volatile storage
US9329928B2 (en) 2013-02-20 2016-05-03 Sandisk Enterprise IP LLC. Bandwidth optimization in a non-volatile memory system
US9124300B2 (en) * 2013-02-28 2015-09-01 Sandisk Technologies Inc. Error correction coding in non-volatile memory
US9870830B1 (en) 2013-03-14 2018-01-16 Sandisk Technologies Llc Optimal multilevel sensing for reading data from a storage medium
US9009576B1 (en) 2013-03-15 2015-04-14 Sandisk Enterprise Ip Llc Adaptive LLR based on syndrome weight
US9136877B1 (en) 2013-03-15 2015-09-15 Sandisk Enterprise Ip Llc Syndrome layered decoding for LDPC codes
US9244763B1 (en) 2013-03-15 2016-01-26 Sandisk Enterprise Ip Llc System and method for updating a reading threshold voltage based on symbol transition information
US9236886B1 (en) 2013-03-15 2016-01-12 Sandisk Enterprise Ip Llc Universal and reconfigurable QC-LDPC encoder
US9344117B2 (en) * 2013-03-15 2016-05-17 Mellanox Technologies, Ltd. Methods and systems for error-correction decoding
US9092350B1 (en) 2013-03-15 2015-07-28 Sandisk Enterprise Ip Llc Detection and handling of unbalanced errors in interleaved codewords
US9367246B2 (en) 2013-03-15 2016-06-14 Sandisk Technologies Inc. Performance optimization of data transfer for soft information generation
US9170941B2 (en) 2013-04-05 2015-10-27 Sandisk Enterprises IP LLC Data hardening in a storage system
US10049037B2 (en) 2013-04-05 2018-08-14 Sandisk Enterprise Ip Llc Data management in a storage system
US9159437B2 (en) 2013-06-11 2015-10-13 Sandisk Enterprise IP LLC. Device and method for resolving an LM flag issue
US9043517B1 (en) 2013-07-25 2015-05-26 Sandisk Enterprise Ip Llc Multipass programming in buffers implemented in non-volatile data storage systems
US9524235B1 (en) 2013-07-25 2016-12-20 Sandisk Technologies Llc Local hash value generation in non-volatile data storage systems
US9384126B1 (en) 2013-07-25 2016-07-05 Sandisk Technologies Inc. Methods and systems to avoid false negative results in bloom filters implemented in non-volatile data storage systems
US9639463B1 (en) 2013-08-26 2017-05-02 Sandisk Technologies Llc Heuristic aware garbage collection scheme in storage systems
US9361221B1 (en) 2013-08-26 2016-06-07 Sandisk Technologies Inc. Write amplification reduction through reliable writes during garbage collection
US9519577B2 (en) 2013-09-03 2016-12-13 Sandisk Technologies Llc Method and system for migrating data between flash memory devices
US9442670B2 (en) 2013-09-03 2016-09-13 Sandisk Technologies Llc Method and system for rebalancing data stored in flash memory devices
US9158349B2 (en) 2013-10-04 2015-10-13 Sandisk Enterprise Ip Llc System and method for heat dissipation
US9323637B2 (en) 2013-10-07 2016-04-26 Sandisk Enterprise Ip Llc Power sequencing and data hardening architecture
US9442662B2 (en) 2013-10-18 2016-09-13 Sandisk Technologies Llc Device and method for managing die groups
US9298608B2 (en) 2013-10-18 2016-03-29 Sandisk Enterprise Ip Llc Biasing for wear leveling in storage systems
US9436831B2 (en) 2013-10-30 2016-09-06 Sandisk Technologies Llc Secure erase in a memory device
US9263156B2 (en) 2013-11-07 2016-02-16 Sandisk Enterprise Ip Llc System and method for adjusting trip points within a storage device
US9244785B2 (en) 2013-11-13 2016-01-26 Sandisk Enterprise Ip Llc Simulated power failure and data hardening
US9152555B2 (en) 2013-11-15 2015-10-06 Sandisk Enterprise IP LLC. Data management with modular erase in a data storage system
US9323609B2 (en) * 2013-11-15 2016-04-26 Intel Corporation Data storage and variable length error correction information
US9703816B2 (en) 2013-11-19 2017-07-11 Sandisk Technologies Llc Method and system for forward reference logging in a persistent datastore
US9520197B2 (en) 2013-11-22 2016-12-13 Sandisk Technologies Llc Adaptive erase of a storage device
US9122636B2 (en) 2013-11-27 2015-09-01 Sandisk Enterprise Ip Llc Hard power fail architecture
US9280429B2 (en) 2013-11-27 2016-03-08 Sandisk Enterprise Ip Llc Power fail latching based on monitoring multiple power supply voltages in a storage device
US9520162B2 (en) 2013-11-27 2016-12-13 Sandisk Technologies Llc DIMM device controller supervisor
US9582058B2 (en) 2013-11-29 2017-02-28 Sandisk Technologies Llc Power inrush management of storage devices
US9250676B2 (en) 2013-11-29 2016-02-02 Sandisk Enterprise Ip Llc Power failure architecture and verification
US9092370B2 (en) 2013-12-03 2015-07-28 Sandisk Enterprise Ip Llc Power failure tolerant cryptographic erase
US9235245B2 (en) 2013-12-04 2016-01-12 Sandisk Enterprise Ip Llc Startup performance and power isolation
US9129665B2 (en) 2013-12-17 2015-09-08 Sandisk Enterprise Ip Llc Dynamic brownout adjustment in a storage device
US9389956B2 (en) * 2014-01-10 2016-07-12 International Business Machines Corporation Implementing ECC control for enhanced endurance and data retention of flash memories
US9549457B2 (en) 2014-02-12 2017-01-17 Sandisk Technologies Llc System and method for redirecting airflow across an electronic assembly
US9497889B2 (en) 2014-02-27 2016-11-15 Sandisk Technologies Llc Heat dissipation for substrate assemblies
US9703636B2 (en) 2014-03-01 2017-07-11 Sandisk Technologies Llc Firmware reversion trigger and control
US9348377B2 (en) 2014-03-14 2016-05-24 Sandisk Enterprise Ip Llc Thermal isolation techniques
US9519319B2 (en) 2014-03-14 2016-12-13 Sandisk Technologies Llc Self-supporting thermal tube structure for electronic assemblies
US9485851B2 (en) 2014-03-14 2016-11-01 Sandisk Technologies Llc Thermal tube assembly structures
US9454448B2 (en) 2014-03-19 2016-09-27 Sandisk Technologies Llc Fault testing in storage devices
US9448876B2 (en) 2014-03-19 2016-09-20 Sandisk Technologies Llc Fault detection and prediction in storage devices
US9390814B2 (en) 2014-03-19 2016-07-12 Sandisk Technologies Llc Fault detection and prediction for data storage elements
US9626400B2 (en) 2014-03-31 2017-04-18 Sandisk Technologies Llc Compaction of information in tiered data structure
US9626399B2 (en) 2014-03-31 2017-04-18 Sandisk Technologies Llc Conditional updates for reducing frequency of data modification operations
US9390021B2 (en) 2014-03-31 2016-07-12 Sandisk Technologies Llc Efficient cache utilization in a tiered data structure
US9697267B2 (en) 2014-04-03 2017-07-04 Sandisk Technologies Llc Methods and systems for performing efficient snapshots in tiered data structures
US9645749B2 (en) 2014-05-30 2017-05-09 Sandisk Technologies Llc Method and system for recharacterizing the storage density of a memory device or a portion thereof
US10114557B2 (en) 2014-05-30 2018-10-30 Sandisk Technologies Llc Identification of hot regions to enhance performance and endurance of a non-volatile storage device
US9093160B1 (en) 2014-05-30 2015-07-28 Sandisk Technologies Inc. Methods and systems for staggered memory operations
US10656842B2 (en) 2014-05-30 2020-05-19 Sandisk Technologies Llc Using history of I/O sizes and I/O sequences to trigger coalesced writes in a non-volatile storage device
US10372613B2 (en) 2014-05-30 2019-08-06 Sandisk Technologies Llc Using sub-region I/O history to cache repeatedly accessed sub-regions in a non-volatile storage device
US10162748B2 (en) 2014-05-30 2018-12-25 Sandisk Technologies Llc Prioritizing garbage collection and block allocation based on I/O history for logical address regions
US9070481B1 (en) 2014-05-30 2015-06-30 Sandisk Technologies Inc. Internal current measurement for age measurements
US10656840B2 (en) 2014-05-30 2020-05-19 Sandisk Technologies Llc Real-time I/O pattern recognition to enhance performance and endurance of a storage device
US9703491B2 (en) 2014-05-30 2017-07-11 Sandisk Technologies Llc Using history of unaligned writes to cache data and avoid read-modify-writes in a non-volatile storage device
US8891303B1 (en) 2014-05-30 2014-11-18 Sandisk Technologies Inc. Method and system for dynamic word line based configuration of a three-dimensional memory device
US10146448B2 (en) 2014-05-30 2018-12-04 Sandisk Technologies Llc Using history of I/O sequences to trigger cached read ahead in a non-volatile storage device
US9823864B2 (en) * 2014-06-02 2017-11-21 Micron Technology, Inc. Systems and methods for throttling packet transmission in a scalable memory system protocol
US9762262B2 (en) * 2014-06-18 2017-09-12 Alcatel Lucent Hardware-efficient syndrome extraction for entangled quantum states
US9652381B2 (en) 2014-06-19 2017-05-16 Sandisk Technologies Llc Sub-block garbage collection
CN104269190B (zh) * 2014-08-26 2017-10-17 上海华虹宏力半导体制造有限公司 存储器的数据校验方法
US9703632B2 (en) * 2014-11-07 2017-07-11 Nxp B. V. Sleep mode operation for volatile memory circuits
US9811417B2 (en) 2015-03-12 2017-11-07 Toshiba Memory Corporation Semiconductor memory device
US9768808B2 (en) 2015-04-08 2017-09-19 Sandisk Technologies Llc Method for modifying device-specific variable error correction settings
US9606737B2 (en) 2015-05-20 2017-03-28 Sandisk Technologies Llc Variable bit encoding per NAND flash cell to extend life of flash-based storage devices and preserve over-provisioning
US9639282B2 (en) 2015-05-20 2017-05-02 Sandisk Technologies Llc Variable bit encoding per NAND flash cell to improve device endurance and extend life of flash-based storage devices
JP6346123B2 (ja) 2015-05-25 2018-06-20 東芝メモリ株式会社 コントローラ、制御方法
US10013179B2 (en) 2015-12-03 2018-07-03 Sandisk Technologies Llc Reading logical groups of data from physical locations in memory using headers
US9830084B2 (en) 2015-12-03 2017-11-28 Sandisk Technologies Llc Writing logical groups of data to physical locations in memory using headers
US10558525B2 (en) * 2016-06-30 2020-02-11 Taiwan Semiconductor Manufacturing Company, Ltd. Method of correcting errors in a memory array and a system for implementing the same
US9904595B1 (en) 2016-08-23 2018-02-27 Texas Instruments Incorporated Error correction hardware with fault detection
KR102563162B1 (ko) * 2016-09-05 2023-08-04 에스케이하이닉스 주식회사 집적회로
US10403377B2 (en) * 2017-06-26 2019-09-03 Western Digital Technologies, Inc. Non-volatile storage with adaptive redundancy
US10496548B2 (en) 2018-02-07 2019-12-03 Alibaba Group Holding Limited Method and system for user-space storage I/O stack with user-space flash translation layer
CN108288489B (zh) * 2018-04-24 2023-07-25 长鑫存储技术有限公司 半导体存储器循环冗余校验装置及半导体存储器
WO2019222958A1 (en) 2018-05-24 2019-11-28 Alibaba Group Holding Limited System and method for flash storage management using multiple open page stripes
WO2020000136A1 (en) 2018-06-25 2020-01-02 Alibaba Group Holding Limited System and method for managing resources of a storage device and quantifying the cost of i/o requests
US10921992B2 (en) 2018-06-25 2021-02-16 Alibaba Group Holding Limited Method and system for data placement in a hard disk drive based on access frequency for improved IOPS and utilization efficiency
US10996886B2 (en) 2018-08-02 2021-05-04 Alibaba Group Holding Limited Method and system for facilitating atomicity and latency assurance on variable sized I/O
US11327929B2 (en) 2018-09-17 2022-05-10 Alibaba Group Holding Limited Method and system for reduced data movement compression using in-storage computing and a customized file system
US11204826B2 (en) 2018-09-28 2021-12-21 Taiwan Semiconductor Manufacturing Company, Ltd. Memory error detection and correction
TWI714277B (zh) * 2018-09-28 2020-12-21 台灣積體電路製造股份有限公司 記憶體錯誤偵測及校正
US11216333B2 (en) * 2018-10-16 2022-01-04 Micron Technology, Inc. Methods and devices for error correction
US10977122B2 (en) 2018-12-31 2021-04-13 Alibaba Group Holding Limited System and method for facilitating differentiated error correction in high-density flash devices
US11061735B2 (en) 2019-01-02 2021-07-13 Alibaba Group Holding Limited System and method for offloading computation to storage nodes in distributed system
US11132291B2 (en) 2019-01-04 2021-09-28 Alibaba Group Holding Limited System and method of FPGA-executed flash translation layer in multiple solid state drives
US11200337B2 (en) 2019-02-11 2021-12-14 Alibaba Group Holding Limited System and method for user data isolation
US11005501B2 (en) 2019-02-19 2021-05-11 Micron Technology, Inc. Error correction on a memory device
US11169873B2 (en) * 2019-05-21 2021-11-09 Alibaba Group Holding Limited Method and system for extending lifespan and enhancing throughput in a high-density solid state drive
US10860223B1 (en) 2019-07-18 2020-12-08 Alibaba Group Holding Limited Method and system for enhancing a distributed storage system by decoupling computation and network tasks
US11126561B2 (en) 2019-10-01 2021-09-21 Alibaba Group Holding Limited Method and system for organizing NAND blocks and placing data to facilitate high-throughput for random writes in a solid state drive
US11617282B2 (en) 2019-10-01 2023-03-28 Alibaba Group Holding Limited System and method for reshaping power budget of cabinet to facilitate improved deployment density of servers
US11449455B2 (en) 2020-01-15 2022-09-20 Alibaba Group Holding Limited Method and system for facilitating a high-capacity object storage system with configuration agility and mixed deployment flexibility
US11379447B2 (en) 2020-02-06 2022-07-05 Alibaba Group Holding Limited Method and system for enhancing IOPS of a hard disk drive system based on storing metadata in host volatile memory and data in non-volatile memory using a shared controller
US11200114B2 (en) 2020-03-17 2021-12-14 Alibaba Group Holding Limited System and method for facilitating elastic error correction code in memory
US11449386B2 (en) 2020-03-20 2022-09-20 Alibaba Group Holding Limited Method and system for optimizing persistent memory on data retention, endurance, and performance for host memory
US11301173B2 (en) 2020-04-20 2022-04-12 Alibaba Group Holding Limited Method and system for facilitating evaluation of data access frequency and allocation of storage device resources
US11385833B2 (en) 2020-04-20 2022-07-12 Alibaba Group Holding Limited Method and system for facilitating a light-weight garbage collection with a reduced utilization of resources
US11281575B2 (en) 2020-05-11 2022-03-22 Alibaba Group Holding Limited Method and system for facilitating data placement and control of physical addresses with multi-queue I/O blocks
US11494115B2 (en) 2020-05-13 2022-11-08 Alibaba Group Holding Limited System method for facilitating memory media as file storage device based on real-time hashing by performing integrity check with a cyclical redundancy check (CRC)
US11461262B2 (en) 2020-05-13 2022-10-04 Alibaba Group Holding Limited Method and system for facilitating a converged computation and storage node in a distributed storage system
US11218165B2 (en) 2020-05-15 2022-01-04 Alibaba Group Holding Limited Memory-mapped two-dimensional error correction code for multi-bit error tolerance in DRAM
US11556277B2 (en) 2020-05-19 2023-01-17 Alibaba Group Holding Limited System and method for facilitating improved performance in ordering key-value storage with input/output stack simplification
US11507499B2 (en) 2020-05-19 2022-11-22 Alibaba Group Holding Limited System and method for facilitating mitigation of read/write amplification in data compression
US11263132B2 (en) 2020-06-11 2022-03-01 Alibaba Group Holding Limited Method and system for facilitating log-structure data organization
US11354200B2 (en) 2020-06-17 2022-06-07 Alibaba Group Holding Limited Method and system for facilitating data recovery and version rollback in a storage device
US11422931B2 (en) 2020-06-17 2022-08-23 Alibaba Group Holding Limited Method and system for facilitating a physically isolated storage unit for multi-tenancy virtualization
KR20210157863A (ko) * 2020-06-22 2021-12-29 에스케이하이닉스 주식회사 메모리, 메모리 시스템 및 메모리의 동작 방법
JP2022012874A (ja) * 2020-07-02 2022-01-17 キオクシア株式会社 受信端末、通信システム、およびプログラム
US11354233B2 (en) 2020-07-27 2022-06-07 Alibaba Group Holding Limited Method and system for facilitating fast crash recovery in a storage device
US11372774B2 (en) 2020-08-24 2022-06-28 Alibaba Group Holding Limited Method and system for a solid state drive with on-chip memory integration
EP4227944A4 (en) 2020-09-18 2024-06-19 Changxin Memory Technologies, Inc. STORAGE
CN117079686A (zh) * 2020-09-18 2023-11-17 长鑫存储技术有限公司 存储器
US11487465B2 (en) 2020-12-11 2022-11-01 Alibaba Group Holding Limited Method and system for a local storage engine collaborating with a solid state drive controller
US11734115B2 (en) 2020-12-28 2023-08-22 Alibaba Group Holding Limited Method and system for facilitating write latency reduction in a queue depth of one scenario
US11416365B2 (en) 2020-12-30 2022-08-16 Alibaba Group Holding Limited Method and system for open NAND block detection and correction in an open-channel SSD
US11726699B2 (en) 2021-03-30 2023-08-15 Alibaba Singapore Holding Private Limited Method and system for facilitating multi-stream sequential read performance improvement with reduced read amplification
US11461173B1 (en) 2021-04-21 2022-10-04 Alibaba Singapore Holding Private Limited Method and system for facilitating efficient data compression based on error correction code and reorganization of data placement
US11476874B1 (en) 2021-05-14 2022-10-18 Alibaba Singapore Holding Private Limited Method and system for facilitating a storage server with hybrid memory for journaling and data storage

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1097471A (ja) * 1996-09-20 1998-04-14 Toshiba Corp メモリデータのエラー訂正方法、及びエラー訂正方式
JP2000181807A (ja) * 1998-12-16 2000-06-30 Murata Mach Ltd 記録媒体のデータ検査方法及び装置
JP2000269824A (ja) * 1999-01-12 2000-09-29 Matsushita Electric Ind Co Ltd データ符号化装置及びデータ復号化装置
JP2003196165A (ja) * 2001-12-28 2003-07-11 Sankyo Seiki Mfg Co Ltd 不揮発性メモリ及びそのデータ更新方法
JP2004501466A (ja) * 2000-06-22 2004-01-15 マイクロチップ　テクノロジー　インコーポレイテッド 埋込みｃｒｃを用いてｅｅｐｒｏｍデータをチェックする方法
JP2005216437A (ja) * 2004-01-30 2005-08-11 Matsushita Electric Ind Co Ltd 誤り訂正機能付き半導体記憶装置およびその誤り訂正方法
JP2007299449A (ja) * 2006-04-28 2007-11-15 Fujitsu Ltd エラー訂正装置、符号器、復号器、方法及び情報記憶装置
JP2009080651A (ja) * 2007-09-26 2009-04-16 Toshiba Corp 半導体記憶装置、及びその制御方法

Family Cites Families (86)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3993445A (en) * 1974-11-27 1976-11-23 Allegheny Ludlum Industries, Inc. Sintered ferritic stainless steel
US3980444A (en) * 1975-01-22 1976-09-14 Allegheny Ludlum Industries, Inc. Sintered liquid phase stainless steel
US4014680A (en) * 1975-01-22 1977-03-29 Allegheny Ludlum Industries, Inc. Prealloyed stainless steel powder for liquid phase sintering
US4420336A (en) * 1982-02-11 1983-12-13 Scm Corporation Process of improving corrosion resistance in porous stainless steel bodies and article
US4535034A (en) * 1983-12-30 1985-08-13 Nippon Steel Corporation High Al heat-resistant alloy steels having Al coating thereon
US4562039A (en) * 1984-06-27 1985-12-31 Pall Corporation Porous metal article and method of making
JPS6151253A (ja) * 1984-08-20 1986-03-13 Nec Corp 誤り訂正回路
EP0213725A3 (en) * 1985-08-05 1987-07-29 BREHK Ventures Method and apparatus for trapping and incinerating particulate matter found in diesel engine exhaust
JP2696212B2 (ja) 1987-05-06 1998-01-14 セイコーエプソン株式会社 誤り訂正装置
DE3818281A1 (de) * 1988-03-10 1989-09-21 Schwaebische Huettenwerke Gmbh Abgasfilter
SE461032B (sv) * 1988-03-21 1989-12-18 Roby Teknik Ab Anordning vid en foerpackningsmaskin foer att ombesoerja en steril fyllningsatmosfaer
US5019311A (en) * 1989-02-23 1991-05-28 Koslow Technologies Corporation Process for the production of materials characterized by a continuous web matrix or force point bonding
DE4021495A1 (de) * 1990-07-05 1992-01-09 Schwaebische Huettenwerke Gmbh Abgasfilter
DE4029749A1 (de) * 1990-09-20 1992-03-26 Schwaebische Huettenwerke Gmbh Filter
DE4110285A1 (de) * 1991-03-28 1992-10-01 Schwaebische Huettenwerke Gmbh Filter- oder katalysatorkoerper
US5204067A (en) * 1991-07-11 1993-04-20 Schwaebische Huettenwerke Gmbh Filter
JP2721099B2 (ja) * 1991-12-18 1998-03-04 インターナショナル・ビジネス・マシーンズ・コーポレイション エラーバースト修正のための試行錯誤方法及びマルチバイトエラーの修正方法
DE4234930A1 (de) * 1992-10-16 1994-04-21 Schwaebische Huettenwerke Gmbh Filter zum Abscheiden von Verunreinigungen aus Abgasen
JPH07138713A (ja) * 1993-11-15 1995-05-30 Daido Steel Co Ltd Ｆｅ基合金粉末及び高耐食性焼結体の製造方法
JP3366721B2 (ja) 1994-03-11 2003-01-14 富士通株式会社 多数バイトのエラー訂正装置
JPH10207726A (ja) * 1997-01-23 1998-08-07 Oki Electric Ind Co Ltd 半導体ディスク装置
DE19741498B4 (de) * 1997-09-20 2008-07-03 Evonik Degussa Gmbh Herstellung eines Keramik-Edelstahlgewebe-Verbundes
JP3865946B2 (ja) 1998-08-06 2007-01-10 富士通株式会社 文字メッセージ通信システム、文字メッセージ通信装置、文字メッセージ通信サーバ、文字メッセージ通信プログラムを記録したコンピュータ読み取り可能な記録媒体、文字メッセージ通信管理プログラムを記録したコンピュータ読み取り可能な記録媒体、文字メッセージ送受信方法及び文字メッセージ通信管理方法
KR100287018B1 (ko) * 1998-08-07 2001-04-16 윤종용 에러 정정 회로를 구비한 반도체 메모리 장치
JP2000101447A (ja) 1998-09-24 2000-04-07 Sanyo Electric Co Ltd 誤り訂正装置および誤り訂正方法
JP3871471B2 (ja) * 1999-07-12 2007-01-24 松下電器産業株式会社 Ｅｃｃ回路搭載半導体記憶装置及びその検査方法
JP3975245B2 (ja) * 1999-12-16 2007-09-12 株式会社ルネサステクノロジ 記録再生装置および半導体メモリ
JP2001297038A (ja) * 2000-04-11 2001-10-26 Toshiba Corp データ記憶装置および記録媒体並びに記録媒体制御方法
US6322605B1 (en) * 2000-05-31 2001-11-27 Corning Incorporated Diesel exhaust filters
US6328779B1 (en) * 2000-05-31 2001-12-11 Corning Incorporated Microwave regenerated diesel particular filter and method of making the same
US6941505B2 (en) * 2000-09-12 2005-09-06 Hitachi, Ltd. Data processing system and data processing method
US7020811B2 (en) * 2001-04-24 2006-03-28 Sun Microsystems, Inc. System and method for verifying error detection/correction logic
US20020174397A1 (en) * 2001-05-16 2002-11-21 Fujitsu Limited Method for error detection/correction of multilevel cell memory and multilevel cell memory having error detection/correction function
SE0102102D0 (sv) * 2001-06-13 2001-06-13 Hoeganaes Ab High density stainless steel products and method for the preparation thereof
JP4437519B2 (ja) * 2001-08-23 2010-03-24 スパンション エルエルシー 多値セルメモリ用のメモリコントローラ
CN1312309C (zh) * 2002-01-24 2007-04-25 住友电气工业株式会社 耐热弹簧用钢丝、耐热弹簧和制造耐热弹簧的方法
CN1288658C (zh) * 2002-04-25 2006-12-06 三洋电机株式会社 数据处理装置
US20040015771A1 (en) * 2002-07-16 2004-01-22 Menahem Lasser Error correction for non-volatile memory
EP1460542B1 (en) * 2003-03-19 2018-10-31 Micron Technology, INC. Integrated memory system comprising at least a non-volatile memory and an automatic error corrector
JP2005051739A (ja) * 2003-07-16 2005-02-24 Ricoh Co Ltd 画像処理装置、画像処理方法および該画像処理方法による画像処理プログラムならびに該画像処理プログラムを収容した記録媒体
US7389465B2 (en) * 2004-01-30 2008-06-17 Micron Technology, Inc. Error detection and correction scheme for a memory device
JP2005267719A (ja) * 2004-03-17 2005-09-29 Sanyo Electric Co Ltd 符号化装置
KR100539261B1 (ko) * 2004-05-04 2005-12-27 삼성전자주식회사 디지털 데이터의 부호화 장치와 ｄｖｄ로의 기록 장치 및그 방법
US7322002B2 (en) * 2004-05-26 2008-01-22 Micron Technology, Inc. Erasure pointer error correction
US7334179B2 (en) * 2004-06-04 2008-02-19 Broadcom Corporation Method and system for detecting and correcting errors while accessing memory devices in microprocessor systems
EP1797645B1 (en) * 2004-08-30 2018-08-01 Google LLC Systems and methods for providing nonvolatile memory management in wireless phones
US7409623B2 (en) * 2004-11-04 2008-08-05 Sigmatel, Inc. System and method of reading non-volatile computer memory
US7849381B2 (en) * 2004-12-21 2010-12-07 Sandisk Corporation Method for copying data in reprogrammable non-volatile memory
KR100680473B1 (ko) * 2005-04-11 2007-02-08 주식회사 하이닉스반도체 액세스 시간이 감소된 플래시 메모리 장치
US20060256615A1 (en) * 2005-05-10 2006-11-16 Larson Thane M Horizontal and vertical error correction coding (ECC) system and method
JP4734033B2 (ja) * 2005-05-30 2011-07-27 株式会社東芝 記憶装置
EP1741685B1 (de) * 2005-07-05 2014-04-30 MANN+HUMMEL Innenraumfilter GmbH & Co. KG Poröser beta-SiC-haltiger keramischer Formkörper und Verfahren zu dessen Herstellung.
GB2428496A (en) * 2005-07-15 2007-01-31 Global Silicon Ltd Error correction for flash memory
US20080256415A1 (en) * 2005-09-27 2008-10-16 Nxp B.V. Error Detection/Correction Circuit as Well as Corresponding Method
US7512864B2 (en) * 2005-09-30 2009-03-31 Josef Zeevi System and method of accessing non-volatile computer memory
KR100737912B1 (ko) * 2005-10-11 2007-07-10 삼성전자주식회사 반도체 메모리 장치의 에러 검출 및 정정 회로
KR100681429B1 (ko) * 2005-10-24 2007-02-15 삼성전자주식회사 반도체 메모리 장치 및 그것의 비트 에러 검출 방법
JP4660353B2 (ja) 2005-11-01 2011-03-30 株式会社東芝 記憶媒体再生装置
JP4575288B2 (ja) 2005-12-05 2010-11-04 株式会社東芝 記憶媒体、記憶媒体再生装置、記憶媒体再生方法および記憶媒体再生プログラム
US7562283B2 (en) * 2005-12-27 2009-07-14 D.S.P. Group Ltd. Systems and methods for error correction using binary coded hexidecimal or hamming decoding
JP2007242162A (ja) * 2006-03-09 2007-09-20 Toshiba Corp 半導体記憶装置
US7707481B2 (en) * 2006-05-16 2010-04-27 Pitney Bowes Inc. System and method for efficient uncorrectable error detection in flash memory
US20070268905A1 (en) * 2006-05-18 2007-11-22 Sigmatel, Inc. Non-volatile memory error correction system and method
US7774684B2 (en) * 2006-06-30 2010-08-10 Intel Corporation Reliability, availability, and serviceability in a memory device
JP4896605B2 (ja) * 2006-07-04 2012-03-14 株式会社東芝 不揮発性半導体記憶システム
JP5052070B2 (ja) * 2006-08-23 2012-10-17 ルネサスエレクトロニクス株式会社 データ読み出し回路及びデータ読み出し方法
US7739576B2 (en) * 2006-08-31 2010-06-15 Micron Technology, Inc. Variable strength ECC
US8171380B2 (en) * 2006-10-10 2012-05-01 Marvell World Trade Ltd. Adaptive systems and methods for storing and retrieving data to and from memory cells
TW200828328A (en) * 2006-12-28 2008-07-01 Genesys Logic Inc Method of improving accessing reliability of flash memory
KR100845529B1 (ko) * 2007-01-03 2008-07-10 삼성전자주식회사 플래시 메모리 장치의 이씨씨 제어기 및 그것을 포함한메모리 시스템
KR100842680B1 (ko) * 2007-01-08 2008-07-01 삼성전자주식회사 플래시 메모리 장치의 오류 정정 컨트롤러 및 그것을포함하는 메모리 시스템
US8051358B2 (en) * 2007-07-06 2011-11-01 Micron Technology, Inc. Error recovery storage along a nand-flash string
JP4564520B2 (ja) * 2007-08-31 2010-10-20 株式会社東芝 半導体記憶装置およびその制御方法
JP5166074B2 (ja) * 2008-02-29 2013-03-21 株式会社東芝 半導体記憶装置、その制御方法、および誤り訂正システム
JP4672743B2 (ja) * 2008-03-01 2011-04-20 株式会社東芝 誤り訂正装置および誤り訂正方法
US8276043B2 (en) 2008-03-01 2012-09-25 Kabushiki Kaisha Toshiba Memory system
JP2010015195A (ja) 2008-06-30 2010-01-21 Toshiba Corp 記憶制御装置及び記憶制御方法
JP2010015197A (ja) 2008-06-30 2010-01-21 Toshiba Corp ストレージ制御装置、データ復元装置およびストレージシステム
JP2010009548A (ja) 2008-06-30 2010-01-14 Toshiba Corp 記憶装置、制御装置、記憶システム、および記憶方法
JP5242264B2 (ja) 2008-07-07 2013-07-24 株式会社東芝 データ制御装置、ストレージシステムおよびプログラム
US8296620B2 (en) * 2008-08-26 2012-10-23 Seagate Technology Llc Data devices including multiple error correction codes and methods of utilizing
JP4551958B2 (ja) 2008-12-22 2010-09-29 株式会社東芝 半導体記憶装置および半導体記憶装置の制御方法
JP5268710B2 (ja) 2009-02-27 2013-08-21 株式会社東芝 半導体記憶装置
US7941696B2 (en) * 2009-08-11 2011-05-10 Texas Memory Systems, Inc. Flash-based memory system with static or variable length page stripes including data protection information and auxiliary protection stripes
JP4660632B2 (ja) 2010-07-29 2011-03-30 株式会社東芝 半導体記憶装置
JP2012137994A (ja) 2010-12-27 2012-07-19 Toshiba Corp メモリシステムおよびその制御方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1097471A (ja) * 1996-09-20 1998-04-14 Toshiba Corp メモリデータのエラー訂正方法、及びエラー訂正方式
JP2000181807A (ja) * 1998-12-16 2000-06-30 Murata Mach Ltd 記録媒体のデータ検査方法及び装置
JP2000269824A (ja) * 1999-01-12 2000-09-29 Matsushita Electric Ind Co Ltd データ符号化装置及びデータ復号化装置
JP2004501466A (ja) * 2000-06-22 2004-01-15 マイクロチップ　テクノロジー　インコーポレイテッド 埋込みｃｒｃを用いてｅｅｐｒｏｍデータをチェックする方法
JP2003196165A (ja) * 2001-12-28 2003-07-11 Sankyo Seiki Mfg Co Ltd 不揮発性メモリ及びそのデータ更新方法
JP2005216437A (ja) * 2004-01-30 2005-08-11 Matsushita Electric Ind Co Ltd 誤り訂正機能付き半導体記憶装置およびその誤り訂正方法
JP2007299449A (ja) * 2006-04-28 2007-11-15 Fujitsu Ltd エラー訂正装置、符号器、復号器、方法及び情報記憶装置
JP2009080651A (ja) * 2007-09-26 2009-04-16 Toshiba Corp 半導体記憶装置、及びその制御方法

Cited By (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8069394B2 (en) 2007-08-31 2011-11-29 Kabushiki Kaisha Toshiba Semiconductor memory device and method of controlling the same
US9384090B2 (en) 2007-08-31 2016-07-05 Kabushiki Kaisha Toshiba Semiconductor memory device and method of controlling the same
US11038536B2 (en) 2007-08-31 2021-06-15 Toshiba Memory Corporation Semiconductor memory device and method of controlling the same
US11575395B2 (en) 2007-08-31 2023-02-07 Kioxia Corporation Semiconductor memory device and method of controlling the same
US8196008B2 (en) 2007-08-31 2012-06-05 Kabushiki Kaisha Toshiba Semiconductor memory device and method of controlling the same
US8117517B2 (en) 2007-08-31 2012-02-14 Kabushiki Kaisha Toshiba Semiconductor memory device and method of controlling the same
JP4538034B2 (ja) * 2007-09-26 2010-09-08 株式会社東芝 半導体記憶装置、及びその制御方法
US7900117B2 (en) 2007-09-26 2011-03-01 Kabushiki Kaisha Toshiba Semiconductor memory device and its control method
JP2009080651A (ja) * 2007-09-26 2009-04-16 Toshiba Corp 半導体記憶装置、及びその制御方法
JP2011081776A (ja) * 2009-09-11 2011-04-21 Sony Corp 不揮発性メモリ装置、メモリコントローラ、およびメモリシステム
JP2011180911A (ja) * 2010-03-02 2011-09-15 Toshiba Corp 不揮発性半導体記憶システム
US8572465B2 (en) 2010-03-02 2013-10-29 Kabushiki Kaisha Toshiba Nonvolatile semiconductor memory system having first and second error correction units
JP2011198272A (ja) * 2010-03-23 2011-10-06 Toshiba Corp 半導体記憶装置および半導体記憶装置の制御方法
JP2011203878A (ja) * 2010-03-24 2011-10-13 Toshiba Corp 半導体記憶装置
JP4686645B2 (ja) * 2010-07-29 2011-05-25 株式会社東芝 半導体記憶装置およびその制御方法
JP2010277687A (ja) * 2010-07-29 2010-12-09 Toshiba Corp 半導体記憶装置およびその制御方法
US8732553B2 (en) 2010-12-27 2014-05-20 Kabushiki Kaisha Toshiba Memory system and control method thereof
US9197247B2 (en) 2011-05-02 2015-11-24 Samsung Electronics Co., Ltd. Memory system and error correction method
US8694873B2 (en) 2011-05-02 2014-04-08 Samsung Electronics Co., Ltd. Memory system and error correction method
JP2013016147A (ja) * 2011-06-08 2013-01-24 Panasonic Corp メモリコントローラ及び不揮発性記憶装置
US8856427B2 (en) 2011-06-08 2014-10-07 Panasonic Corporation Memory controller and non-volatile storage device
JP2013016148A (ja) * 2011-06-08 2013-01-24 Panasonic Corp メモリコントローラ、不揮発性記憶装置
JP2013016149A (ja) * 2011-06-08 2013-01-24 Panasonic Corp メモリコントローラ及び不揮発性記憶装置
JP2014523595A (ja) * 2011-07-22 2014-09-11 サンディスク テクノロジィース インコーポレイテッド データを蓄積するシステムおよび方法
US9164831B2 (en) 2011-07-26 2015-10-20 Kabushiki Kaisha Toshiba Memory controller, semiconductor storage device, and decoding method
US8874986B2 (en) 2011-11-21 2014-10-28 Kabushiki Kaisha Toshiba Storage device including error correction function and error correction method
JP2014183427A (ja) * 2013-03-19 2014-09-29 Nippon Hoso Kyokai <Nhk> 送信装置及び受信装置
WO2016017321A1 (ja) * 2014-07-29 2016-02-04 ソニー株式会社 メモリコントローラ、記憶装置、情報処理システム、および、メモリコントローラ制御方法

Also Published As

Publication number Publication date
US20120221918A1 (en) 2012-08-30
TW200926191A (en) 2009-06-16
US11038536B2 (en) 2021-06-15
US12074616B2 (en) 2024-08-27
US20230139971A1 (en) 2023-05-04
US8959411B2 (en) 2015-02-17
US8196008B2 (en) 2012-06-05
CN101622603A (zh) 2010-01-06
US20130145230A1 (en) 2013-06-06
EP2186004A1 (en) 2010-05-19
US20110197109A1 (en) 2011-08-11
KR101120346B1 (ko) 2012-02-27
US11575395B2 (en) 2023-02-07
JP4564520B2 (ja) 2010-10-20
US20170141799A1 (en) 2017-05-18
US20210266014A1 (en) 2021-08-26
KR20090122219A (ko) 2009-11-26
US20190215015A1 (en) 2019-07-11
CN102385538A (zh) 2012-03-21
TWI437571B (zh) 2014-05-11
US20090183052A1 (en) 2009-07-16
US20160041875A1 (en) 2016-02-11
US8117517B2 (en) 2012-02-14
EP2186004B1 (en) 2018-06-06
CN102385538B (zh) 2014-10-15
US8386881B2 (en) 2013-02-26
CN101622603B (zh) 2012-11-28
WO2009028281A1 (en) 2009-03-05
US9384090B2 (en) 2016-07-05
US8069394B2 (en) 2011-11-29
US20150135035A1 (en) 2015-05-14
US8732544B2 (en) 2014-05-20
US20110197110A1 (en) 2011-08-11
US20140215288A1 (en) 2014-07-31

Similar Documents

Publication Publication Date Title
JP4564520B2 (ja) 半導体記憶装置およびその制御方法
JP4538034B2 (ja) 半導体記憶装置、及びその制御方法
US20070162824A1 (en) Error detection and correction scheme for a memory device
JP4660632B2 (ja) 半導体記憶装置
JP4686645B2 (ja) 半導体記憶装置およびその制御方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090327

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20100323

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20100331

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100420

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100621

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100706

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100730

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130806

Year of fee payment: 3

R151 Written notification of patent or utility model registration

Ref document number: 4564520

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130806

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees