JP2005267719A - 符号化装置 - Google Patents
符号化装置 Download PDFInfo
- Publication number
- JP2005267719A JP2005267719A JP2004076370A JP2004076370A JP2005267719A JP 2005267719 A JP2005267719 A JP 2005267719A JP 2004076370 A JP2004076370 A JP 2004076370A JP 2004076370 A JP2004076370 A JP 2004076370A JP 2005267719 A JP2005267719 A JP 2005267719A
- Authority
- JP
- Japan
- Prior art keywords
- data
- error correction
- correction code
- unit
- encoding
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
- H03M13/2906—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes using block codes
- H03M13/2909—Product codes
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
- H03M13/2903—Methods and arrangements specifically for encoding, e.g. parallel encoding of a plurality of constituent codes
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/13—Linear codes
- H03M13/15—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes
- H03M13/151—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes using error location or error correction polynomials
- H03M13/1515—Reed-Solomon codes
Landscapes
- Physics & Mathematics (AREA)
- Probability & Statistics with Applications (AREA)
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Error Detection And Correction (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
Abstract
【解決手段】光ディスクへの記録データを記憶装置へ一旦書き込んだ後、セクタ単位のデータ群を構成するとともにセクタ単位のデータ群を複数集めて行列を形成し、ブロック単位のデータ群を構成する。ブロック単位のデータ群に対するヘッダおよび誤り検出符号を除いたスクランブル処理、ブロック単位のデータ群の各行を構成する第1のデータ群に対する第1の誤り訂正符号の付与ならびにブロック単位のデータ群の各列を構成する第2のデータ群に対する第2の誤り訂正符号の付与を行う。誤り検出符号の生成を行う誤り検出符号生成部と、スクランブル処理を行うスクランブル処理部と、第1、第2の誤り訂正符号の生成を行う第1,第2の誤り訂正符号生成部とを有し、誤り検出符号生成部、スクランブル処理部、第1、第2の誤り訂正符号生成部におけるいずれかの処理を並列処理する制御部を有する。
【選択図】 図1
Description
図11は、DVDのデータセクタを説明するための概念図である。
16個のデータセクタが集約されて172バイト×192行の行列(以下、データセクタ群と称する。)が形成される。また、このデータセクタ群に対して、行を構成する172バイトのデータ群に対しての誤り訂正符号である外パリティ(PO:Outer Code Parity)と、列を構成する192行分のデータ群に対しての誤り訂正符号である内パリティ(PI:Inner Code Parity)が生成付与される。なお、外パリティPOならびに内パリティPIは、スクランブル処理が施された2048バイトのメインデータに対して所定の演算処理が施されることで生成される。
符号化装置810は、ホストコンピュータ800から転送された記録データをDRAM(Dynamic Random Access Memory)820に一旦書き込む。ここで、DRAM820は、SDRAM(Synchronous DRAM)などの高集積化に適した揮発性メモリであり、DVD媒体が取り扱う大容量の記録データのバッファメモリとして一般に用いられる。
図1は、本発明の一実施形態にかかる符号化装置を含めた光ディスクシステムの全体構成図である。なお、本実施形態において対象とする光ディスクは、追記型や書き換え型などの記録型DVD媒体とする。
映像データ、画像データ、音声データなど)をデジタル信号処理回路200に対して転送する。
図2は、DVDの論理フォーマットとして規定された1ECCブロック(行入れ替え前)を構成するデータと、DRAM400の1ECCブロック分のアドレス空間(以下、DRAMアドレス空間)との対応関係を説明する図である。なお、以下では、1ECCブロックを構成するデータを、1バイト単位のデータ(以下、シンボルと称する。)「Bi,j(i、jは自然数)」で表記する。
<デジタル信号処理回路(符号化装置)>
図1中に示すデジタル信号処理回路200(『制御部』)、すなわち本実施形態の符号化装置の詳細な構成について説明する。
===概要===
図4は、本発明にかかる符号化処理の流れを説明するフローチャートである。なお、以下の説明では、特に断らない限り、デジタル信号処理回路200が動作の主体とする。
図5は、1ECCブロックの第i行目を構成するシンボル群「Bi,j(j=0〜171)」に対して、1シンボル単位での符号化処理の流れを説明するための図である。
図6は、1ECCブロックの第11行目を構成するシンボル群「B11,j(j=0〜171)」に対して、1シンボル単位での符号化処理の流れを説明するための図である。なお、第11行目の符号化処理では、DRAM400に対してEDCの書き込みが行われる場合である。
図7は、1ECCブロックの第192行目を構成するシンボル群「B192,j(j=0〜171)」に対して、1シンボル単位での符号化処理の流れを説明するための図である。なお、第192行目の符号化処理では、外パリティPOであるシンボル群「B192,j(j=0〜171)」に対しての誤り訂正符号である内パリティPIが生成される場合である。
<デジタル信号処理回路(符号化装置)>
図8は、デジタル信号処理回路200(『制御部』)、すなわち本発明にかかる符号化装置のその他の実施形態を示す図である。
===読み出し側SRAM===
図9をもとに、SRAM340を用いた符号化処理の流れについて説明する。なお、図9に示す処理の例では、SRAM340を2個設けるとともに、SRAM350を設けない場合とする。
図10をもとに、SRAM350を用いた符号化処理の流れについて説明する。なお、図10に示す処理の例では、SRAM350を2個設けるとともに、SRAM340を設けない場合とする。
100 ホストコンピュータ
200 符号化装置
210 ホストインタフェース部
220 DRAMアクセス制御部
230 ヘッダ処理部
240 スクランブル処理部
250 EDC処理部
251 レジスタ
260、290、310 セレクタ部
270 PO処理部
280 SRAM
300 PI処理部
320 エンコード制御部
330 8−16変調部
400 DRAM
500 アナログ信号処理回路
600 光ピックアップ
700 マイクロコンピュータ
800 ホストコンピュータ
810 符号化装置
820 DRAM
Claims (10)
- 光ディスクへの記録データを記憶装置へ一旦書き込んだ後、前記記録データに基づいてヘッダおよび誤り検出符号が付与されるセクタ単位のデータ群を構成するとともに前記セクタ単位のデータ群を複数集めて行列を形成することでブロック単位のデータ群を構成し、前記ブロック単位のデータ群に対する前記ヘッダおよび前記誤り検出符号を除いたスクランブル処理、前記ブロック単位のデータ群のうち各行を構成する第1のデータ群に対しての第1の誤り訂正符号の付与ならびに前記ブロック単位のデータ群のうち各列を構成する第2のデータ群に対しての第2の誤り訂正符号の付与を行う符号化装置において、
前記誤り検出符号の生成を行う誤り検出符号生成部と、
前記スクランブル処理を行うスクランブル処理部と、
前記第1の誤り訂正符号の生成を行う第1の誤り訂正符号生成部と、
前記第2の誤り訂正符号の生成を行う第2の誤り訂正符号生成部と、を有し、
前記誤り検出符号生成部、前記スクランブル処理部、前記第1の誤り訂正符号生成部、前記第2の誤り訂正符号生成部におけるいずれかの処理を並列化処理させるエンコード制御部を有すること、
を特徴とする符号化装置。 - 前記エンコード制御部は、
前記誤り検出符号生成部に対して、前記記憶装置から読み出された前記記録データを用いた前記誤り検出符号を生成するための演算処理を実行させるとともに、
前記スクランブル処理部に対して、前記読み出された前記記録データを用いた前記スクランブル処理を施すための演算処理を実行させ、さらに、
前記第1の誤り訂正符号生成部に対して、前記スクランブル処理が施された前記記録データを用いた前記第1の誤り訂正符号を生成するための第1の演算処理を実行させるとともに、
前記第2の誤り訂正符号生成部に対して、前記スクランブル処理が施された前記記録データを用いた前記第2の誤り訂正符号を生成するための第2の演算処理を実行させること、
を特徴とする請求項1に記載の符号化装置。 - 前記誤り検出符号、前記スクランブル処理が施された記録データの一方を選択して、前記第2の誤り訂正符号生成部に供給する第1のセレクタ部と、
前記誤り検出符号、前記スクランブル処理が施された記録データまたは前記第2の演算処理によって生成される前記第2の誤り訂正符号のいずれかを選択して前記第1の誤り訂正符号生成部に供給する第2のセレクタ部と、
前記記憶装置へ書き込まれる前記並列化処理の実行結果として、前記誤り検出符号、前記スクランブル処理が施された記録データ、前記第2の演算処理によって生成される前記第2の誤り訂正符号または前記第1の演算処理によって生成される前記第1の誤り訂正符号のいずれかを選択する第3のセレクタ部と、を有し、
前記エンコード制御部は、
前記第1乃至前記第3のセレクタ部における選択タイミングを設定することで、前記誤り検出符号生成部、前記スクランブル処理部、前記第1の誤り訂正符号生成部および前記第2の誤り訂正符号生成部に対して、前記並列化処理を行わせること、
を特徴とする請求項2に記載の符号化装置。 - 前記エンコード制御部は、前記第3のセレクタ部に対して、前記スクランブル処理が施された前記ブロック単位のデータ群に相当する前記記録データならびに当該記録データをもとに生成された前記第1の誤り訂正符号を選択させた後、引き続いて、前記ブロック単位のデータ群に相当する前記記録データをもとに生成された前記第2の誤り訂正符号を選択させること、を特徴とする請求項3に記載の符号化装置。
- 前記エンコード制御部は、
前記スクランブル処理が施された前記ブロック単位のデータ群に相当する前記記録データをもとに前記第2の誤り訂正符号が生成された後、前記第2のセレクタ部に対して、前記生成された第2の誤り訂正符号を選択させることで、
前記第1の誤り訂正符号生成部に対して、前記供給された前記第2の誤り訂正符号に対する前記第1の誤り訂正符号を生成するための前記第1の演算処理を実行させること、
を特徴とする請求項3に記載の符号化装置。 - 前記誤り検出符号、前記スクランブル処理が施された記録データまたは前記第1の演算処理によって生成される前記第1の誤り訂正符号のいずれかを選択するセレクタ部を有し、
前記エンコード制御部は、
前記スクランブル処理が施された前記ブロック単位のデータ群に相当する前記記録データをもとに前記第1の誤り訂正符号が生成された後、前記セレクタ部に対して、前記生成された第1の誤り訂正符号を選択させることで、
前記第2の誤り訂正符号生成部に対して、前記供給された前記第1の誤り訂正符号に対する前記第2の誤り訂正符号を生成するための前記第2の演算処理を実行させること、
を特徴とする請求項2に記載の符号化装置。 - 前記記憶装置と、前記誤り検出符号生成部および前記スクランブル処理部との間に、前記記憶装置から読み出された所定データサイズ分の前記記録データを一時的に格納する緩衝記憶装置を複数設けておき、
前記エンコード制御部は、
前記記憶装置から読み出された前記所定データサイズ分の前記記録データを一の前記緩衝記憶装置に一時的に格納させた後、前記誤り検出符号生成部および前記スクランブル処理部に転送させるとともに、
前記記憶装置から読み出されたつぎの前記所定データサイズ分の前記記録データを他の前記緩衝記憶装置に一時的に格納させること、
を特徴とする請求項1に記載の符号化装置。 - 前記第3のセレクタ部と前記記憶装置との間に、前記記憶装置から読み出された所定データサイズ分の前記記録データに関する前記並列化処理の実行結果を、一時的に格納する緩衝記憶装置を複数設けておき、
前記エンコード制御部は、
前記所定データサイズ分の前記記録データに対する前記並列化処理の実行結果を、一の前記緩衝記憶装置に一時的に格納させた後に前記記憶装置へ書き込ませるとともに、
つぎの前記所定データサイズ分の前記記録データに対する前記並列化処理の実行結果を他の前記緩衝記憶装置に一時的に格納させること、
を特徴とする請求項1または7に記載の符号化装置。 - 前記緩衝記憶装置は、SRAM(Static Random Access Memory)であることを特徴とする請求項7または8に記載の符号化装置。
- 前記記憶装置は、DRAM(Dynamic Random Access Memory)であることを特徴とする請求項1乃至9のいずれかに記載の符号化装置。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004076370A JP2005267719A (ja) | 2004-03-17 | 2004-03-17 | 符号化装置 |
CN2005100529853A CN1670853B (zh) | 2004-03-17 | 2005-03-04 | 编码装置 |
TW094107796A TWI310936B (en) | 2004-03-17 | 2005-03-15 | Encoding device |
US11/080,673 US7475324B2 (en) | 2004-03-17 | 2005-03-16 | Encoding apparatus for storing data to disk |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004076370A JP2005267719A (ja) | 2004-03-17 | 2004-03-17 | 符号化装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005267719A true JP2005267719A (ja) | 2005-09-29 |
Family
ID=34987797
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004076370A Pending JP2005267719A (ja) | 2004-03-17 | 2004-03-17 | 符号化装置 |
Country Status (4)
Country | Link |
---|---|
US (1) | US7475324B2 (ja) |
JP (1) | JP2005267719A (ja) |
CN (1) | CN1670853B (ja) |
TW (1) | TWI310936B (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI332650B (en) * | 2007-01-31 | 2010-11-01 | Realtek Semiconductor Corp | Error detection code generating circuit and encoding circuit utilizing which and the method of which |
JP4564520B2 (ja) | 2007-08-31 | 2010-10-20 | 株式会社東芝 | 半導体記憶装置およびその制御方法 |
US8479079B2 (en) * | 2010-04-09 | 2013-07-02 | International Business Machines Corporation | Integrated data and header protection for tape drives |
US8762805B2 (en) | 2010-12-01 | 2014-06-24 | International Business Machines Corporation | Decoding encoded data containing integrated data and header protection |
US20140129758A1 (en) * | 2012-11-06 | 2014-05-08 | Spansion Llc | Wear leveling in flash memory devices with trim commands |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11112358A (ja) * | 1997-09-30 | 1999-04-23 | Fujitsu Ltd | データの誤り訂正方法及び誤り訂正装置 |
JP4215844B2 (ja) * | 1997-11-05 | 2009-01-28 | 日本テキサス・インスツルメンツ株式会社 | 半導体記憶装置 |
JP2000251418A (ja) | 1999-02-26 | 2000-09-14 | Hitachi Ltd | デジタルデータ記録装置及びその再生装置並びに積符号生成方法 |
KR100685360B1 (ko) * | 2000-01-31 | 2007-02-22 | 산요덴키가부시키가이샤 | 회로 규모를 억제하며 고속의 오류 정정을 행하는 것이 가능한 오류 정정 장치 및 복호 장치 |
JP2001298371A (ja) | 2000-04-14 | 2001-10-26 | Nec Corp | 積符号の符号化装置、符号化方法および符号化のプログラムを記録した記録媒体 |
JP4130534B2 (ja) * | 2001-02-07 | 2008-08-06 | 株式会社東芝 | 情報記録媒体、情報記録装置、情報記録方法、情報再生装置、及び情報再生方法 |
JP2003263844A (ja) | 2002-03-07 | 2003-09-19 | Nec Electronics Corp | デジタルデータ符号化回路および符号化回路を備えたデジタルデータ符号化装置 |
JP2004022130A (ja) | 2002-06-19 | 2004-01-22 | Sanyo Electric Co Ltd | 符号誤り訂正装置 |
JP2004206798A (ja) * | 2002-12-25 | 2004-07-22 | Ricoh Co Ltd | 光ディスク装置のエンコードデータ符号回路 |
-
2004
- 2004-03-17 JP JP2004076370A patent/JP2005267719A/ja active Pending
-
2005
- 2005-03-04 CN CN2005100529853A patent/CN1670853B/zh not_active Expired - Fee Related
- 2005-03-15 TW TW094107796A patent/TWI310936B/zh not_active IP Right Cessation
- 2005-03-16 US US11/080,673 patent/US7475324B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
CN1670853A (zh) | 2005-09-21 |
US7475324B2 (en) | 2009-01-06 |
TW200601280A (en) | 2006-01-01 |
US20050210361A1 (en) | 2005-09-22 |
TWI310936B (en) | 2009-06-11 |
CN1670853B (zh) | 2010-04-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6357030B1 (en) | ECC block format for storage device | |
US6877126B2 (en) | Method and apparatus for data reproduction | |
JP5401581B2 (ja) | 記録方法及び再生方法 | |
JP4620541B2 (ja) | 誤り検出符号算出回路、誤り検出符号算出方法及び記録装置 | |
KR960011860A (ko) | 기록 매체에/로 부터 기록 및 재생 방법과, 그 기록 매체 | |
US7475324B2 (en) | Encoding apparatus for storing data to disk | |
US7225385B2 (en) | Optical recording method | |
JP2010218590A (ja) | 情報の記録媒体、記録方法、記録装置、再生方法及び再生装置 | |
JP2856072B2 (ja) | 情報記録方法、情報再生方法および情報再生装置 | |
US7127657B2 (en) | System and method for processing digital data while buffering digital data in a buffer memory | |
KR19980042386A (ko) | 부호 오류 정정 디코더 및 어드레스 발생 회로 | |
JP2008041227A (ja) | 光ディスク信号処理回路 | |
US20050055622A1 (en) | Device and method for generating error correction code | |
US20050216816A1 (en) | Error correction code generator, generation method of error correction code, error correction device, and error correction method | |
JPH087496A (ja) | ディスク記録・再生方法および装置 | |
JP4071789B2 (ja) | メモリアドレス発生装置及び方法 | |
JP3774423B2 (ja) | メモリ | |
JP5792574B2 (ja) | データ記録方法、データ再生方法、データ記録装置及びデータ再生装置 | |
JP2005267732A (ja) | 符号化装置およびその符号化方法 | |
JP3384402B2 (ja) | 情報再生方法及び情報再生装置 | |
JP4004102B2 (ja) | 符号誤り訂正検出装置 | |
JP3456210B2 (ja) | データ記録方法 | |
JP3995693B2 (ja) | 符号誤り訂正検出装置 | |
JP2000323996A (ja) | 誤り訂正積符号ブロックのためのデータ処理方法及び装置及び記録媒体 | |
US20110022929A1 (en) | Error correcting apparatus, method of controlling memory of error correcting apparatus, and optical disc recording/reproducing apparatus |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070208 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080714 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080722 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080919 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20081014 |