TWI310936B - Encoding device - Google Patents

Description

1310936 九、發明說明： 【發明所屬之技術領域】 本發明係關於一種編碼裝置。 【先前技術】 近幾年’作為光碟，星皆#丨丨，爪. f ” 早舄土（kite Once)或可重寫型 (Rewritable)等的 DVDiDi£H+ ] v ^ 主 gltal Versatile Disk 數位多 媒體的普及正在擴大。在_媒體的記錄方式中， 為再生品質作為目的，進行規格化，以便對成 ^、㈣象的育料（記錄資料）實施加優（scramMe)處理、 ^rr〇r C〇rrectlng Code ’錯誤訂正碼）編碼處理和 、凋义處理等之後進行記錄。以下，將對這些記錄資料 ^系列的處理叫做「編碼（Enc〇ding)處理」，將進行編碼 處理的裝置叫做「編碼裝置」。 以下，以第11、12、13、14圖為基礎，說明DVD的編 碼處理。 第U圖是用於說明DVD的資料記錄區（secter，扁形 记錄區段，本文中簡稱為記錄區）的概念圖。 首先’記錄資料係依每2 〇 4 8位元組進行分割。該被分 副的資料叫做主資料，對其前端附加12位元組的標頭 (header)。該標頭由 4 位元組的 ID( Identification Code 識別碼）、相對其ID的2位元組錯誤檢測編碼（IED : Id hr〇r Detection Code ID檢錯碼）、複製保護資訊等6位 元組的預約資料（CPM : Copyri ght Management Code 版權 ΛΛ-

官理碼）構成。另外，在主資料末尾附加4位元組的EDC 316846 1310936 (Error Detection Code檢錯碼）。該EDC是相對於附加 標頭的主資料的檢測錯誤編碼。 對主資料附加有標頭和EDC的總2〇64位元組的資料， 係作為被分為172位元組單位的172位元組(行⑽刪众 12列（row)的資料記錄區來處理。另外，對資料記錄區中 的主資料的2048位元組’從包含在標頭的iD的位元7， 將位元4的資訊作為加擾密鑰（scrambling key)，實施利 用PN(Pseudo random N〇ise虛擬隨機雜訊）系列加法運算 的加擾處理（scrambling)。 第12圖是用來說明1)仰的1ECC區塊（bl〇ck)的概余 圖。 。 16個資料記錄區彙集而形成172位元組χ 192列的矩 陣（以下稱資料記錄區群）。$夕卜，對於該資料記錄區，生 成並附加作為相對構成列的172位元組的資料群的改錯碼 (error correction c〇de)的内奇偶校驗（PI : Inter c〇de 馨Parity)，及作為相對構成行的192列份的資 的外奇偶校驗（weParity)。另外，外奇= 驗⑼和内奇偶校驗PI是藉由對已經實施加擾處理的2064 位元組之主資料實施規定的運算處理而生成者。 附加有外奇偶校驗P0和内奇偶校驗PI的丨82位元組 •(行）x 208列的資料叫做1ECC區塊，作為進行糾錯處理或 -錯誤檢測處理的單位來處理。另外，如第13圖所示，進行 1EC—C區塊的列更換，以使16列的外奇偶校驗⑼依序配置 在每一列附加内奇偶校驗PI的每一個資料記錄區後面。在 316846 7 1310936 此，在一個資料記錄區附加1 〇位元組的内奇偶校驗p i和 外奇偶校驗P0的182位元組X 13列的資料是作為記錄記 錄區來處理。並且，對i 6個記錄記錄區所構成的iecc區 塊份的資料實施8-16調變或NRZI轉換等之後，進行對DVD 媒體的記錄。 第14圖是包含進行上述編碼處理的編碼裝置的系統 構成圖。 4 編碼裝置810將從主電腦800轉送過來的記錄資料暫 時寫入 DRAM(Dynamic Random Access Memory 動態隨機存

取s己憶體）82〇中。在此，DRAM820是適用於SDRAM (Synchronous DRAM)等的高集成化的揮發性記憶體，—般 作為DVD媒體所處理的大容量記錄資料的緩衝記憶體來使 用。 、’-扁碼衣置81 0係對寫入該])RAM820中的記錄資料，在 母人處理中依序進行標頭的生成附加、加擾處理、£ d匸 鲁的生成附加 '外奇偶校驗P0及内奇偶校驗PI的生成附加 等—系列處理。 [專利文獻1 ] 曰本特開2004-221 30號公報 【發明内容】 (發明所欲解決之課題） 但是，如第14圖所示，在編碼裝置8丨〇中，依序進行 加擾處理、EDC的生成附加、外奇偶校驗p〇和内奇偶校驗 Η的生成附加等一系列處理。由此，在到編碼處理的每— 3】6846 1310936 個處理中的—個處理執行結束為止 ' m ^ ^ ^間内’到其處理徭 ㈣進仃的其他處理為止，產生等伎 間）。 才間（處理開始寺待時 ^ ’編碼處理的每一個處理伴隨向 裝置的存取（寫入/讀出）。因此， u寻沾存 每-個處理，從而伴隨編碼處理的每一個處：:：：里的 820 ^存裝ΐ的存取所需時間（存取時間二累積 待時間或向儲存裝置的存取時中理開始等 謀求編碼處理的進―步高速化。·τ'積寺成仏礙，很難 (解決課題之手段） 置，==題:主要的本發明，是-種編碼裳 /、r册向光碟的記錄資料漸 錄資料構成附加標頭及二誤檢測編:=二： :貝料群，並且，藉由彙集前述記錄區單二位 |來形成矩陣，從而構成區塊單位的資料：位◊夕個麟 相對於前述區塊單位的資料 ，進仃·去除 編名馬的加擾處理，·相對前述區塊H頭和前述錯誤檢測 列的第-資料群的第文二早立貝料群中、構成每- 早位資料群中、構成每—行的第 ^削述區塊 附加；且苴且右_—义 貝抖外的弟二改錯碼的 測編碼生成邻.進4m則編碼的生成的錯誤檢 述第=的加擾處理部-行前 二改錯碼的生成的第=成部，及進行前述第 曰&生成部；且具有並列化處理 316846 9 131〇93β 讀測㈣生«、前述加㈣理部 曰碼生成部、前述第二改錯碼生成部中的任弟—改 控制部。 處理的編碼 根據本發明，可以提供一種使光 碼處理高速化的％# …十、際伴隨的編 — 』、日〕编碼裝置及其編碼方法。 【實施方式】 〈系統構成〉 第1圖是包含本發明第一實施形態 系統的整I#描士（g) σ ’我Ϊ之光碟 。。：構成圖。另外，在本實施形態中，作為對象的 ”疋早舄里或可重寫型等記錄型DVD媒體。 ， 2⑽、t碟系統主要係由主電腦⑽、數位信號處理電路 AM400、類比信號處理電路5〇〇、光 電腦700所構成。 。況扣600、微 主電腦100例如是安裝有光碟儲存裝 的個人带俨埜处丄士， 、 ”，.占鍵線内） 數位信號處理電路2⑽轉送作為光碟10 等）。豕的。己錄貝料（影像貧料 '圖像資料、聲音資料 數位信號處理電路200是例如以SDp〇)igitais卿】 :⑽or數位信號處理器)的形態，將數位控制跟縱伺服 或聚焦伺服㈣數位伺服部、數位控制編碼/解碼等_ 用信號處理的DVD用信號處理部進行單晶片化的電路。在 此’本實施形態的編碼裝置係實施數位信號處理電路⑽ 中的DVD用信號處理部的一個功能。 由此，在後述的數位信號處理電路2〇〇的說明中，係 ]〇 316846 1310936 以本實施形態的編碼裝置為中心加以說明。另外，亦可 上述數位他部和_用信號處理部分別作為—個 ^ 理’並且’亦可將_用信號處理部中、編碼/解^每: 別作為一個晶片，亦即將本實施形態的編碼裝 置作為早獨的一個晶片來實施。 =信號處理電路酬『編碼裝置』）係將主電腦1〇〇 轉运匕來的記錄資料暫時寫人_4〇〇。然後

醜侧的記錄資料實施_的編碼處理等預定的U 唬處理。另外，在本實施形態中，係採用適合於高隼成化 和大容量儲存的 SRAM(StatiG RandQm AeGess Me赠 酬彻，但除此之外，還可以採用識等揮發性記慢體 或快閃記'隱體、EEP_(電子抹除式唯讀記憶 性記憶體。 丁开坪糸 —類比信號處理電路500係對由數位信號處理電路2〇〇 貫施規定龍位信號處理的記錄㈣進行位於光拾訊器 6 0 0内的半導體雷射（省略圖示）之驅動控制等的規定類比 :號處理。另外，也可以將類比信號處理電路5〇〇和數位 信號處理電路200集成為一個晶片來實施。 光拾訊器6 0 0具備本莫，轉帝為+ ... 侑牛V月旦田射、光檢測器、光學透鏡 或伺服用致動器(均省略圖示），根據由類比信號處理電路 500實施規定類比信號處理的記錄f料進行半導體雷射的 驅動控制等’射ά對光们Q進行㈣用之雷射光。 微電腦70G係管理數位信號處理電路咖、類比信號 處理電路5GG、光拾訊器_等光碟裝置整體的控制。 ]] 316846 1310936 〈DRAM的位址空間〉 / 第2圖是說明構成規定為DVD的邏輯格式的1Ε(χ區塊 “（更換列之前）的資料與DRAM40〇的丨Ε(χ區塊份的位址空間 (以下稱dram位址空間）之間的對應關係的圖。另外，以 下’將構成1ECC區塊的資料標記為i位元組單位的資料（以 下稱為符號）「B . i、j (i、j為自然數）」。 在1ECC區塊中，每12列x 172行份的符號群構成一 :鲁個資料記錄區。並且，彙集16個該資料記錄區而形成矩陣 -的192(12x 16)列X 172行的符號群r β丄、Κρο至、 J = 0至171)」成為内奇偶校驗ΡΙ和外奇偶校驗ρ〇進彳 糾錯對象的資料記錄區。 、 每一個資料記錄區中、前端12位元組的符號群「Β工、 ==12χη(㈣至15)，w至⑴」，構成對每資料記錄區 j加的標頭（ί D、！ ED、CPM)。該標頭分別儲存在DRAM位址 :間中設定的區域A(『第—儲存區域』）内。另外，在區 :A =，對每構成丨2位兀組標頭的符號，附加表示與其對 ㈣資料記錄區前端列的列位址和對應於符號行順序的、行 # _每個資料記錄區中、除了前端12位元組和末尾4 -2兀組以外的符號群分別構成2048位元組的主資料。該 • 位元組的主資料係儲存在DRAM位址空間中設定的區 二f内。另外，在區域B中，對每構成2048位元組主資料 、付唬，附加與符號排列順序相對應的列位址和行位址。 ^個資料§己錄區中、末尾4位元組的符號群「b j、 316846 1310936 ：](1 = 12X n(n=1至16)-卜]=168至171)」，係構成對每資 '料記錄區附加的EDC。另外，EDC係儲存在⑽遞位址空間 •'中設定的區域C内。另外，在區域c中’對每構成4位元 、、且EDC的符號附加表示對應於資料記錄區最終列的列位址 和對應於符號行順序的行位址。 對每一個貢料記錄區中、構成每一列的符號群分別附 加由10位元組構成的内奇偶校驗ρι「β丨、j(i = 〇至19卜 —鲁j 172至181)」。並且，對構成每一行的符號群分別附加由 :16位元組構成的外奇偶校驗p〇「B p j(i = 192至2〇7、 至Π1)」。該内奇偶校驗ρι和外奇偶校驗ρ〇係分別儲存 在DRAM位址空間中設定的區域D(『第二儲存區域』）和區 再者，對構成外奇偶校驗PO的每一列的符號群「B i、 J(\ 192至207’ j=0至171)」附加相對於該符號群的内奇 ^又PI「B i ' .192 至 m，j = 172 至 181)」。該内 可偶板驗PI係儲存在!)謹位址空間中設定的區域F内。 另外，符號群「B 至m，㈣幻？1)」也可 以设為相對於内奇偶校驗ρι「β ^ ](1 =()至191，广HZ 至1 81)」的外奇偶校驗ρ〇。 人如此’按照實際生成標頭、加擾資料EDC'内奇偶校 ^ ΡΙ、外奇偶校驗Ρ0的順序，在1Ecc區塊的份的卯翊 =空間中預先劃分區域A至區域f。藉&，如後前述， 將亚列化的編碼處理的每一個執行結果寫入瞧。。之 丨不，可以有效地進行對DRAM4〇〇的存取。 316846 13 1310936 另外，在對DRAM400進行以1個符號為單位的寫入/ 讀出時，指定對應於該丨個符號的列位址和行位址來進 行。另外，在對DRAM400進行以1ECC區塊中的i列為單位 的寫入，出時，首先指定列位址後，按順序更新行位址來 進订。亚且，結束向被指定列的寫入/讀出之後，進行下一 列的寫入/讀出。 《第一實施形態》 .〈數位信號處理電路（編碼裝置）〉 立對第1圖中所示的數位信號處理電路2〇〇(『控制 部』）、即本實施形態的編碼裝置的詳細構成進行說明。 =部(…咖是控制與主電腦_之間資 枓收达的；丨面。主I/F部210在編碼處理時 100 ^ ^ r 5处里蚪，將從主電腦 子先碟扁置（一點鏈線内）轉送的記錄資 取控制部22〇轉送。結果，從主電腦1〇〇轉送過來1 貝枓係以2048位元組(主資料)為單位進 >入到DRAM400。另外，作為主I/F 曰可寫

(Advanced Technolo.v Att , 例如採用 ATAPI ecology Attachment Packet Interface . AT封包連接介面）。 nte]~face 咖存取控制部220係控制向咖400的寫入β 二Γ二:的寫入/讀出是根據編物j部〜2〇 戊號，2圓所示，區塊的每 標頭處理部230係生成附加給每一 2二 位兀_頭。遠已生成的標頭係由咖存取控制部咖 316846 14 1310936 寫入到DRAM300。 ，擾，理部24。係對由聽存取控制部22。從⑽錢 買出的主資料，逐次執行將和該主資料同時 頭所含❿的位元7到位元4的資訊作為加擾密餘_ = 列加法運异，亦即用來實施加擾處理的運算處理。已妹杏 施過加擾處理的主資料一齊向選擇部260、290、310供 EDC處理部250係與加擾處理並列，依序進行背J _由DRAM存取控制部220從麵3〇〇讀出的主資料和^豕， 生成4位元組EDC用的運算處理（以下稱edc處理）。^且 EDC處理部25〇在將EDC的運算中的中間軸以下稱㈣ 中間貢料）儲存在暫存器251的同時，_起向選擇部MO 29〇、31°供給。另外’作為EDC，例如可以採用奇偶校驗 位兀、CRCCCycl ic Redundancy Code 循環冗餘瑪）耸 選擇部釋第-選擇部』）係根據從編⑽ 以規一定的選擇時序供給的控制信號八，選擇由加擾處理部 240貫施過加擾處理的主資料或EDC中 P◦處理部哪第二改錯碼生成部』=^；26〇 中达擇元的貧料逐次執行用來生成外奇偶校驗P0(『第二 改錯碼』）的運算處理（以下稱P0處理。『第—；畜# 1 一 、 Pp - 昇_王里』）。 另外’作為外奇偶校驗P0，可以採用裏德·索〉、欠勞碼 (Reed-Solomon code)等。 但是，由於是以資料記錄區群的每—列為單位從讎! 400讀出主資料，故在讀出最終資料記錄區中、最終列的 主資料為止，未算出與資料記錄區群的每—行相對應的外 316846 1310936 奇偶校驗p 〇。因此，竹兔爾士入7 ^丄 ^ ΑΛ Α 作為用於儲存外奇偶校驗Ρ0的運嘗 中的中間貧料（以下稱Ρ0中門：欠 是^

280 〇 ㈣中間貝枓)的儲存裝置，設有SRAM 如第=示，2δ〇係為了儲存與資料記 的Γ—灯（仗弟0行到第171行）相對應的中間資料，需要 有母1“于X難元組份的儲存容量 貧料儲存在测挪，同時—起向選擇部29〇、 選擇部29〇(『第二選擇部』）係根據從編碼控制部、3°2〇 ^定的選擇時序供給的控制信號Β，選擇已經實施過加0 k處理的主貧料' E D C中間資料或ρ 〇巾間資料的任 =處理部戰『第-改錯碼生成部』）係對選擇部咖 中达擇完的資料逐次執行用以生成内奇偶校驗ρι( 改在曰碼』）的運算處理（以下稱ρι處理。『第—運算處理 結果，已經生成的内奇偶校驗^向選擇部31〇供給。另』: 作為内奇偶校驗？！，可以採用裏德·索 一olomon code)等。 選擇部31〇(『第三選擇部』）係根據從編碼控制部32〇 =定的選擇時序供給的控制信號〇，選擇已經實施過加 從處理的主資料、EDC中間資 驗Π的任一者。 中間貝枓或内奇偶校 編喝控制部320係管理數位信號處理電路2〇〇的纟扁 =里的整體控制’在適當時序内生成向咖存取控制部 、供給的位址資料或命令資料等記憶體存取控制作號、 或向選擇部260、290、310供給的控制信號A、B、°d、。 316846 16 1310936 ,結果，從DRAM400逐次讀出資料記錄區群所包含的主資 料。並且，在選擇部训中，逐次選擇並列化處理加擾處 一理、EDC處理、PI處理、P0處理的執行結果，再重新寫入 '卯賴400。此時，在DRAM400中構成1ECC區塊。 8-16调變部330係對DRAM400中構成的1ECC區塊實 施交錯（interleave)處理、8 —16調變處理、冊ZI調變處 理。並且，已經由8-16調變部33〇實施過規定處理的資料 係轉送到類比信號處理電路5〇〇。 ·. 〈編碼處理的流程〉 ===概要=二 第4圖是說明有關本發明的編碼處理流程的流程圖。 另外’在以下的說明中，沒有特別的說明，係以數位信號 處理電路200為動作主體。 首先，數位k號處理電路2〇〇係藉由主I/F部21〇接 收從主電腦1GG轉送過來的記錄資料⑼⑼）。該記錄資料 係以2048位兀組（主育料）為單位被分割，同時，由⑽遽 存取控制部220暫時寫入到DRAM4〇〇(S4〇l)。接著，由標 頭處理部23G生成附加給f料記錄區的標頭。該已生成的 標頭係由DRAM存取控制部22〇寫入到DRAM4〇〇(S4〇2)。 、。。藉由DRAM存取控制部22〇，從卯龍4〇〇以ΐΕα區塊 為單位、洋細5兄疋以每1符號為單位來逐次讀出資料記錄 區群所包含的主資料（S4Q3)。將該已經讀出的主資料供給 到加擾處理部24〇、EDC處理心5Q，將已實施過加擾處理 EDC心理的主貝料逐次供給到叩處理部mo、ρι處理部 Π 316846 1310936 300。結果，作為並列化處理，執行加擾處理、edc處理、 PO處理及PI處理（S404)。然後，藉由選擇器31◦和記億 體存取控制部220將並列化處理的每一個執行結果逐次寫 入到 DRAM400(S405)。 如此，本發明的編碼裝置係在對寫入到dram4〇〇的主 資料進行構成⑽區塊用的編碼處理時，因為並列化處理 加擾處理、EDC處理、P0處理和PI處理，所以只要一次讀 丨出寫入到DRAM400的主資料就可以。結果，和以往的愔況 1比較，可以減少對DRAM400等儲存裝置的存取次數，進一 步可實現編碼處理的高速化。 第i列白勺處理=== 第5圖是用於說明對構成_區塊的第}列的符號群 「Bl、j(j = 〇至171)」以1符號單位進行編碼處理的流程 圖。 首先，在第5圖中所示的期間A中，從DRAM400讀出 '1ECC區塊的第1列第◦行相對應的符號Bl、0。將該已讀 出的符號Bl、o供給到加擾處理部24〇和咖處理部25〇。 結果，在加擾處理部⑽中生成料號B :、〇實施加擾處 理的加擾育料Sl、〇，同時，在咖處理部25〇中以符號 B i、0為基礎生成中間資料e i、〇。 接著在第5圖中所示的期間B _ ㈣$ i ^ α 在選擇器310中被選擇後’寫入到匪彻。另外，加擾 貧料s ”Q並列於向DRA咖的寫入，藉由選擇器26(Γ 供給到PG處理部270，同時藉由選㈣供^ ρι成

]<S 316S46 1310936 •理部300。另外，在p〇處理部27〇中，從sram28〇讀出第 1一1列為止的PO處理中所運算的PO中間資料〇 、〇。 1果，在PO處理部270中，以加擾資料Si、M〇p〇中間 育料為基礎’生成P0中間資料〇1、〇,同時，在Η處理 ：以加擾資料Sl、〇為基礎，生成N巾間資料丨 然後’在第5圖中所示的期間c中，將第】列為止 PO處理中所運笞的ΡΟ Φ ) § ^ .、， 中間貝料0 i、〇儲存在SRAM280。 亚列於向SRAM28Q的儲存，從DRAM讀出與下„ 二里:列第1订對應的符號Bl、卜反覆進行上述的編碼 17卜另：：在第5圖中所示的期間D中，設為對第！列第 171仃為止的符號「B i Ύ · J弟 處理的,ί·主、± j (卜0至1 71)」結束規定的編码 處理的W。此時，PI巾間資…i、⑺ !=^组份的内奇偶校驗「?11、](_至18〇二 ^ Κ^172^ 18〇7ΐ7Γ-Γ! - __ . 凡，·且為單位寫入到DRAM400。 一 ^(12χη(η=1 至 16)~1)列的處理 _ 第6圖是用於說明斜签， 群「Β11、]士0至17n C區塊的第11列的符號 理的流程圖。另外，在第1符號群為單位進行編碼處 進行EDC的寫入的情況。J的編石馬處理中’是對DRAM400

區塊的弟I]列第167行相 门 -iliLL 相對應的符號B11、167為基礎， 336846 19 1310936 生成加擾資料Sll、167和EDC中間資料以卜丨⑺的情況。 然後，在第6圖中所示的期間B中，將加擾資料S11、工67 -寫入到DRAM400，同時生成p〇中間資料〇u、167和ρι中 間資料I 11、167。 在此，EDC中間資料E1丨、丨67係變為附加給第一資料 記錄區的最後的4位元組的「EDCU、冗卜丨⑽至171)」。 因此’在第6圖中所示的從期間c到期間f中，以丄位元 組為單位，將「,edcu、Kj = 168至171)」寫入到誦4〇〇。 另外’在第6圖中所示的從期間C到期間F中，並列. 丨71)」向drAM400的寫入，以「EDC 11 至171)」為基礎，依序生成⑼中間資料川、 j (j = 1 6 8至1 71)及PI中問眘把 …, 宁間貝枓1 11、J(j = 168至171)。 二6圖中所示的從期間F中所生成的Π中間 二、=為第11列最後的1。位元組的内奇偶校 驗1 PIll，j = 172$ ΐίη ^ 門G以徭內大/ 」。因此，在第6圖中所示的從期 間G以伋，内可偶校驗「pi u - 組為單位寫入到DRAM4〇〇。 ~至181」以1位元 …從第192列到2〇7列為止的處理… 第7圖是用於說明對 群Γ B1 92、j (j = 〇至} 71)，以〜塊的第1 92列的符號 理的流程圖。另外，在第 仃唬群為單位進行編碼處 牧乐i y Ζ列的绝m a 對於作為料偶校驗P。㈣號群；·B19广巾，是生成相 的改錯碼的内奇偶校驗PI的情況。92、心0至Π1)」 百先’在到第191列為止 扁馬處理中，運算最後的 316846 20 1310936 16列x m位兀組份妁外奇偶校驗「P0 i、](i = 1 920至 207 ’ ]·一0至1Ή)」，同時將其外奇偶校驗「p〇 士、j(i = 1 92〇 207 至 171)」儲存在 SRAM280。 在此’在第7圖中所示的期間a中，從SRAM28〇讀出 外可偶杬驗P0192、0。然後，藉由選擇器31〇將該已經讀 出的外奇偶校驗P〇l92、〇寫入到DRAM4〇〇。 另外’並列於外奇偶校驗p〇 192、〇向DRAM400的寫 :鲁入’外可偶校驗P0192、〇係藉由選擇器29〇供給到p I處 '理部300。結果’在pi處理部3〇〇中，以外奇偶校驗p〇丨92、 〇為基礎’生成PI中間資料I 192、0。而且，用以生成這 木X的PI中間貧料的處理，是以外奇偶校驗「p〇 192、]·( j=〇 至171)」的1位元組為單位而依序進行的。結果，在第7 圖所不的期間B中，生成第1 92列第172行的PI中間資料 I 192 、 171 。 另外’ Ρί中間資料I 192、171變為第191列的最後 φ的1 0位元組份的内奇偶校驗「ρι 192、]·(尸丨72至181 )」。 因此’在第7圖所示的期間C以後，將内奇偶校驗「PI 1 92、 J(J = 172至181)」以1位元組為單位寫入到DRAM400中。 • 但是’在上述的處理中，根據寫入到SRAM280中的外 ‘可偶权驗「P〇 1、j(i = l 92至207，]· = 〇至171)」，作為相 對於該外奇偶校驗P〇的改錯碼，生成内奇偶校驗「pi i、 j( l-l 92至207，j = 172至181)」。由此，為了對資料记錄 區群每一列進行PI處理而設置的PI處理部300也矸以兼 用在相對於外奇偶校驗P0的PI處理。結果，可以抑剎數 1310936

位信號處理電路2〇。的電路規模的擴大。 另外’符號群「Bl、W，2至207, ] = 172至181)」 校驗=㈣對於附加給㈣記錄轉㈣—列的内奇偶 為 1 Kl = Q至192，卜172至181)」的改錯碼。作 ^、下的改錯石馬，因裏德·索洛蒙碼（Reed-Sol omon ⑶化）的限制，係採用外奇偶校驗p〇。 由下卜’作為用卩生成該外奇偶校驗P〇的結構，可以藉 广m第1圖所示構成的-部分來實施。例如， …、需SRAM28G及從SRAM28G向選擇器29Q供給pQ中 =構、。另外，新設儲存pI處理部3⑽所生成之PI中間 貝料的適當的儲存手段（SRAM等），將儲存在該儲存手 PI中間資料向選擇器260供給。 、 *藉由以上的變更，生成相對於資料記錄區群每—列的 内可偶扠驗PI之後，將該生成的内奇偶校驗ρι儲存在上 述儲存機構。此時，在選擇器26〇中選擇上述儲存手段所 籲储存的内可偶校驗PI的結果，在P0處理部270中，生成 相對於該已經選擇的内奇偶校驗ρι的外奇偶校驗。由 此，在對内奇偶校驗p I進行的p〇處理中也可以兼用為了 對貝料記錄區群每一行進行P0處理而設的p〇處理部… -2 70。結杲，可以抑制數位信號處理電路2〇〇的電路規 擴大。 0 《第二實施形態》 〈數位信號處理電路（編碼裝置）〉 第8圖是數位信號處理電路2〇〇 (『控制部』）、即本 ^16846 1310936 發明之編碼裝置的其他實施形態的圖。 構上和第1圖所示的實施形態不同點在於抓 麵存取控制部220、加擾處理部240與EDC處理ς咖 之間的多個⑷咖錄綱；設在選擇器31G與咖存取 控制部220之間的多個（n個）SRAM35〇。 AM340是用以暫時儲存從DRAM4⑽讀出的規定資升 Η刀的主資料的緩衝儲存裝置。作為該緩衝儲存裝置' =可以採用讓之外的儲存裝置，但是，採用和麵侧 才目比不$要更新動作且存取時間短的测，則更適於本發 明的編碼處理的高速化。 另外，SRAM340的儲存容量變為上述的規定資料大 二。作為該規定資料大小，因為對_權—般進行以資 料=錄區群的-列為單位的寫人/讀出，所以最好設為構成 貧料記錄區群—列的資料群的資料大小即「Π2位元組」。 此外，SRAM340的儲存容量不限於「⑺位元組」，也可以

是貢料記缝群中、構成多個⑴列的資料群的資料大小即 「172位元組x k ,。 、SRAM350是用以儲存從测35〇讀出的規定資料大小 份的主資料相關的編碼處理的執行結果的緩衝儲存裝置D 作為該緩衝儲存裝置雖'然可以採用s議之外的儲存裝 置，但最好以和咖34Q同樣宗旨，採用srm。 另夕1 SRAM3〇〇的儲存容量變為上述的規定資料大 作為該規定資料大小，目為對DRA_0 -般進行以資 料記錄區群的一列為單位的寫入/讀出，所以最好設為對構 316846 23 1310936 成貧料記錄區群一列的資料群的資料大 位元組」進行「1 G位元組」之内奇偶γ亦即對「1 72 182位元組」。另外，SRM35〇的儲存容旦/運异的 位元组」，也可以是對資料記錄區群中里不限於「1 82 aa ,, „ 構成多個（1 )列份 的貝枓鮮的賢料大小即「1 72位元組x〗J 1 元 」進行「10位 x1」内可偶校驗PI加法運算的「182位元組。 〈編碼處理的流程〉 」 ===讀出侧的SRAM= = = 程。基礎，說明利用s_〇的編碼處理的流 咖4圖所示的處理的例子中，是設置兩個 SRAM340、且沒有設置SRAM35〇的情況。 在下面的說明中，將對資料記錄區群的第1(1 = 〇至Η 編碼處理的期間叫做第1周期，將構成資料記錄區 群的弟1列的資料群叫做第工列資料，將對第以資料的 編，處理的執行結果叫做第丄列處理資料。另外，只要沒 有特別說明，係以數位信號處理電路2〇〇為動作之主體。 首先，在第卜1周期内，從DRAM400讀出下一個第工 周期所利用的第丄列資料，同時將該讀出的第i列資料逐 次儲存在SRAM340。 接著，在第1周期内，將儲存在一方SRAM340内的第 1列貝料分別轉送到加擾處理部240和EDC處理部250。結 果&為起進行相對於該第i列資料的加擾處理、edc 處理’逐有PI處理、p〇處理。執行這些並列化處理的結 果，對DRAM400诔十诠 4 -人舄入第i列處理資料。 316S46 1310936 另外在第1周期内，並列於將第i列資料從一方的 SRM340分別轉送到加擾處理部240和EDC處理部250的 處理，從DRAM400讀出下一個第1 + 1周期中利用的第 列貢料’同時，將該讀出的第⑴列資料逐次储存在另/ 方的SRAM3—40。然後，在第⑴周期以後，結束對資料纪 錄區群的第上91列的編碼處理為止，反覆進行上述處理。 。如此，藉由設置多個SRAM34〇，從而並列於對資料記 錄區群的任思1列份的資料的編碼處理，從繼窮〇出 與資料記錄區群的下一個列相對應的資料。因此，不等将 中的育料的讀出’就可以開始加擾處理、EDC處 '二、、处理、PI處理等編碼處理的每一個處理。由此，哥 以謀求編碼處理的更高速化。 ===寫入側的SRAM= = = 程。而I，六圖為基％ ’ 5兄明利用SRAM350的編碼處理的流 ，在第】〇圖所示的處理的例子中， 別AM350且沒有設置SRA则的情況。巾疋叹置兩個 在下面的說明中，將斜資料 列進行端石… 群的第1(1=0至191) 仃 '扁碼處理的期間叫做第} 群的第1列的資料群叫做第：列資二料記錄區 的編碼處理的'彳對灰弟1列貧料 、、乃古4± 仃'、°不Η做弟1列處理資料。另外，口要 叹有特別說明，係以數位信號處理 另外一要 首先，在第卜】周期内，對:路200為動作之主體。 作為相對於第卜]列資料的 啊 列處理資料。 3鳧理之執仃結果的第α-] 316846 ^10936 接著在第丨周期内，讀出彳法在 第η列處理資料财子在—方的遞350的 期内，並列於第另外，在第1周 對第列處理資料向__的寫人，执行 理。因此，對另-方一逐 處理資料。然後，在：枓的編碼處理的執行結果的第1列 區群 弟1 + 1周期以後，到結束對資料記錄 ' 一列的編碼處理為止，反覆進行上述處理。 m ^ S由叹置多個SRAM350，從而並列於相對數擄 群的任意1列份的資料的編碼處理，對DRAM400進 ::己錄區群的前面列對應的資料的寫入。因此，不等

卢仃杲向DRAM4〇〇的寫入，就可以開始加擾處理、EDC :處理、p I處理等編碼處理的每一個處理。因此， 可以謀求編碼處理的更高速化。 β然而，設置SRAM340或SRAM350的任意一方都可以。 仁疋，如第8圖所示，藉由組合SRAM340和SRAM350 ,從 籲而和叹且SRAM340或SRAM350的任意一方相比，可以使編 碼處理更高速化。 如上，說明本發明的實施形態，但是，上述實施形態 疋為了容易理解本發明，並不是用來限定解釋本發明。本 ,發明可以在不脫離其宗旨下進行變更/改良，同時，本發明 包括其等效物。 【圖式簡單說明】 第1圖是說明本發明第一實施形態的光碟系統的整體 構成的圖。 316846 1310936 第2圖是用於說明光碟的邏輯格式與⑽趟的位址空間 之間的對應關係的圖。 第3圖是說明P〇處理用SRAM的位址空間的圖。 第4圖是說明本發明第一實施形態的編碼裝置的處理 的流程圖。 第5圖是說明本發明第一實施形態的編碼裝置之處理 的圖 的圖 的圖 的圖 第6圖是說明本發明第—實施形態的編碼裳置之處理 〇 第7圖是說明本發明第一實施形態的編碼裝置之處理 〇 第8圖是說明本發明其他實施形態的編碼裝置之構成 的圖 第9圖是說明本發明其他實施形態的H裝置之處 理 第10圖是說明本發明其他實施形態的編 理的圖。 \且的處 第11圖是說明DVD的資料記錄區的圖。 第12圖是說明DVD的ECC區塊的圖。 第13圖是說明謂的資料記錄區的圖。 第14圖是說明習知編碼處理的圖。 [主要元件符號說明】 10 光碟 ίΛααΓίΛ 200 編碼裝置 100、800主電腦 210 主介面部 3J6846 27 1310936

220 DRAM存取控制部 230 標頭處理部 240 加擾處理部 250 EDC處理部 251 暫存器 260、 290、310選擇部 270 PO處理部 280 > 340 ' 350 SRAM 300 PI處理部 320 編碼控制部 330 8-16調變部 400 DRAM 500 類比信號處理電路 600 光拾訊器 700 微電腦 810 編碼裝置 820 DRAM

Claims (1)

1310936 十 Λ '' ...................一第94】07796號專利申請安 甲清專利範圍： ® : ^ H ^ (98年1月23 $ .一種編碼裝置，係蔣 —~一 一 ‘ 置後，根據前述記錄、碟的記錄資料暫時寫入儲存裝 的記錄區單位的資料貝群、，構成^加^員及錯誤檢測編碼 的多個資料群來开/且错由棄集前述記錄區單位 群；且進行··去除相^ ’從而構成區塊單位的資枓 ^頌和前述錯誤檢測編的貝㈣之則述 位資料群中、構成 擾處理’相對前述區塊單 附加；及相對於前作1第一資料群的第-改錯碼的 弟二資料群的第二改 中構成母一厅的 進行前述錯誤忿Γ 其特徵在於具有： 成部； J、、扁石馬的生成的錯誤檢測編石馬生 進=前述加擾處理的加擾處理部’· 部 =仃則述第-改錯喝的生成的第—改錯碼生成 進行前述第二改錯碼的&士 M _ 且具有並列化處理1、f扭、 9弟一改錯碼生成部； 擾處理部m &錯誤檢測編碼生成部、前述加 成部中任一卢搜成邛刖述弟二改錯碼生 處理的編碼控制部；直中， 執行=ΓΓ制部係對於前述錯誤檢測編碼生成部 料的前、t.辑 前述储存裝置讀出的前述記錄資 月j述釦誤檢測編碼的運算處理； 出的對於前述加擾處理部執行實施利用前述已讀 )則述，己錄資料的前述加擾處理的運算處理； 3]6846修正本 29 1310936 (98 年 1 月 並士，對前述第-改錯碼生成部，執行用以生成 已赵貫施過前述加擾處理的前述記錄資 一改錯碼的第一運算處理； 則^弟 同日!，對前述第二改錯碼生成部’執行用以 _已經貫施過前述加擾處理的前述記錄資料的前述 二改錯碼的第二運算處理。 2·如申請專利範圍第1項之編碼I置，其中，具有： 錯誤檢測編碼、已經實施前述加擾處理的 方’並對前述第二改錯碼生成部供給的第 錯誤檢測編碼、已經實施前述加擾處理的 碼中ΓΓ述第二運算處理所生成的前述第二改錯 擇部；^ 前述苐―改錯碼生成部供給的第二選 行社：為寫入前述儲存裝置的前述並列化處理的執 π果，選擇前述錯誤檢測編碼、 理的記錄資料、由前述第二運算處理處 或由前述第-運算處理所生成的 碼中任-個的第三選擇部； 、弟改I 、ρ前述編碼控制部係藉由設定前述第一 运擇部的選擇時序，從 1处弟— 前述加擾處理檢測編碼生成部、 錯碼生成曾…―改錯碼生成部和前述第二改 攻。卩進仃珂述並列化處理。 如申請專利範圍第2項之編碼裝置，其中， 3】6846修正本 30 1310936 第94107796號專利申含杳索 一 （98年1月23曰； 削述編碼控制部係對前述第三選擇部，選擇已經實 施前述加擾處理之相當於前述區塊單位資料群的前述 記錄資料、及以該記錄資料為基礎所生成的前述第^改 錯碼後，繼續選擇以相當於前述區塊單位資料群 記錄資料為基礎所生成的前述第二改錯碼。 4.如申請專利範圍第2項之編碼裝置，其中， 别述編碼控制部係藉由以相當於已經實施前述加 ==述區塊單位資料群的前述記錄資料為基礎 别4 —改錯碼後，對前述第二選 生成的第二改錯碼， k弹則述所 «叩對則述第 前述所供給的 雅蝎生戚部執行用以生成相對 述第-運算處理。#文錯馬的則逑弟一改錯碼的前 5.如中請專利範圍第1項之編碼1置，其中， 具有選擇前述錯誤檢測編碼、.、\ 理的記錄資料、或由前述第前述加擾處 -改錯碼中任一個的選擇部； < 彳生成的前述第 月IJ述編碣控制部係藉由以相 擾處理的前述區塊單位資料 /已楚實施前述加 生成前述第一改錯、述圮錄資料為基礎 成的第—改錯碼，’’、、則处邊擇部，選擇前述所生 广而對前述第二改錯碼生成 =所供給的前述第一改錯碼的前^用以生成相對 述弟二運算處理。 k弟二改錯碼的前 316846修正本 31 _6.如申請專利範圍第ljf 第941°:^巧 - a前述儲存裝置、前述改;ϋ其中， 理部之間設置多個暫時儲疒…二馬生成部與前述加擾處 定資料大小份的前述記錄述儲存裝置讀出的規 前述編碼控制部係將％1^緩衝儲存裝置； 規定資料大小份的前述錯存裝置讀出的前述 ㈣褒置後，轉送到前述錯在前述緩衝 擾處理部； 、、’扁馬生成部和前述加 並且將從前述儲存裝 料大小份的前述記錄資料 個前述規定資 儲存裝置。 、 子在其他的前述緩衝 7.如申請士利範圍第3項之編碼裝置，其中， 在則述第三選擇部與前述儲存門 暫Β年傲左Ρ 乂、4*H 夏之間δ又置多個 曰枯餉存攸别述儲存裝置讀出的規定 U =資料相關的前述並列化處理執行結果 、前述編碼控制部係將相對前述規定資料大 前述記錄資料的前述並列化處理 姓里 ^ 在則述緩衝儲存裝置後，寫入到前述儲存裝置. 將㈣於下-個前述規定資料份的前述 故貝料的前述並列化處理之執行結果暫時儲存在复 他的前述緩衝儲存裝置。 /、 8.如申請專利範圍第6項之編碼裝置’其中，前述緩衝儲 存裝置是 SRAM(Statlc Rand⑽ Access Mem〇q ,靜態 316846修正本 1310936 第94107796號專利申請案 (98年1月23日） 隨機存取記憶體）。 9.如申請專利範圍第7項之編碼裝置，其中，前述緩衝儲 存裝置是 SRAM(Static Random Access Memory，靜態 隨機存取記憶體）。 33 316846修正本