JP2003263844A

JP2003263844A - デジタルデータ符号化回路および符号化回路を備えたデジタルデータ符号化装置

Info

Publication number: JP2003263844A
Application number: JP2002062274A
Authority: JP
Inventors: Hirotake Takeuchi; 浩毅竹内
Original assignee: NEC Electronics Corp
Current assignee: NEC Electronics Corp
Priority date: 2002-03-07
Filing date: 2002-03-07
Publication date: 2003-09-19

Abstract

(57)【要約】【課題】ＤＶＤのデジタルデータの符号化処理に要する
メモリ容量を低減でき、また、符号化処理を高速に実行
する技術を提供する。【解決手段】ｉ番目の時間では、データブロックＤＢ_i
が端子６から入力され、ＩＥＤ，ＥＤＣを生成しＩＤ等
とともにＩＤ−ＲＡＭの表面側に格納し、スクランブラ
初期値設定回路の表面側の初期値に基づいてスクランブ
ルされたデータを用いてＰＯ符号を生成しＰＯ−ＲＡＭ
の表面側に格納する。並行してデータブロックＤＢ_i-1
が端子７から入力され、スクランブラ初期値設定回路の
裏面側の初期値に基づいてスクランブルされたデータと
ＩＤ−ＲＡＭの裏面側のデータとＰＯ−ＲＡＭからのＰ
Ｏ符号によりＰＩ符号を生成する。ｉ＋１番目の時間で
は表面側と裏面側を交代してデータブロックＤＢ_i+1 が
端子６から入力され、データブロックＤＢ_i が端子７か
ら入力され、同様の処理を繰り返す。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、デジタルデータの
符号化回路に関し、特に、ＤＶＤへのデータ記録時にお
ける符号化のためのデジタルデータ符号化回路および符
号化回路を備えたデジタルデータ符号化装置に関する。

【０００２】

【従来の技術】データ記憶媒体として利用されるＤＶＤ
では、データは図７（ｂ）に示すＥＣＣ（Ｅｒｒｏｒ
ＣｏｒｒｅｃｔｉｏｎＣｏｄｅ）ブロックの配置構造
をもって記録される。１つのＥＣＣブロックは１６のデ
ータセクタを含み、ＤＶＤに記録される画像・音声デー
タであるデータメインデータは１データセクタ分のデー
タ（２０４８バイト）毎に分割され、図７（ａ）に示す
ように、各データセクタの先頭にはアドレス情報とその
セクタの素性とを表す４バイトのＩＤと、ＩＤのエラー
検出符号である２バイトのＩＥＤ（ＩＤＥｒｒｏｒ
Ｄｅｔｅｃｔｉｏｎｃｏｄｅ）と、コピーライト管理
情報である６バイトのＣＰＲ＿ＭＡＩ（Ｃｏｐｙｒｉｇ
ｈｔＭａｎａｇｅｍｅｎｔＩｎｆｏｍａｔｉｏｎ）
とが付加される。また、各データセクタの最後尾にはそ
のデータセクタに対するエラー検出符号である４バイト
のＥＤＣ（ＥｒｒｏｒＤｅｔｅｃｔｉｏｎＣｏｄ
ｅ）が付加される。図７（ａ）に示すように、データセ
クタは、エラー訂正符号化のために１７２バイト×１２
行のデータ構造にさらに分割される。Ｄ０〜Ｄ２０４７
は１データセクタ分（２０４８バイト）のメインデータ
を表す。

【０００３】ＤＶＤへの記録データでは、データの信頼
性を向上させるために１６のデータセクタを１つのデー
タブロックとし、データブロックに対してリードソロモ
ン符号である積符号を求め、それらをＥＣＣとして付加
し使用する。このようなエラー訂正符号の計算が行われ
る単位であるデータブロックはＥＣＣブロックとも呼ば
れる。

【０００４】データブロック（ＥＣＣブロック）の積符
号化では、まず縦方向（列方向）のバイト列ごとに符号
化を行う。これをＰＯ（ＰａｒｉｔｙｏｆＯｕｔｅ
ｒ；外符号）生成と呼ぶ。ＰＯ生成により得られた１６
バイトの符号は、図７（ｂ）に示すように、対応する列
の後に縦方向に（１６行に渡って）付加される。列方向
の符号化によるＰＯ符号は全体で１７２バイト×１６行
となる。

【０００５】次に、ＥＣＣブロックの横方向（行方向）
について、バイト行ごとに符号化を行う。これをＰＩ
（ＰａｒｉｔｙｏｆＩｎｎｅｒ；内符号）生成と呼
ぶ。ＰＩ生成により得られた１０バイトの符号は、図７
（ｂ）に示すように、対応する行の後に付加される。付
加されるＰＩ符号は全体で１０バイト×２０８行とな
る。なお、図７（ｂ）でＰＩ／ＰＯはＰＯ符号のバイト
行に対するＰＩ符号であることを示す。次に、図８
（ｃ）に示すように、２０６４バイトのスクランブル済
データセクタを１７２バイト×１２行のデータ構造に再
構成し、１６のスクランブル済データセクタ（１つのＥ
ＣＣブロック）に対してＰＯ符号の生成およびＰＩ符号
の生成を行う。その後、インタリーブと呼ばれる処理に
より、ＥＣＣブロックのデータセクタ（１７２バイト×
１２行）に該データセクタに対応するＰＩ符号部を加え
た１２行と、それに続けてＰＯ符号部の１行を抜き出し
て付加した１８２バイト×１３行を１つの記録フレーム
とし、ＰＯ符号部およびＰＩ符号部が付加されたＥＣＣ
ブロックを１６の記録フレームに順次変換する。

【０００６】この後は、記録フレームの１行を２等分
し、各々の９１バイトに対して先頭に２バイト分のシン
ク（Ｓｙｎｃ）コードを付加することにより２４１８バ
イトの物理セクタを得る。このようにして得られる物理
セクタに必要な変調処理を行ったものをディスクに書込
むことによってＤＶＤへの記録が行われる。

【０００７】

【発明が解決しようとする課題】図８の符号化処理を行
なう装置（第１の従来技術とする）では、データを一時
記憶するためにメモリを備えており、（１）各データセ
クタに対するＥＤＣの生成および付加、（２）メインデ
ータのスクランブル実行、（３）ＥＤＣが付加されたＰ
Ｏ符号生成及び付加、（４）ＰＩ符号生成及び付加、の
それぞれの処理のたびに、外部メモリに記憶されたＥＣ
Ｃブロック分（例えば３２ｋバイト）のデータを読み出
し次のデータを生成している。したがって、これらの読
出し時間が符号化処理の高速化に対する制限要因となっ
ていた。

【０００８】この問題点に対して、特開２００１−１５
６６４９号公報には、スクランブラとＥＤＣ生成回路と
パリティ生成回路とを備え、外部メモリにアクセスして
読み出したＥＣＣブロック分のデータを用いてスクラン
ブルとＥＤＣ生成とを並行して行い、その直後にパリテ
ィ生成を行うことにより、上記の外部メモリへのアクセ
ス（１）〜（４）のうちの（１），（２），（４）を１
回のアクセスに削減する技術を開示している（第２の従
来技術）。しかしながら、この第２の従来技術では、パ
リティ生成においてはスクランブル済のデータセクタ部
分の各行に対して順次ＰＩ符号の生成を行って外部メモ
リに書き込むので、その後、ＰＯ符号を生成するとき
に、（３）に相当する外部メモリからの読み出しと、Ｐ
Ｏ符号およびＰＯ符号に対するＰＩ符号の書き込みが必
要なため、さらなる高速化が要求される場合には制限要
因となる。また、外部メモリには、物理セクタを記録部
へ連続的に供給するために必要なＥＣＣブロック分（１
８２バイト×２０８行）の記憶領域に加えて、ＰＩ符号
およびスクランブル済データセクタのＥＣＣブロック分
を一時記憶する記憶領域（計１８２バイト×１９２行）
をも必要とするので、これらの記憶領域として確保され
る分だけ外部メモリにおけるホストコンピュータからの
受信データの格納領域が減少することになり、ホストコ
ンピュータからのデータの書込パフォーマンスが低下す
る。

【０００９】一方、デジタルＶＴＲの符号化において外
部メモリを削減する技術が特開平８−１２９８３６号公
報に開示されている（第３の従来技術）。この第３の従
来技術では、画像データの処理に関してＣ２符号（外符
号でＰＯ符号に相当）を格納するＣ２符号メモリを信号
処理回路に内蔵し、画像データの符号化のときにデータ
行を順次読み込んでＣ１符号（内符号でＰＩ符号に相
当）を生成しバッファを介して外部へ出力するとともに
列方向のＣ２符号演算を行ってＣ２符号メモリに格納
し、データ行に対するＣ１符号の生成および出力を終了
した後にＣ２符号をＣ２符号メモリから行ごとに読み出
し、Ｃ２符号部のＣ１符号を生成してバッファを介して
外部へ出力する。入力されたデータが連続的に処理され
て外部に出力されるので出力間隔を調整するための一時
記憶が不要であり、また、小容量のＣ２符号メモリを内
蔵することにより外部メモリにＣ２符号を含むデータ全
体を記憶する必要がなくなるので、デジタルＶＴＲの符
号化において外部メモリを大幅に削減することができ
る。

【００１０】しかしながら、ＤＶＤにおいては、各デー
タセクタの先頭にＩＤ，ＩＥＤ，ＣＰＲ＿ＭＡＩを付加
し、最後尾にそのデータセクタに対するエラー検出符号
であるＥＤＣを付加する処理が必要なため、また、ＥＤ
Ｃはスクランブル前のメインデータを用いて生成され、
ＥＣＣ（ＰＯ符号およびＰＩ符号）はスクランブル済の
メインデータを用いて生成されるため、第３の従来技術
をそのまま適用することはできない。第３の従来技術を
ＤＶＤに適用する場合には、まず外部メモリからＥＣＣ
ブロック分の各データセクタを読み込んでＩＤ，ＩＥ
Ｄ，ＣＰＲ＿ＭＡＩを付加しＥＤＣを生成したのちにメ
インデータのスクランブルを行い、ＩＤ，ＩＥＤ，ＣＰ
Ｒ＿ＭＡＩ、スクランブル済メインデータおよびＥＤＣ
を一旦外部メモリに書き込んで保持することが必要とな
り、その後にそのＥＣＣブロックについてＩＤ，ＩＥ
Ｄ，ＣＰＲ＿ＭＡＩ、スクランブル済メインデータおよ
びＥＤＣが含まれるデータセクタを読み出してデジタル
ＶＴＲにおけると同様な符号化処理を行うことになる。
これによりデジタルＶＴＲの場合のように入力データを
連続的に処理して出力することができなくなり、物理セ
クタを記録部へ連続的に供給するためにはＥＣＣブロッ
ク分（１８２バイト×２０８行）の記憶領域が外部メモ
リに必要となる。

【００１１】本発明の目的は、ＤＶＤのデジタルデータ
の符号化処理に要するメモリ容量を低減でき、また、符
号化処理を高速に実行する技術を提供することであり、
具体的には、第２の従来技術を適用した場合および第３
の従来技術をＤＶＤの符号化処理に適用した場合に比較
して、これらの従来技術で符号化処理および出力処理の
ために外部メモリに確保されていた記憶領域を削減で
き、また、これらの従来技術と同等以上に高速な符号化
処理が可能なデジタルデータ符号化回路および符号化回
路を備えるデジタルデータ符号化装置を提供することで
ある。

【００１２】

【課題を解決するための手段】本発明の第１の発明のデ
ジタルデータ符号化回路は、外部メモリから供給される
メインデータに対して誤り訂正符号として積符号を生成
するデジタルデータ符号化回路において、前記外部メモ
リから読み出されたメインデータのＩＤに対するエラー
検出符号を生成するＩＥＤ生成回路と、前記メインデー
タに対するエラー検出符号を生成するＥＤＣ生成回路
と、前記メインデータ、前記ＩＤ、前記ＩＤに対するエ
ラー検出符号及び前記メインデータに対するエラー検出
符号により第１の誤り訂正符号を生成する第１の誤り訂
正符号生成回路とを有する第１の符号化処理部と、前記
メインデータに対する前記第１の誤り訂正符号を記憶す
る第１の内部メモリと、前記メインデータに対する前記
ＩＤ、前記ＩＤに対するエラー検出符号及び前記データ
に対するエラー検出符号とを記憶する第２の内部メモリ
と、前記外部メモリから読み出した前記メインデータと
前記第１及び第２の内部メモリからそれぞれ読み出した
前記メインデータに対する前記第１の誤り訂正符号、前
記ＩＤ、前記ＩＤに対するエラー検出符号及び前記メイ
ンデータに対するエラー検出符号とから第２の誤り訂正
符号を生成する第２の誤り訂正符号生成回路と、前記第
１の誤り訂正符号、前記ＩＤ、前記ＩＤに対するエラー
検出符号、前記メインデータに対するエラー検出符号及
び前記第２の誤り訂正符号を前記メインデータに付加し
て出力する誤り訂正符号付加回路とを有する第２の符号
化処理部と、を備えて構成される。

【００１３】第２の発明のデジタルデータ符号化回路
は、ＣＰＵの制御のもとに外部メモリに格納されたメイ
ンデータを順次入力しデータブロック毎にＥＣＣ符号を
生成し付加して出力するＤＶＤの符号化回路において、
２つの格納部を有する第１の内部メモリと、２つの格納
部を有する第２の内部メモリと、第１の端子から表面側
入力データブロックのデータストリームを入力し該デー
タストリームのデータセクタ毎にＩＤ，ＣＰＲ＿ＭＡＩ
を入力してＩＥＤおよびＥＤＣを生成しＩＤ，ＩＥＤ，
ＣＰＲ＿ＭＡＩおよびＥＤＣを前記第１の内部メモリの
表面側用に指定された格納部に格納するとともにＩＤ，
ＩＥＤ，ＣＰＲ＿ＭＡＩおよびＥＤＣを所定の位置に付
加したデータに基づいて前記表面側入力データブロック
に対する外符号を生成して前記第２の内部メモリの表面
側用に指定された格納部に書き込む表面側処理部と、第
２の端子から裏面側入力データブロックのデータストリ
ームを入力しデータセクタ毎に対応するＩＤ，ＩＥＤ，
ＣＰＲ＿ＭＡＩおよびＥＤＣを前記第１の内部メモリの
裏面側用に指定された格納部から読み出してデータセク
タの所定の位置に付加したデータに基づいてデータセク
タ部分の内符号を生成するとともに前記第２の内部メモ
リの裏面側用に指定された格納部から外符号を読み出し
て外符号部の内符号を生成し外符号および内符号が付加
された裏面側入力データブロックを所定の配置構造に整
列して第３の端子へ出力する裏面側処理部とを備え、前
記第１の端子に表面側入力データブロックが前記外部メ
モリから転送入力されて表面側処理が実行されると同時
に前記第２の端子に前記表面側入力データブロックより
もひとつ前に前記第１の端子に転送入力され表面側処理
が行われたデータブロックが裏面側入力データブロック
として前記外部メモリより転送入力されて裏面側処理が
実行され、前記裏面側入力データブロックに対応するデ
ータの第３の端子への出力が終了すると前記第１の内部
メモリの表面側用に指定されていた格納部と裏面側用に
指定されていた格納部とが交替し、次の入力側データブ
ロックおよび裏面側入力データブロックに対して同様の
処理を繰り返すことを特徴としている。

【００１４】第３の発明のデジタルデータ符号化装置
は、第１の発明の符号化回路と前記デジタルデータ符号
化回路の第１の端子に接続されたバスと、前記バスに接
続され装置全体を制御するＣＰＵと、メインデータが格
納された外部メモリと、前記ＣＰＵの制御のもとにメイ
ンデータのデータブロックを前記外部メモリから第１の
チャネルを経由して前記バスに転送するとともに、前記
データブロックよりひとつ前に第１のチャネルを経由し
て転送されたデータブロックを前記外部メモリから第２
のチャネルを経由して前記デジタル符号化回路の第２の
端子に転送するバス管理回路とを有して構成される。

【００１５】第４の発明のデジタル符号化回路は、ＣＰ
Ｕの制御のもとに外部メモリに格納されたメインデータ
を順次入力しデータブロック毎にＥＣＣ符号を生成し付
加して出力するＤＶＤの符号化回路において、第１の端
子からＩＤおよびＣＰＲ＿ＭＡＩを入力しＩＤに基づい
てＩＤエラー検出符号ＩＥＤを生成してＩＤ，ＩＥＤ，
ＣＰＲ＿ＭＡＩを出力するＩＥＤ生成回路と、前記第１
の端子から１データセクタ分のメインデータを入力する
毎に該メインデータとＩＥＤ生成回路から出力されるＩ
Ｄ，ＩＥＤおよびＣＰＲ＿ＭＡＩに基づいてデータセク
タ用エラー検出符号ＥＤＣを生成して出力するＥＤＣ生
成回路と、第１および第２の初期値格納部を有し選択信
号が第１のレベルのときに第１の初期値格納部が表面側
用に第２の初期値格納部が裏面側用に指定され前記選択
信号が第２のレベルのときに第２の初期値格納部が表面
側用に指定され第１の初期値格納部が裏面側用に指定さ
れ、表面側用に指定された初期値格納部は第１の端子か
ら入力する初期値を格納するとともに格納された初期値
を表面側出力端から出力し、裏面側用に指定された側の
初期値格納部は格納された初期値を裏面側出力端から出
力するスクランブラ初期値設定回路と、前記第１の端子
から１データセクタ分のメインデータを入力する毎に該
メインデータを前記スクランブラ初期値設定回路の表面
側出力端から出力される初期値に基づいて決定されるス
クランブルパタンでスクランブル処理して出力する第１
のスクランブラと、前記ＩＥＤ生成回路の出力と前記Ｅ
ＤＣ生成回路の出力と前記第１のスクランブラの出力と
を入力しデータセクタ毎にＩＤ，ＩＥＤ，ＣＰＲ＿ＭＡ
Ｉ，１データセクタ分のスクランブル済メインデータ，
ＥＤＣの順序にデータを整列して出力する第１のマルチ
プレクサと、前記第１のマルチプレクサからデータを入
力して外符号演算を実行し１データブロック分の外符号
の生成を完了したのち生成された外符号を順次出力する
外符号生成回路と、第１および第２のデータ格納部を有
し、前記選択信号が第１のレベルのときに第１のデータ
格納部が表面側用に第２のデータ格納部が裏面側用に指
定され前記選択信号が第２のレベルのときに第２のデー
タ格納部が表面側用に第２のデータ格納部が裏面側用に
指定され、表面側用に指定されたデータ格納部に前記第
１のマルチプレクサの出力からデータセクタ毎にＩＤ，
ＩＥＤ，ＣＰＲ＿ＭＡＩ，ＥＤＣを選択的に入力してデ
ータブロック分のＩＤ，ＩＥＤ，ＣＰＲ＿ＭＡＩ，ＥＤ
Ｃを格納し、裏面側用に指定されたデータ格納部から該
データ格納部に格納されているＩＤ，ＩＥＤ，ＣＰＲ＿
ＭＡＩ，ＥＤＣを出力する第１の内部メモリと、第１お
よび第２の符号格納部を有し前記選択信号が第１のレベ
ルのときに第１の符号格納部が表面側用に第２の符号格
納部が裏面側用に指定され前記選択信号が第２のレベル
のときに第２の符号格納部が表面側用に第１の符号格納
部が裏面側用に指定され、表面側用に指定された符号格
納部に前記外符号生成部から出力されるデータブロック
分の外符号を入力して格納し、裏面側用に指定された符
号格納部から該符号格納部に格納されているデータブロ
ック分の外符号を出力する第２の内部メモリと、第２の
端子から１データセクタ分のメインデータを入力する毎
に該メインデータを前記スクランブラ初期値設定回路の
裏面側出力端から出力される初期値に基づいて決定され
るスクランブルパタンでスクランブル処理して出力する
第２のスクランブラと、データセクタ部のデータ行につ
いては前記第１の内部メモリの裏面側用に指定されたデ
ータ格納部からＩＤ，ＩＥＤ，ＣＰＲ＿ＭＡＩ，ＥＤＣ
を読み出して入力し前記第２のスクランブラからスクラ
ンブル済のメインデータを入力してデータ行毎に内符号
を生成して出力し、外符号部のデータ行については前記
第２の内部メモリの裏面側用に指定された符号格納部か
ら外符号を読み出して入力してデータ行毎に内符号を生
成して出力する内符号生成回路と、前記第１の内部メモ
リの裏面側用に指定されたデータ格納部からＩＤ，ＩＥ
Ｄ，ＣＰＲ＿ＭＡＩおよびＥＤＣを読み出して入力し前
記第２のスクランブラからスクランブル済メインデータ
を入力し前記第２の内部メモリの裏面側用に指定された
側から外符号を読み出して入力し前記内符号生成回路か
ら内符号を入力し、これらのデータを所定の配置をとる
ように切替制御して第３の端子へ出力する第４のマルチ
プレクサと、を備え、前記外部メモリより転送された表
面側入力データブロックのデータストリームを前記第１
の端子から入力しデータセクタ毎にＩＤ，ＣＰＲ＿ＭＡ
Ｉを入力してＩＥＤおよびＥＤＣを生成してＩＤ，ＩＥ
Ｄ，ＣＰＲ＿ＭＡＩおよびＥＤＣを前記第１の内部メモ
リの表面側用に指定されたデータ格納部に格納しデータ
セクタ毎にメインデータを前記スクランブラ初期値設定
回路の表面側用に指定された初期値格納部の初期値に基
づいて決定されるスクランブルパタンでスクランブルし
ＩＤ，ＩＥＤ，ＣＰＲ＿ＭＡＩおよびＥＤＣを所定の位
置に付加して構成したデータに基づいて前記表面側入力
データブロックに対する外符号を生成して前記第２の内
部メモリの表面側用に指定された符号格納部に書き込む
表面側処理と、前記表面側入力データブロックよりもひ
とつ前に前記第１の端子に転送入力され表面側処理が行
われたデータブロックが前記外部メモリより転送されて
裏面側入力データブロックのデータストリームとして前
記第２の端子から入力しデータセクタ毎にメインデータ
を前記スクランブラ初期値設定回路の裏面側用に指定さ
れた初期値格納部の初期値に基づいて決定されるスクラ
ンブルパタンでスクランブルし前記第１の内部メモリの
裏面側用に指定されたデータ格納部からデータセクタに
対応するＩＤ，ＩＥＤ，ＣＰＲ＿ＭＡＩおよびＥＤＣを
読み出してデータセクタの所定の位置に付加したデータ
に基づいてデータセクタ部分の内符号を生成するととも
に前記第２の内部メモリの裏面側用に指定された符号格
納部から外符号を読み出して外符号部の内符号を生成し
外符号および内符号が付加された裏面側入力データブロ
ックを所定の配置構造に整列して第３の端子へ出力する
裏面側処理とを並行して実行し、前記裏面側入力データ
ブロックに対応するデータの第３の端子への出力が終了
すると前記選択信号のレベルが切り替わって次の入力側
データブロックおよび裏面側入力データブロックに対し
て同様の処理を繰り返すことを特徴としている。

【００１６】第５の発明のデジタルデータ符号化装置
は、第３の発明のデジタルデータ符号化回路と、前記デ
ジタルデータ符号化回路の第１の端子に接続されたバス
と、前記バスに接続され装置全体を制御するＣＰＵと、
メインデータが格納された外部メモリと、前記ＣＰＵの
制御のもとにメインデータのデータブロックを前記外部
メモリから第１のチャネルを経由して前記バスに転送す
るとともに、前記データブロックよりひとつ前に第１の
チャネルを経由して転送されたデータブロックを前記外
部メモリから第２のチャネルを経由して前記デジタル符
号化回路の第２の端子に転送するバス管理回路とを有し
て構成される。

【００１７】第６の発明のデジタルデータ符号化回路
は、ＣＰＵの制御のもとに外部メモリに格納されたメイ
ンデータを順次入力しデータブロック毎にＥＣＣ符号を
生成し付加して出力するＤＶＤの符号化回路において、
第１の端子からＩＤおよびＣＰＲ＿ＭＡＩを入力しＩＤ
に基づいてＩＤエラー検出符号ＩＥＤを生成してＩＤ，
ＩＥＤ，ＣＰＲ＿ＭＡＩを出力するＩＥＤ生成回路と、
第１および第２の固定データ格納部を有し、選択信号が
第１のレベルのときに第１の固定データ格納部が表面側
用に指定され第２の固定データ格納部が裏面側用に指定
され前記選択信号が第２のレベルのときに第２の固定デ
ータ格納部が表面側用に指定され第１の固定データ格納
部が裏面側用に指定され、前記第１の端子から入力する
固定データを表面側用に指定された固定データ格納部に
格納するとともに格納された固定データを表面側出力端
から出力し、裏面側用に指定された固定データ格納部に
格納された固定データを裏面側出力端から出力する固定
データ設定回路と、第１および第２の選択範囲格納部を
有し、選択信号が第１のレベルのときに第１の選択範囲
格納部が表面側用に指定され第２の選択範囲格納部が裏
面側用に指定され前記選択信号が第２のレベルのときに
第２の選択範囲格納部が表面側用に指定され第１の選択
範囲格納部が裏面側用に指定され、前記第１の端子から
入力するセクタ選択範囲を表面側用に指定された選択範
囲格納部に格納するとともに格納されたセクタ選択範囲
を表面側出力端から出力し、裏面側用に指定された選択
範囲格納部に格納されたセクタ選択範囲を裏面側出力端
から出力するセクタ選択範囲設定回路と、前記第１の端
子入力するデータセクタのセクタ番号が前記セクタ選択
範囲設定回路の表面側出力端から出力されるセクタ選択
範囲に含まれる場合には前記固定データ設定回路の表面
側出力端から入力する固定データを選択してメインデー
タとして出力し前記第１の端子入力するデータセクタの
セクタ番号が表面側用に指定された選択範囲格納部に格
納されたセクタ選択範囲に含まれない場合には前記第１
の端子６から入力したメインデータを選択して出力する
第１のマルチプレクサと、前記第１のマルチプレクサか
ら１データセクタ分のメインデータを入力する毎に該メ
インデータとＩＥＤ生成回路から出力されるＩＤ，ＩＥ
ＤおよびＣＰＲ＿ＭＡＩに基づいてデータセクタ用エラ
ー検出符号ＥＤＣを生成して出力するＥＤＣ生成回路
と、第１および第２の初期値格納部を有し選択信号が第
１のレベルのときに第１の初期値格納部が表面側用に第
２の初期値格納部が裏面側用に指定され前記選択信号が
第２のレベルのときに第２の初期値格納部が表面側用に
指定され第１の初期値格納部が裏面側用に指定され、表
面側用に指定された初期値格納部は第１の端子から入力
する初期値を格納するとともに格納された初期値を表面
側出力端から出力し、裏面側用に指定された初期値格納
部に格納された初期値を裏面側出力端から出力するスク
ランブラ初期値設定回路と、前記第１のマルチプレクサ
から１データセクタ分のメインデータを入力する毎に該
メインデータを前記スクランブラ初期値設定回路の表面
側出力端から出力される初期値に基づいて決定されるス
クランブルパタンでスクランブル処理して出力する第１
のスクランブラと、前記ＩＥＤ生成回路の出力と前記Ｅ
ＤＣ生成回路の出力と前記第１のスクランブラの出力と
を入力しデータセクタ毎にＩＤ，ＩＥＤ，ＣＰＲ＿ＭＡ
Ｉ，１データセクタ分のスクランブル済メインデータ，
ＥＤＣの順序にデータを整列して出力する第２のマルチ
プレクサと、前記第２のマルチプレクサからデータを入
力して外符号演算を実行し１データブロック分の外符号
の生成を完了したのち生成された外符号を出力する外符
号生成回路と、第１および第２のデータ格納部を有し、
前記選択信号が第１のレベルのときに第１のデータ格納
部が表面側用に第２のデータ格納部が裏面側用に指定さ
れ前記選択信号が第２のレベルのときに第２のデータ格
納部が表面側用に第２のデータ格納部が裏面側用に指定
され、表面側用に指定されたデータ格納部に前記第１の
マルチプレクサの出力からデータセクタ毎にＩＤ，ＩＥ
Ｄ，ＣＰＲ＿ＭＡＩ，ＥＤＣを選択的に入力してデータ
ブロック分のＩＤ，ＩＥＤ，ＣＰＲ＿ＭＡＩ，ＥＤＣを
格納し、裏面側用に指定されたデータ格納部から該デー
タ格納部に格納されているＩＤ，ＩＥＤ，ＣＰＲ＿ＭＡ
Ｉ，ＥＤＣを出力する第１の内部メモリと、第１および
第２の符号格納部を有し前記選択信号が第１のレベルの
ときに第１の符号格納部が表面側用に第２の符号格納部
が裏面側用に指定され前記選択信号が第２のレベルのと
きに第２の符号格納部が表面側用に第１の符号格納部が
裏面側用に指定され、表面側用に指定された符号格納部
に前記外符号生成部から出力されるデータブロック分の
外符号を入力して格納し、裏面側用に指定された符号格
納部から該符号格納部に格納されている１データブロッ
ク分の外符号を出力する第２の内部メモリと、第２の端
子から入力するデータセクタのセクタ番号が前記セクタ
選択範囲設定回路の裏面側出力端から出力されるセクタ
選択範囲に含まれる場合には前記固定データ設定回路の
裏面側出力端から入力する固定データを選択してメイン
データとして出力し前記第２の端子から入力するデータ
セクタのセクタ番号が裏面側用に指定された選択範囲格
納部に格納されたセクタ選択範囲に含まれない場合には
前記第２の端子から入力したメインデータを選択して出
力する第３のマルチプレクサと、前記第３のマルチプレ
クサから１データセクタ分のメインデータを入力する毎
に該メインデータを前記スクランブラ初期値設定回路の
裏面側用に指定された初期値格納部に格納された初期値
に基づいて決定されるスクランブルパタンでスクランブ
ル処理して出力する第２のスクランブラと、データセク
タ部のデータ行については前記第１の内部メモリの裏面
側用に指定されたデータ格納部からＩＤ，ＩＥＤ，ＣＰ
Ｒ＿ＭＡＩ，ＥＤＣを読み出して入力し前記第２のスク
ランブラからスクランブル済のメインデータを入力して
データ行毎に内符号を生成して出力し、外符号部のデー
タ行については前記第２の内部メモリの裏面側用に指定
された符号格納部から外符号を読み出して入力してデー
タ行毎に内符号を生成して出力する内符号生成回路と、
前記第１の内部メモリの裏面側用に指定されたデータ格
納部からＩＤ，ＩＥＤ，ＣＰＲ＿ＭＡＩおよびＥＤＣを
読み出して入力し前記第２のスクランブラからスクラン
ブル済メインデータを入力し前記第２の内部メモリの裏
面側用に指定された側から外符号を読み出して入力し前
記内符号生成回路から内符号を入力し、これらのデータ
を所定の配置をとるように切替制御して第３の端子へ出
力する第２のマルチプレクサと、を備え、前記外部メモ
リより転送された表面側入力データブロックのデータス
トリームを前記第１の端子から入力しデータセクタ毎に
ＩＤ，ＣＰＲ＿ＭＡＩを入力してＩＥＤおよびＥＤＣを
生成してＩＤ，ＩＥＤ，ＣＰＲ＿ＭＡＩおよびＥＤＣを
前記第１の内部メモリの表面側用に指定されたデータ格
納部に格納しデータセクタ毎にメインデータを前記スク
ランブラ初期値設定回路の表面側用に指定された初期値
格納部の初期値に基づいて決定されるスクランブルパタ
ンでスクランブルしＩＤ，ＩＥＤ，ＣＰＲ＿ＭＡＩおよ
びＥＤＣを所定の位置に付加して構成したデータに基づ
いて前記表面側入力データブロックに対する外符号を生
成して前記第２の内部メモリの表面側用に指定された符
号格納部に書き込む表面側処理と、前記表面側入力デー
タブロックよりもひとつ前に前記第１の端子に転送入力
され表面側処理が行われたデータブロックが前記外部メ
モリより転送されて裏面側入力データブロックのデータ
ストリームとして前記第２の端子から入力しデータセク
タ毎にメインデータを前記スクランブラ初期値設定回路
の裏面側用に指定された初期値格納部の初期値に基づい
て決定されるスクランブルパタンでスクランブルし前記
第１の内部メモリの裏面側用に指定されたデータ格納部
からデータセクタに対応するＩＤ，ＩＥＤ，ＣＰＲ＿Ｍ
ＡＩおよびＥＤＣを読み出してデータセクタの所定の位
置に付加したデータに基づいてデータセクタ部分の内符
号を生成するとともに前記第２の内部メモリの裏面側用
に指定された符号格納部から外符号を読み出して外符号
部の内符号を生成し外符号および内符号が付加された裏
面側入力データブロックを所定の配置構造に整列して第
３の端子へ出力する裏面側処理とを並行して実行し、前
記裏面側入力データブロックに対応するデータの第３の
端子への出力が終了すると前記選択信号のレベルが切り
替わって次の入力側データブロックおよび裏面側入力デ
ータブロックに対して同様の処理を繰り返すことを特徴
としている。

【００１８】第７の発明のデジタルデータ符号化装置
は、第５の発明のデジタルデータ符号化回路と、前記デ
ジタルデータ符号化回路の第１の端子に接続されたバス
と、前記バスに接続され装置全体を制御するＣＰＵと、
メインデータが格納された外部メモリと、前記ＣＰＵの
制御のもとにメインデータのデータブロックを前記外部
メモリから第１のチャネルを経由して前記バスに転送す
るとともに、前記データブロックよりひとつ前に第１の
チャネルを経由して転送されたデータブロックを前記外
部メモリから第２のチャネルを経由して前記デジタル符
号化回路の第２の端子に転送するバス管理回路とを有し
て構成される。

【００１９】

【発明の実施の形態】本発明について図面を参照して詳
細に説明する。図１は、本発明のデジタルデータ符号化
回路を備えるデジタルデータ符号化装置の全体ブロック
図である。デジタルデータ符号化装置は、符号化回路１
と、バス２と、ＣＰＵ３と、バス管理回路（ＢＭＵ）４
と、外部メモリであるシンクロナスＤＲＡＭ（ＳＤＲＡ
Ｍ）５とを備えている。

【００２０】ＣＰＵ３の制御のもとにｉ番目の処理時間
では、ＳＤＲＡＭ５に格納されたデータのうちｉ番目の
データブロックＤＢ_i のデータストリームが、バス管理
回路４の第１のチャネル（ＣＨ１）およびバス２を介し
て符号化回路１の端子６に転送され、また同時に、ｉ番
目の処理時間では、（ｉ−１）番目のデータブロックＤ
Ｂ_i-1 のデータストリームが、ＳＤＲＡＭ５からバス管
理回路４の第２のチャネル（ＣＨ２）を介して符号化回
路１の端子７に転送される。

【００２１】符号化回路１は、第１の内部メモリと、第
２の内部メモリと、表面側処理部と、裏面側処理部とを
備えている。ここで、表面側処理部とは、外符号を生成
するための処理部を示し、裏面側処理部とは内符号を生
成するための処理部を示す。表面側処理部では、第１の
端子６から入力されるデータブロックのデータセクタ毎
に、ＩＤ及びＣＰＲ＿ＭＡＩからＩＥＤ及びＥＤＣを生
成し、ＩＤ、ＣＰＲ＿ＭＡＩ、ＩＥＤ及びＥＤＣを第１
の内部メモリの表面側用に指定された格納部に格納す
る。また、ＩＤ、ＣＰＲ＿ＭＡＩ、ＩＥＤ及びＥＤＣを
端子６から入力されたデータに付加したデータに基づい
て外符号を生成し、生成した外符号を第２の内部メモリ
の表面側用に指定された格納部に書き込む。裏面側処理
部では、第２の端子７から入力されたデータブロックの
データセクタに対応するＩＤ，ＩＥＤ、ＣＰＲ＿ＭＡＩ
及びＥＤＣを第１の内部メモリの裏面側用に指定された
格納部から読み出し、端子７から入力されたデータセク
タに付加する。付加されたデータに基づいて内符号を生
成するとともに、第２の内部メモリの裏面側用に指定さ
れた格納部から外符号を読み出して該外符号部分に対応
する内符号を生成し、これら外符号及び内符号を付加し
たデータをさらに所定の配置構造に整列して第３の端子
８から出力する。

【００２２】ｉ番目の処理時間に、データブロックＤＢ
_i に対応するＩＤ，ＩＥＤ，ＣＰＲ＿ＭＡＩ，ＥＤＣの
第１の内部メモリへの書き込みおよびＰＯ符号の第２の
内部メモリへの書き込みが行われ、これと並行してデー
タブロックＤＢ_i _ー ₁ に対応するＩＤ，ＩＥＤ，ＣＰＲ＿
ＭＡＩ，ＥＤＣ（これらをＩＤデータと称することとす
る）の第１の内部メモリからの読み出しおよびＰＯ符号
の第２の内部メモリからの読み出しが行われるので、第
１の内部メモリには２つの格納部が設けられ、第２の内
部メモリにも２つの格納部が設けられている。ｉ番目の
処理時間では、データブロックＤＢ_i に対応するＩＤデ
ータの書き込みが第１の内部メモリの第１の格納部に対
して行われ、ＰＯ符号の書き込みが第２の内部メモリの
第１の格納部に対して行われる。また、同じｉ番目の処
理時間に、データブロックＤＢ_i- ₁ に対応するＩＤデー
タの読み出しが第１の内部メモリの第２の格納部に対し
て行われ、ＰＯ符号の読み出しが第２の内部メモリの第
２の格納部に対して行われる。

【００２３】次の（ｉ＋１）番目の処理時間では、書き
込まれる格納部と読み出される格納部とが交換され、表
面側処理部では表面側入力データブロックであるデータ
ブロックＤＢ_i+1 に対応するＩＤデータの書き込みが第
１の内部メモリの第２の格納部に対して行われ、ＰＯ符
号の書き込みが第２の内部メモリの第２の格納部に対し
て行われる。同じ（ｉ＋１）番目の処理時間に、裏面側
処理部では裏面側入力データブロックＤＢ_i に対応する
ＩＤデータの読み出しが第１の内部メモリの第１の格納
部に対して行われ、ＰＯ符号の読み出しが第２の内部メ
モリの第１の格納部に対して行われる。

【００２４】このように構成することにより、記録フレ
ームＲＦＭが符号化回路１から連続的に出力されるの
で、出力の時間間隔を調整するための一時記憶領域をＳ
ＤＲＡＭ５内に設ける必要がなくなる。また、１つのＥ
ＣＣブロック分のデータを符号化処理する際に、ＳＤＲ
ＡＭへのアクセスがＥＣＣブロック分のデータの読み出
しを２回行うだけであるので、第２の従来技術（ＥＣＣ
ブロック分の読み出し２回および書き込み１回）、第３
の従来技術（ＥＣＣブロック分の読み出しが２回と、Ｉ
Ｄ，ＩＥＤ，ＣＰＲ＿ＭＡＩ，ＥＤＣの書き込みおよび
読み出し）と比較して少ないので、これらと同等以上に
高速に符号化処理を実行することが可能となる。

【００２５】次に、本発明の符号化回路について詳細に
説明する。図２は、本発明の符号化回路の第１実施形態
のブロック図である。符号化回路１は、端子６と、端子
７と、端子８とを有している。また、符号化回路１は、
ＩＥＤ生成回路１１と、ＥＤＣ生成回路２と、第１のス
クランブラであるところのスクランブラ１３と、スクラ
ンブラ初期値設定回路１４と、第１のマルチプレクサ
（ＭＵＸ）であるところのＭＵＸ１５と、外符号生成回
路であるところのＰＯ生成回路１６と、第１の内部メモ
リであるところのＩＤ−ＲＡＭ１７と、第２の内部メモ
リであるところのＰＯ−ＲＡＭ１８と、第２のスクラン
ブラであるところのスクランブラ１９と、内符号生成回
路であるところのＰＩ生成回路２０と、第２のマルチプ
レクサ（ＭＵＸ）であるところのＭＵＸ２１とを有して
構成されている。ＩＥＤ生成回路１１、ＥＤＣ生成回路
２、スクランブラ１３、スクランブラ初期値設定回路１
４、ＭＵＸ１５およびＰＯ生成回路１６が表面側処理部
を構成し、スクランブラ１９、ＰＩ生成回路２０および
ＭＵＸ２１が裏面側処理部を構成する。

【００２６】ＩＥＤ生成回路１１は、端子６から４バイ
トのＩＤおよび６バイトのＣＰＲ＿ＭＡＩを入力し、Ｉ
Ｄに基づいて２バイトのＩＤエラー検出符号ＩＥＤを生
成してＩＤ，ＩＥＤ，ＣＰＲ＿ＭＡＩを出力する。

【００２７】ＥＤＣ生成回路１２は、端子６から１デー
タセクタ分のメインデータを入力する毎に、該メインデ
ータとＩＥＤ生成回路１１から出力されるＩＤ，ＩＥＤ
およびＣＰＲ＿ＭＡＩに基づいてデータセクタのエラー
検出のための４バイトのエラー検出符号ＥＤＣを生成し
て出力する。

【００２８】スクランブラ１３は、端子６から１データ
セクタ分のメインデータを入力する毎に、該メインデー
タをスクランブラ初期値設定回路１４の表面側用に指定
された初期値格納部に格納された初期値に基づいて決定
されるスクランブルパタンでスクランブル処理して出力
する。

【００２９】スクランブラ初期値設定回路１４は、２つ
の初期値格納部(A)、(B)を有し、選択信号ＳＥＬによっ
て表面側用又は裏面側用のいずれかに指定される。すな
わち、選択信号ＳＥＬが第１のレベルのときには、初期
値格納部（Ａ）が表面側用に、初期値格納部（Ｂ）が裏
面側用に指定され、選択信号ＳＥＬが第2のレベルのと
きには、初期値格納部（Ａ）が裏面側用に、初期値格納
部（Ｂ）が表面側用に指定される。表面側用として指定
された初期値格納部は、端子６から供給された初期値を
格納すると共にスクランブラ１３に出力する。また、裏
面側用として指定された初期値格納部は、格納している
初期値をスクランブラ１９へ出力する。

【００３０】ＭＵＸ１５は、ＩＥＤ生成回路１１の出力
と、ＥＤＣ生成回路１２の出力と、スクランブラ１３の
出力とを入力し、制御信号ＣＮＴＡにより出力が切替制
御されてデータセクタ毎にＩＤ，ＩＥＤ，ＣＰＲ＿ＭＡ
Ｉ，１データセクタ分のスクランブル済メインデータ，
ＥＤＣの順序にデータを整列して出力する。

【００３１】ＰＯ生成回路１６は、ＭＵＸ１５からデー
タを入力して外符号演算を実行しＥＣＣブロック分のＰ
Ｏ符号の生成が終了すると生成した各ＰＯ符号行をＰＯ
−ＲＡＭ１８へ順次出力する。

【００３２】ＩＤ−ＲＡＭ１７は、それぞれが１６バイ
ト×１６の２つのＩＤデータ格納部（Ａ），（Ｂ）を有
し、選択信号ＳＥＬによって表面側用または裏面側用の
いずれかに指定される。すなわち、選択信号ＳＥＬが第
１のレベルのときには、ＩＤデータ格納部（Ａ）が表面
側用に、ＩＤデータ格納部（Ｂ）が裏面側用に指定さ
れ、選択信号ＳＥＬが第２のレベルのときには、ＩＤデ
ータ格納部（Ａ）が裏面側用に、ＩＤデータ格納部
（Ｂ）が表面側用に指定される。表面側用として指定さ
れたＩＤデータ格納部は、ＭＵＸ１５の出力からデータ
セクタ毎にＩＤ，ＩＥＤ，ＣＰＲ＿ＭＡＩおよびＥＤＣ
（計１６バイト）を取り込んで１データブロック分のＩ
Ｄ，ＩＥＤ，ＣＰＲ＿ＭＡＩ，ＥＤＣ（１６組）を格納
する。また、裏面側用として指定されたＩＤデータ格納
部は、格納している１ＥＣＣブロック分のＩＤ，ＩＥ
Ｄ，ＣＰＲ＿ＭＡＩ，ＥＤＣをＰＩ生成回路２０へ順次
出力する。

【００３３】ＰＯ−ＲＡＭ１８は、それぞれが１７２バ
イト×１６の２つのＰＯ符号格納部（Ａ），（Ｂ）を有
し、選択信号ＳＥＬによって表面側用または裏面側用の
いずれかに指定される。すなわち、選択信号ＳＥＬが第
１のレベルのときには、ＰＯ符号格納部（Ａ）が表面側
用に、ＰＯ符号格納部（Ｂ）が裏面側用に指定され、選
択信号ＳＥＬが第２のレベルのときには、ＰＯ符号格納
部（Ａ）が裏面側用に、ＰＯ符号格納部（Ｂ）が表面側
用に指定される。表面側用として指定されたＰＯ符号格
納部は、ＰＯ生成部１６から出力される１ＥＣＣブロッ
ク分のＰＯ符号（１７２バイト×１６行）を格納する。
また、裏面側用として指定されたＰＯ符号格納部は格納
している１ＥＣＣブロック分のＰＯ符号をＰＩ生成回路
２０へ順次出力する。

【００３４】スクランブラ１９は、端子７から１データ
セクタ分のメインデータを入力する毎に、該メインデー
タをスクランブラ初期値設定回路１４の裏面側用に指定
された初期値格納部に格納された初期値に基づいて決定
されるスクランブルパタンでスクランブル処理して出力
する。

【００３５】ＰＩ生成回路２０は、データセクタ部のデ
ータ行についてはＩＤ−ＲＡＭ１７の裏面側用に指定さ
れたＩＤデータ格納部からＩＤ，ＩＥＤ，ＣＰＲ＿ＭＡ
Ｉ，ＥＤＣを読み出して入力し、スクランブラ１９から
スクランブル済データを入力してデータ行毎にＰＩ符号
を生成して出力し、また、ＰＯ符号部のデータ行につい
てはＰＯ−ＲＡＭ１８の裏面側用に指定されたＰＯ符号
格納部からＰＯ符号を読み出して入力し、データ行毎に
ＰＩ符号を生成して出力する。

【００３６】ＭＵＸ２１は、ＩＤ−ＲＡＭ１７の裏面側
用のＩＤデータ格納部から入力するＩＤ，ＩＥＤ，ＣＰ
Ｒ＿ＭＡＩおよびＥＤＣと、スクランブラ１９から入力
するスクランブル済メインデータと、ＰＯ−ＲＡＭ１８
の裏面側用に指定された側から入力するＰＯ符号と、Ｐ
Ｉ生成回路２０から入力するＰＩ符号とを、制御信号Ｃ
ＮＴＢにより切替制御されてデータを所定の配置に構成
し、記録フレームＲＦＭとして端子８へ出力する。デー
タの出力順序は制御信号ＣＮＴＢにより任意に制御で
き、例えば記録フレームＲＦＭが図７（ｂ）の配置を構
成するように制御して出力しても良いが、図７（ｂ）の
配置にインタリーブを施して得られる配置となるように
制御して記録フレームＲＦＭを出力する方がさらに好ま
しい。

【００３７】ＭＵＸ２１は、まずＥＣＣブロックの１番
目のデータセクタの１行目のデータ行に対応して、Ｉ
Ｄ，ＩＥＤ，ＣＰＲ＿ＭＡＩを出力し、続いて１６０バ
イトのスクランブル済メインデータを出力し、１０バイ
トのＰＩ符号を出力する。次に、同じデータセクタの２
行目から１１行目のデータ行のそれぞれに対応して、１
７２バイトのメインデータを出力し、１０バイトのＰＩ
符号を出力する処理を繰り返し実行する。次に、同じデ
ータセクタの１２行目のデータ行に対応して、１６８バ
イトのスクランブル済メインデータを出力し、４バイト
のＥＤＣを出力し１０バイトのＰＩ符号を出力する。続
いてＰＯ符号部の１番目のデータ行に当たる１７２バイ
トのＰＯ符号を出力し、対応する１０バイトのＰＩ符号
を出力する。以上の切替出力処理を２〜１６番目のデー
タセクタと２〜１６行目のＰＯ符号データ行のそれぞれ
に相当するデータに対して同様に実行し、ＥＣＣブロッ
ク分のインタリーブ済の配置に対応するデータの出力順
序で記録フレームＲＦＭを出力する。

【００３８】次に、図１、図２、図３，図７を参照して
本実施形態の動作について説明する。図３は、第１実施
形態の符号化回路１の動作フロー図である。

【００３９】以下の説明の初期状態として、端子６から
のデータブロックＤＢ_i 入力時に選択信号ＳＥＬが第１
の信号レベルにあり、スクランブラ初期値設定回路１４
の（Ａ）側の初期値格納部、ＩＤ−ＲＡＭ１８の（Ａ）
側のＩＤデータ格納部およびＰＯ−ＲＡＭ１８の（Ａ）
側のＰＯ符号格納部が表面側用になり、スクランブラ初
期値設定回路１４の（Ｂ）側の初期値格納部、ＩＤ−Ｒ
ＡＭ１８の（Ｂ）側のＩＤデータ格納部およびＰＯ−Ｒ
ＡＭ１８の（Ｂ）側のＰＯ符号格納部が裏面側用になっ
ているものとする。

【００４０】符号化回路１は、端子６から入力するＩ
Ｄ，ＣＰＲ＿ＭＡＩ，ＤＢ_i に対して表面側処理部で図
３のＳ１〜Ｓ７の表面側処理を行う。また、これと並行
して、符号化回路１は、端子７から入力するＤＢ_i-1 に
対して裏面側処理部で図３のＳ１１〜Ｓ１４の裏面側処
理を行う。符号化回路１はＣＰＵ３に制御のもとにこれ
ら全ての処理を終了すると選択信号ＳＥＬによりそれま
で表面側用であった（Ａ）側が裏面側用になり、裏面側
用であった（Ｂ）側が表面側用に切り替わる。以下、図
３に沿って説明する。

【００４１】まず、Ｓ１で、予め適用する順序が決めら
れた複数のスクランブルのパタンのうち最初に適用する
スクランブルのパタンを決めるために、ＣＰＵ３によ
り、スクランブルの初期値がスクランブラ初期値設定回
路１４の（Ａ）側の初期値格納部に設定される。初期値
は、ＣＰＵ３が任意に設定してもよいが、ＳＤＲＡＭ５
から読みだされたＩＤをもとに算出してもよい。

【００４２】次にＳ２で、ＣＰＵ３の制御の下にＳＤＲ
ＡＭ５からＢＭＵ４のＣＨ１を経由してデータブロック
ＤＢ_i のデータストリームが読み出され、符号化回路１
の端子６に転送される。ＣＰＵ３は転送時にＳＤＲＡＭ
５から符号化回路１への転送数をカウントし、データセ
クタ毎にＩＤ、ＩＤ内のセクタ情報（セクタ番号等を含
む）、ＣＰＲ＿ＭＡＩの位置を検出し、ＩＤ、ＣＰＲ＿
ＭＡＩを入力する。

【００４３】次にＳ３で、ＩＥＤ生成回路１１は、デー
タセクタ毎にＩＤに基づいてＩＥＤを生成しＩＤ，ＩＥ
Ｄ，ＣＰＲ＿ＭＡＩを出力する。また、ＥＤＣ生成回路
１２は、ＩＥＤ生成回路１１から入力したＩＤ，ＩＥ
Ｄ，ＣＰＲ＿ＭＡＩと、端子６から入力した１データセ
クタ分のメインデータとに基づいてＥＤＣを生成する。

【００４４】Ｓ４で、スクランブラ１３は、データセク
タ毎にスクランブラ初期値保持回路１４の（Ａ）側の初
期値格納部に格納された初期値に基づいて決められるス
クランブルパタンでメインデータにスクランブルをかけ
る。なお、この処理はＳ３と並行して実行してもよい。

【００４５】次にＳ５で、ＭＵＸ１５は、制御信号ＣＮ
ＴＡにより適宜切換制御されて、１データセクタ分のデ
ータ毎にＩＤ、ＩＥＤ、ＣＰＲ＿ＭＡＩ、スクランブル
済のメインデータ、ＥＤＣの順序で図７（ａ）のデータ
セクタの配置に構成して出力する。

【００４６】次にＳ６で、ＩＤ−ＲＡＭ１７は、データ
セクタ毎にＩＤ、ＩＥＤ、ＣＰＲ＿ＭＡＩおよびＥＤＣ
（計１６バイト）を抽出してＩＤ−ＲＡＭ１７の（Ａ）
側のＩＤデータ格納部に順次格納する。ＩＤ−ＲＡＭ１
７の（Ａ）側のＩＤデータ格納部には最終的に１データ
ブロック分（１６データセクタ）のＩＤ、ＩＥＤ、ＣＰ
Ｒ＿ＭＡＩおよびＥＤＣが格納される。

【００４７】次にＳ７で、ＰＯ生成回路１６は、スクラ
ンブル済のデータセクタを構成するデータの１行分を入
力する毎にＰＯ符号の演算を行い、１データブロック分
（１６データセクタ）のＰＯ符号の生成を終了するとＰ
Ｏ−ＲＡＭ１８の（Ａ）側のＰＯ符号格納部に格納す
る。

【００４８】以上が、表面側の処理すなわち端子６から
の入力に関係する処理である。次に、端子６からの入力
に関係する処理のときに行なわれる裏面側の処理すなわ
ち端子７からの入力に関係する処理について図３に沿っ
て説明する。

【００４９】まずＳ１１で、ＳＤＲＡＭ５からＢＭＵ４
のＣＨ２を経由してデータブロックＤＢ_i-1 のデータス
トリームが符号化回路１の端子７に転送される。

【００５０】次にＳ１２で、スクランブラ１９は、スク
ランブラ初期値保持回路１４の（Ｂ）側の初期値格納部
に格納された初期値に基づいて決められたスクランブル
パタンで１データセクタ毎にメインデータにスクランブ
ルをかける。これにより、先に表面側処理でデータブロ
ックＤＢ_i-1 の各データセクタに対してに実行されたス
クランブルが裏面側処理で再現される。

【００５１】次にＳ１３で、ＰＩ生成回路２０は、デー
タセクタ部についてはＩＤ−ＲＡＭ１８の（Ｂ）側のＩ
Ｄデータ格納部から読み出されたＩＤ、ＩＥＤ、ＣＰＲ
＿ＭＡＩおよびＥＤＣと、スクランブラ１９の出力であ
るスクランブル済のメインデータとを入力してＰＩ符号
を生成し、ＰＯ符号部についてはＰＯ−ＲＡＭの１８の
（Ｂ）側のＰＯ符号格納部から読み出されたＰＯ符号を
入力してＰＩ符号を生成する。

【００５２】次にＳ１４で、ＭＵＸ２１は、ＩＤ−ＲＡ
Ｍ１７の（Ｂ）側のＩＤデータ格納部からＩＤ，ＩＥ
Ｄ，ＣＰＲ＿ＭＡＩ，ＥＤＣを入力し、スクランブラ１
９からスクランブル済メインデータを入力し、ＰＯ−Ｒ
ＡＭの１８の（Ｂ）側のＰＯ符号格納部からＰＯ符号を
入力し、ＰＩ生成回路２０からＰＩ符号を入力し、デー
タが所定の配置となるように制御信号ＣＮＴＢにより切
換制御されて記録フレームＲＦＭを構成し端子８へ出力
する。

【００５３】符号化回路１では、Ｓ１〜Ｓ７の処理およ
びＳ１１〜Ｓ１４の処理が終了すると選択信号ＳＥＬが
第２の信号レベルとなり、面切替が行われる。すなわ
ち、それまで表面側用であったスクランブラ初期値設定
回路１４の（Ａ）側の初期値格納部、ＩＤ−ＲＡＭ１８
の（Ａ）側のＩＤデータ格納部およびＰＯ−ＲＡＭ１８
の（Ａ）側のＰＯ符号格納部が裏面側用になり、裏面側
用であったスクランブラ初期値設定回路１４の（Ｂ）側
の初期値格納部、ＩＤ−ＲＡＭ１８の（Ｂ）側のＩＤデ
ータ格納部およびＰＯ−ＲＡＭ１８の（Ｂ）側のＰＯ符
号格納部が表面側用に切り替わる。

【００５４】面切替が行われた後には、符号化回路１の
表面側に端子６を通じて次のデータブロックＤＢ_i+1 が
転送され、裏面側に端子７を通じてデータブロックＤＢ
_i が転送されて符号化の処理が開始される。表面側の動
作はＳ１〜Ｓ７の動作説明において（Ａ）側を（Ｂ）側
に置き換えればよく、裏面側の動作はＳ１１〜Ｓ１４の
動作説明において（Ｂ）側を（Ａ）側に置き換えればよ
いので、詳細は省略する。なお、ＩＥＤ、ＥＤＣ、ＰＯ
符号，ＰＩ符号の算出するための演算については周知で
あるので説明を省略する。

【００５５】図４は、符号化回路１における表面側およ
び裏面側のそれぞれにおける処理データと使用面の時間
変化を模式的に示した図である。例えば時刻Ｔ２〜Ｔ３
（２番目の処理時間）では、スクランブラ初期値設定回
路１４、ＩＤ−ＲＡＭ１７、ＰＯ−ＲＡＭ１８の（Ａ）
側が表面側用で（Ｂ）側が裏面側用であり、表面側では
データブロックＤＢ₂ が処理され、裏面側ではデータブ
ロックＤＢ₁ が処理されて１ＥＣＣブロック分の記録フ
レームＲＦＭ１６〜ＲＦＭ３１が端子８から連続的に順
次出力される。次の時刻Ｔ３〜Ｔ４（３番目の処理時
間）では、スクランブラ初期値設定回路１４、ＩＤ−Ｒ
ＡＭ１７、ＰＯ−ＲＡＭ１８の（Ｂ）側が表面側用で
（Ａ）側が裏面側用であり、表面側ではデータブロック
ＤＢ₃ が処理され、裏面側では前の（２番目の）処理時
間にスクランブラ初期値設定回路１４、ＩＤ−ＲＡＭ１
７、ＰＯ−ＲＡＭ１８のＡ側に格納された初期値、ＩＤ
データ、ＰＯ符号を用いてデータブロックＤＢ₂ が処理
されて次の１ＥＣＣブロック分の記録フレームＲＦＭ３
２〜ＲＦＭ４７が端子８から連続的に順次出力される。

【００５６】このように、第１実施形態の符号化処理回
路１においては、ｉ番目の処理時間にデータブロックＤ
Ｂ_i に対するＩＤデータおよびＰＯ符号の生成の処理
と、データブロックＤＢ_i-1 に対するＰＩ符号の生成お
よび記録フレームの出力の処理を並行して行うので、記
録フレームＲＦＭが符号化回路１から連続的に出力され
るため、出力の時間間隔を調整するための一時記憶領域
をＳＤＲＡＭ５内に設ける必要がなくなる。これによ
り、第２の従来技術において必要としていたスクランブ
ル済のデータとＰＯ符号とを格納する記憶領域（１８２
バイト×１９２行）と、記録部へデータを連続的に出力
するためＥＣＣブロック分の記憶領域（１８２バイト×
２０８行）とをＳＤＲＡＭ５から削減することができ
る。また、第３の従来技術をＤＶＤに適用したものと比
較すると、記録部へデータを連続的に出力するためＥＣ
Ｃブロック分の記憶領域（１８２バイト×２０８行）を
ＳＤＲＡＭ５から削減することができる。

【００５７】また、外部メモリであるＳＤＲＡＭ５への
アクセス回数においては、第１実施形態の符号化回路で
は１つのＥＣＣブロック分のデータの符号化処理につき
ＥＣＣブロック分のデータの読み出しを２回行うだけで
ある。これに対して第２の従来技術では、ＥＣＣブロッ
ク分の読み出し２回および書き込み１回が行われ、第３
の従来技術をＤＶＤに適用したものでは、ＥＣＣブロッ
ク分の読み出しが２回と、ＩＤ，ＩＥＤ，ＣＰＲ＿ＭＡ
Ｉ，ＥＤＣの書き込みおよび読み出しとが行われるの
で、これらと比較して第１実施形態での外部メモリへの
アクセス回数を少なくすることができるため、これらと
同等以上に高速に符号化処理を実行することが可能とな
る。

【００５８】次に、本発明の符号化回路の第２実施形態
について説明する。図９に示すように、ＤＶＤディスク
の記録面にはリードイン領域およびリードアウト領域が
設けられ、これらの領域にはそのＤＶＤの管理情報が記
録される。リードイン領域、リードアウト領域に記録さ
れるメインデータは大部分が（００Ｈ）または（ＡＣ
Ｈ）などの一定のデータであるにもかかわらず、ＳＤＲ
ＡＭ５にリードイン領域、リードアウト領域のメインデ
ータを格納しており、ＳＤＲＡＭ５のメモリ領域を消費
していた。第２実施形態は、第１実施形態を基礎とし、
ＣＰＵにより指定されたセクタ番号の範囲に予め固定的
に設定されたデータを符号化回路側でメインデータとし
て書き込むことにより、リードイン領域、リードアウト
領域のメインデータに消費されていたＳＤＲＡＭ５のメ
モリ領域を削減することができるようにしたものであ
る。

【００５９】図５は、第２実施形態の符号化回路１ａの
ブロック図である。符号化回路１ａは、第１実施形態の
符号化回路１を構成するＩＥＤ生成回路１１，ＥＤＣ生
成回路１２，スクランブラ１３，スクランブラ初期値設
定回路１４，ＭＵＸ１５，ＰＯ生成回路１６，ＩＤ−Ｒ
ＡＭ１７，ＰＯ−ＲＡＭ１８，スクランブラ１９，ＰＩ
生成回路２０およびＭＵＸ２１に加えて、固定データ設
定回路３１と、セクタ選択範囲設定回路３２と、マルチ
プレクサ（ＭＵＸ）３３と、マルチプレクサ（ＭＵＸ）
３４とを有している。ＭＵＸ３３、ＩＥＤ生成回路１
１、ＥＤＣ生成回路２、スクランブラ１３、スクランブ
ラ初期値設定回路１４、ＭＵＸ１５、ＰＯ生成回路１
６、固定データ設定回路３１、セクタ選択範囲設定回路
３２およびＭＵＸ３３が表面側処理部を構成し、スクラ
ンブラ１９、ＰＩ生成回路２０、ＭＵＸ２１およびＭＵ
Ｘ３４が裏面側処理部を構成する。なお、デジタルデー
タ符号化装置の全体の構成は図１と同様で、符号化回路
１を符号化回路１ａに置き換えたものであり、符号化回
路１ａの端子６ａ，７ａ，８ａは符号化回路１の端子
６，７，８に対応する。

【００６０】固定データ設定回路３１は、（Ａ）側と
（Ｂ）側の２つの固定データ格納部を有し、選択信号Ｓ
ＥＬが第１のレベルのときに（Ａ）側が表面側用に
（Ｂ）側が裏面側用に指定され、選択信号ＳＥＬが第２
のレベルのときに（Ｂ）側が表面側用に（Ａ）側が裏面
側用に指定される。表面側用に指定された側の固定デー
タ格納部は第１の端子６ａから入力する固定データＦＩ
ＸＤを格納し、また、格納された固定データをＭＵＸ３
３へ出力する。裏面側用に指定された側の固定データ格
納部は格納された固定データをＭＵＸ３４へ出力する。

【００６１】セクタ選択範囲設定回路３２は、（Ａ）側
と（Ｂ）側の２つの選択範囲格納部を有し、選択信号Ｓ
ＥＬが第１のレベルのときに（Ａ）側が表面側用に
（Ｂ）側が裏面側用に指定され、選択信号ＳＥＬが第２
のレベルのときに（Ｂ）側が表面側用に（Ａ）側が裏面
側用に指定される。表面側用に指定された固定データ格
納部は、第１の端子６ａを介してＣＰＵから供給される
固定データＦＩＸＤを格納する。また、格納された固定
データをＭＵＸ３３へ出力する。裏面側用に指定された
固定データ格納部は格納された固定データをＭＵＸ３４
へ出力する。

【００６２】本実施形態における第１のマルチプレクサ
であるところのＭＵＸ３３は、第１の端子６ａから入力
するデータセクタのセクタ番号ＳＮＵＭがセクタ選択範
囲設定回路３２の表面側用に指定された選択範囲格納部
に格納されたセクタ選択範囲に含まれる場合には、固定
データ設定回路３１の表面側用に指定された固定データ
格納部に格納された固定データＦＩＸＤを選択しメイン
データとして出力し、第１の端子６ａから入力するデー
タセクタのセクタ番号ＳＮＵＭが表面側用に指定された
選択範囲格納部に格納されたセクタ選択範囲に含まれな
い場合には第１の端子６ａから入力したメインデータを
選択して出力する。

【００６３】本実施形態における第３のマルチプレクサ
であるところのＭＵＸ３４は、第２の端子７ａから入力
するデータセクタのセクタ番号ＳＮＵＭがセクタ選択範
囲設定回路３２の裏面側用に指定された選択範囲格納部
に格納されたセクタ選択範囲に含まれる場合には、固定
データ設定回路３１の裏面側用に指定された固定データ
格納部に格納された固定データＦＩＸＤを選択しメイン
データとして出力し、第２の端子７ａから入力するデー
タセクタのセクタ番号ＳＮＵＭが裏面側用に指定された
選択範囲格納部に格納されたセクタ選択範囲に含まれな
い場合には第２の端子７ａから入力したメインデータを
選択して出力する。

【００６４】本実施形態における他の構成要素について
は、ＥＤＣ生成回路１２がＭＵＸ３３の出力を入力する
ように変更されていること、スクランブラ１３がＭＵＸ
３３の出力を入力するように変更されていること、スク
ランブラ１９がＭＵＸ３４の出力を入力するように変更
されていることのみが異なっており、これ以外は第１実
施形態と同じであるので説明を省略する。なお、本実施
形態においては、第１のスクランブラがスクランブラ１
３であるとし、第２のスクランブラがスクランブラ１９
であるとし、第１のマルチプレクサがＭＵＸ３３である
とし、第２のマルチプレクサがＭＵＸ１５であるとし、
第３のマルチプレクサがＭＵＸ３４であるとし、第４の
マルチプレクサがＭＵＸ２１であるとする。

【００６５】図６は、第２実施形態の符号化回路１ａの
動作フロー図である。図１，図５，図６を参照して符号
化回路１ａの動作について説明する。

【００６６】初期状態として、端子６ａからのデータブ
ロックＤＢ_i 入力時に選択信号ＳＥＬが第１の信号レベ
ルにあり、固定データ設定回路３１の（Ａ）側の固定デ
ータ格納部、セクタ選択範囲設定回路３２の（Ａ）側の
選択範囲格納部、スクランブラ初期値設定回路１４の
（Ａ）側の初期値格納部、ＩＤ−ＲＡＭ１８の（Ａ）側
のＩＤデータ格納部およびＰＯ−ＲＡＭ１８の（Ａ）側
のＰＯ符号格納部が表面側用になり、固定データ設定回
路３１の（Ｂ）側の固定データ格納部、セクタ選択範囲
設定回路３２の（Ｂ）側の選択範囲格納部、スクランブ
ラ初期値設定回路１４の（Ｂ）側の初期値格納部、ＩＤ
−ＲＡＭ１８の（Ｂ）側のＩＤデータ格納部およびＰＯ
−ＲＡＭ１８の（Ｂ）側のＰＯ符号格納部が裏面側用に
なっているものとする。

【００６７】符号化回路１ａは、端子６ａからの入力デ
ータ（ＩＤ，ＣＰＲ＿ＭＡＩ，ＤＢ _i ）に対して表面側
処理部で図６のＳ２１〜Ｓ２９の表面側処理を行う。ま
た、これと並行して、符号化回路１ａは端子７ａからの
入力データＤＢ_i-1 に対して裏面側処理部で図６のＳ３
１〜Ｓ３５の裏面側処理を行う。符号化回路１ａがＣＰ
Ｕ３に制御のもとにこれら全ての処理を終了すると選択
信号ＳＥＬによりそれまで表面側用であった（Ａ）側が
裏面側用になり、裏面側用であった（Ｂ）側が表面側用
に切り替わることは、第１実施形態と同様である。以
下、図６に沿って説明する。

【００６８】まず、Ｓ２１で、ＣＰＵ３により、バス２
を介して固定データ保持回路３１の表面側用である
（Ａ）側の固定データ格納部に固定データＦＩＸＤが設
定され、また、セクタ選択回路３２の表面側用である
（Ａ）側の選択範囲格納部にセクタ選択範囲が設定され
る。

【００６９】次に、Ｓ２２で、予め適用する順序が決め
られた複数のスクランブルのパタンのうち最初に適用す
るスクランブルのパタンを決めるために、ＣＰＵ３によ
り、スクランブルの初期値がスクランブラ初期値設定回
路１４の（Ａ）側の初期値格納部に設定される。初期値
は、ＣＰＵ３が任意に設定してもよいが、ＳＤＲＡＭ５
から読みだされたＩＤをもとに算出してもよい。

【００７０】次にＳ２３で、ＣＰＵ３の制御の下にＳＤ
ＲＡＭ５からＢＭＵ４のＣＨ１を経由してデータブロッ
クＤＢ_i のデータストリームが読み出され、符号化回路
１ａの端子６ａに転送される。ＣＰＵ３は転送時にＳＤ
ＲＡＭ５から符号化回路１ａへの転送数をカウントし、
データセクタ毎にＩＤ、ＩＤ内のセクタ情報（セクタ番
号等を含む）、ＣＰＲ＿ＭＡＩの位置を検出し、ＩＤ，
ＣＰＲ＿ＭＡＩを入力する。

【００７１】次にＳ２４で、読み込んだセクタ番号ＳＮ
ＵＭがセクタ選択回路３２の（Ａ）側の選択範囲格納部
に設定された範囲のセクタ番号である場合には、固定デ
ータ設定回路３１の（Ａ）側の固定データ設定部からの
入力を選択して出力するようにＭＵＸ３３が切り替わ
る。この場合には、ＭＵＸ３３は固定データＦＩＸＤを
メインデータとしてＥＤＣ生成回路１２およびスクラン
ブラ１３へ出力する。これに対して読み込んだセクタ番
号ＳＮＵＭがセクタ選択回路３２の（Ａ）側に設定され
たセクタ選択範囲外の場合には、端子６ａ側からの入力
を選択して出力するようにＭＵＸ３３が切り替わる。こ
の場合には、ＭＵＸ３３は端子６ａから入力されるデー
タをメインデータとしてＥＤＣ生成回路１２およびスク
ランブラ１３へ出力する。

【００７２】次にＳ２５で、ＩＥＤ生成回路１１は、デ
ータセクタ毎にＩＤに基づいてＩＥＤを生成しＩＤ，Ｉ
ＥＤ，ＣＰＲ＿ＭＡＩを出力する。また、ＥＤＣ生成回
路１２は、ＩＥＤ生成回路１１から入力したＩＤ，ＩＥ
Ｄ，ＣＰＲ＿ＭＡＩと、端子６から入力した１データセ
クタ分のメインデータとに基づいてＥＤＣを生成する。

【００７３】Ｓ２６で、スクランブラ１３は、データセ
クタ毎にスクランブラ初期値保持回路１４の（Ａ）側の
初期値格納部に格納された初期値に基づいて決められる
スクランブルパタンでメインデータにスクランブルをか
ける。なお、この処理はＳ２５と並行して実行してもよ
い。

【００７４】次にＳ２７で、ＭＵＸ１５は、制御信号Ｃ
ＮＴＡにより切換制御されて、１データセクタ分のデー
タ毎にＩＤ、ＩＥＤ、ＣＰＲ＿ＭＡＩ、スクランブル済
のメインデータ、ＥＤＣの順序で図７（ａ）のデータセ
クタの配置に構成して出力する。

【００７５】次にＳ２８で、ＩＤ−ＲＡＭ１７は、デー
タセクタ毎にＩＤ、ＩＥＤ、ＣＰＲ＿ＭＡＩおよびＥＤ
Ｃ（計１６バイト）を抽出してＩＤ−ＲＡＭ１７の
（Ａ）側のＩＤデータ格納部に順次格納する。ＩＤ−Ｒ
ＡＭ１７の（Ａ）側のＩＤデータ格納部には最終的に１
データブロック分（１６データセクタ）のＩＤ、ＩＥ
Ｄ、ＣＰＲ＿ＭＡＩおよびＥＤＣが格納される。

【００７６】次にＳ２９で、ＰＯ生成回路１６は、スク
ランブル済のデータセクタを構成するデータの１行分を
入力する毎にＰＯ符号の演算を行い、１データブロック
分（１６データセクタ）のＰＯ符号の生成を終了すると
ＰＯ−ＲＡＭ１８の（Ａ）側のＰＯ符号格納部に格納す
る。

【００７７】以上が表面側の処理すなわち端子６ａから
の入力に関係する処理である。次に、裏面側の処理すな
わち端子７ａからの入力に関係する処理について図６に
沿って説明する。

【００７８】まずＳ３１で、ＳＤＲＡＭ５からＢＭＵ４
のＣＨ２を経由してＤＢ_i-1 のデータストリームが符号
化回路１の端子７ａに転送される。

【００７９】次にＳ３２で、読み込んだセクタ番号ＳＮ
ＵＭがセクタ選択回路３２の（Ｂ）側の選択範囲格納部
に設定されたセクタ選択範囲のセクタ番号である場合に
は、固定データ設定回路３１の（Ｂ）側の固定データ格
納部を選択して出力するようにＭＵＸ３４が切り替わ
る。この場合には、ＭＵＸ３４は固定データＦＩＸＤを
メインデータとしてスクランブラ１９へ出力する。これ
に対して読み込んだセクタ番号ＳＮＵＭがセクタ選択回
路３２の（Ｂ）側の固定データ格納部に設定されたセク
タ選択範囲外の場合には、端子７ａ側からの入力を選択
して出力するようにＭＵＸ３４が切り替わる。この場合
には、ＭＵＸ３４は端子７ａから入力されるデータをメ
インデータとしてスクランブラ１９へ出力する。

【００８０】次にＳ３３で、スクランブラ１９は、スク
ランブラ初期値保持回路１４の（Ｂ）側の初期値格納部
に格納された初期値に基づいて決められたスクランブル
パタンで１データセクタ毎にメインデータにスクランブ
ルをかける。これにより、先に表面側処理でデータブロ
ックＤＢ_i-1 の各データセクタに対してに実行されたス
クランブルが裏面側処理で再現される。

【００８１】次にＳ３４で、ＰＩ生成回路２０は、デー
タセクタ部についてはＩＤ−ＲＡＭ１８の（Ｂ）側のＩ
Ｄデータ格納部から読み出されたＩＤ、ＩＥＤ、ＣＰＲ
＿ＭＡＩおよびＥＤＣと、スクランブラ１９の出力であ
るスクランブル済のメインデータとを入力してＰＩ符号
を生成し、ＰＯ符号部についてはＰＯ−ＲＡＭの１８の
（Ｂ）側のＰＯ符号格納部から読み出されたＰＯ符号を
入力してＰＩ符号を生成する。

【００８２】次にＳ３５で、ＭＵＸ２１は、ＩＤ−ＲＡ
Ｍ１７の（Ｂ）側のＩＤデータ格納部からＩＤ，ＩＥ
Ｄ，ＣＰＲ＿ＭＡＩ，ＥＤＣを入力し、スクランブラ１
９からスクランブル済メインデータを入力し、ＰＯ−Ｒ
ＡＭの１８の（Ｂ）側のＰＯ符号格納部からＰＯ符号を
入力し、ＰＩ生成回路２０からＰＩ符号を入力し、デー
タが所定の配置となるように制御信号ＣＮＴＢにより切
換制御されて記録フレームＲＦＭを構成し端子８ａへ出
力する。

【００８３】符号化回路１ａでは、Ｓ２１〜Ｓ２９の処
理およびＳ３１〜Ｓ３５の処理が終了すると選択信号Ｓ
ＥＬが第２の信号レベルとなり、面切替が行われる。す
なわち、それまで表面側用であった固定データ設定回路
３１の（Ａ）側の固定データ格納部、セクタ選択範囲設
定回路３２の（Ａ）側の選択範囲格納部、スクランブラ
初期値設定回路１４の（Ａ）側の初期値格納部、ＩＤ−
ＲＡＭ１８の（Ａ）側のＩＤデータ格納部およびＰＯ−
ＲＡＭ１８の（Ａ）側のＰＯ符号格納部が裏面側用にな
り、裏面側用であった固定データ設定回路３１の（Ｂ）
側の固定データ格納部、セクタ選択範囲設定回路３２の
（Ｂ）側の選択範囲格納部、スクランブラ初期値設定回
路１４の（Ｂ）側の初期値格納部、ＩＤ−ＲＡＭ１８の
（Ｂ）側のＩＤデータ格納部およびＰＯ−ＲＡＭ１８の
（Ｂ）側のＰＯ符号格納部が表面側用に切り替わる。

【００８４】面切替が行われた後には、符号化回路１ａ
の表面側に端子６ａを通じて次の１ＥＣＣブロック分の
データブロックＤＢ_i+1 が転送され、裏面側に端子７を
通じてデータブロックＤＢ_i が転送されて符号化の処理
が開始される。表面側の動作はＳ２１〜Ｓ２９の動作説
明において（Ａ）側を（Ｂ）側に置き換えればよく、裏
面側の動作はＳ３１〜Ｓ３５の動作説明において（Ｂ）
側を（Ａ）側に置き換えればよいので、詳細は省略す
る。

【００８５】第２実施形態では、第１実施形態と同様
に、符号化の処理および出力の処理のために使用される
一時記憶領域をＳＤＲＡＭ５から削減することができ、
また、ＳＤＲＡＭ５へのアクセス回数を削減して高速に
符号化処理を実行できる。これに加えて第２実施形態で
は、リードイン領域およびリードアウト領域に対して、
ＣＰＵにより指定されたセクタ番号の範囲に予め設定さ
れた特定のデータを符号化回路１ａ側でメインデータと
して書き込むことにより、リードイン領域およびリード
アウト領域のメインデータに消費されていたＳＤＲＡＭ
５のメモリ領域を削減することができるという効果があ
る。

【００８６】

【発明の効果】以上に説明したように、本発明を適用す
ることにより、ＤＶＤのデジタルデータの符号化処理に
要するメモリ容量を低減でき、また、高速な符号化処理
が可能となる。具体的には、第２の従来技術を適用した
場合および第３の従来技術をＤＶＤの符号化処理に適用
した場合に比較して、本発明ではこれらの従来技術で符
号化処理および出力処理のために外部メモリに確保され
ていた記憶領域を削減することが可能となり、また、第
２の従来技術を適用した場合および第３の従来技術をＤ
ＶＤの符号化処理に適用した場合に比較して、本発明で
は外部メモリへのアクセス回数が減少するので、これら
従来技術と同等以上に高速に符号化処理を実行すること
が可能となる。

【図面の簡単な説明】

【図１】本発明の符号化回路を備えるデジタルデータ符
号化装置の全体ブロック図である。

【図２】本発明の第１実施形態の符号化回路のブロック
図である。

【図３】第１実施形態の符号化回路の動作フロー図であ
る。

【図４】符号化回路の表面側および裏面側のそれぞれに
おける処理データと使用面の時間変化を模式的に示した
図である。

【図５】第２実施形態の符号化回路のブロック図であ
る。

【図６】第２実施形態の符号化回路の動作フロー図であ
る。

【図７】（ａ）は、データセクタの配置構造を示す図で
あり、（ｂ）は、ＥＣＣブロックの配置構造を示す図で
ある。

【図８】従来の符号化処理の手順を示す図である。

【図９】ＤＶＤディスクの記録面を示す図である。

【符号の説明】

１，１ａ符号化回路２バス３ＣＰＵ４バス管理回路５シンクロナスＤＲＡＭ（ＳＤＲＡＭ）６，６ａ，７，７ａ，８，８ａ端子１１ＩＥＤ生成回路１２ＥＤＣ生成回路１３，１９スクランブラ１４スクランブラ初期値設定回路１５，２１，３３，３４マルチプレクサ（ＭＵＸ）１６ＰＯ生成回路１７ＩＤ−ＲＡＭ１８ＰＯ−ＲＡＭ２０ＰＩ生成回路３１固定データ設定回路３２セクタ選択範囲設定回路

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁷ 識別記号ＦＩテーマコート゛(参考）Ｈ０３Ｍ 13/29 Ｈ０３Ｍ 13/29

Claims

【特許請求の範囲】

【請求項１】外部メモリから供給されるメインデータ
に対して誤り訂正符号として積符号を生成するデジタル
データ符号化回路において、前記外部メモリから読み出されたメインデータのＩＤに
対するエラー検出符号を生成するＩＥＤ生成回路と、前
記メインデータに対するエラー検出符号を生成するＥＤ
Ｃ生成回路と、前記メインデータ、前記ＩＤ、前記ＩＤ
に対するエラー検出符号及び前記メインデータに対する
エラー検出符号により第１の誤り訂正符号を生成する第
１の誤り訂正符号生成回路とを有する第１の符号化処理
部と、前記メインデータに対する前記第１の誤り訂正符号を記
憶する第１の内部メモリと、前記メインデータに対する前記ＩＤ、前記ＩＤに対する
エラー検出符号及び前記データに対するエラー検出符号
とを記憶する第２の内部メモリと、前記外部メモリから読み出した前記メインデータと前記
第１及び第２の内部メモリからそれぞれ読み出した前記
メインデータに対する前記第１の誤り訂正符号、前記Ｉ
Ｄ、前記ＩＤに対するエラー検出符号及び前記メインデ
ータに対するエラー検出符号とから第２の誤り訂正符号
を生成する第２の誤り訂正符号生成回路と、前記第１の
誤り訂正符号、前記ＩＤ、前記ＩＤに対するエラー検出
符号、前記メインデータに対するエラー検出符号及び前
記第２の誤り訂正符号を前記メインデータに付加して出
力する誤り訂正符号付加回路とを有する第２の符号化処
理部と、を備えることを特徴とするデジタルデータ符号化回路。
【請求項２】前記外部メモリから読み出されるメイン
データに対する前記第１の符号化処理部による処理に並
行して、前記第２の符号化処理部は前記外部メモリから
読み出される前記第１の符号化処理部で処理済のメイン
データに対する処理を行なうことを特徴とする請求項１
記載のデジタルデータ符号化回路。
【請求項３】前記第１の内部メモリは、第１及び第２
の格納領域と、制御信号に応じて前記第１及び第２の格
納領域のうち記憶する領域と読み出される領域とを交互
に選択する第１の選択手段とを有し、前記第２の内部メモリは、第３及び第４の格納領域と、
前記制御信号に応じて前記第３及び第４の格納領域のう
ち記憶する領域と読み出される領域とを交互に選択する
第２の選択手段とを有することを特徴とする請求項１又
は２記載のデジタルデータ符号化回路。
【請求項４】固定データを格納する固定データ格納手
段と、前記固定データ格納手段及び前記外部メモリから供給さ
れるメインデータを選択的に出力する第１のデータ切換
手段と、前記固定データ格納手段及び前記外部メモリから供給さ
れるメインデータを選択的に出力する第２のデータ切換
手段とをさらに備え、前記第１の符号化処理部は、前記第１のデータ切換手段
により出力されたデータを前記メインデータとして処理
を行ない、前記第２の符号化処理部は、前記第２のデータ切換手段
により出力されたデータを前記メインデータとして処理
を行なうことを特徴とする請求項１乃至３のいずれかに
記載のデジタルデータ符号化回路。
【請求項５】前記デジタルデータ符号化回路は、スク
ランブラ初期値格納手段をさらに有し、前記第１の符号化処理部は、第１のスクランブラをさら
に有し、前記スクランブラ初期値格納手段に格納された
前記第１のメインデータに対する第１の初期値でスクラ
ンブルした前記第１のメインデータを前記第１の誤り訂
正符号生成回路に供給し、前記第２の符号化処理部は、第２のスクランブラをさら
に有し、前記第２のメインデータに対して前記スクラン
ブラ初期値に格納された第２の初期値でスクランブルし
た前記第２のメインデータを前記第２の誤り訂正符号生
成回路に供給することを特徴とする請求項１乃至４のい
ずれかに記載のデジタルデータ符号化回路。
【請求項６】ＣＰＵの制御のもとに外部メモリに格納
されたメインデータを順次入力しデータブロック毎にＥ
ＣＣ符号を生成し付加して出力するＤＶＤの符号化回路
において、２つの格納部を有する第１の内部メモリと、２つの格納部を有する第２の内部メモリと、第１の端子から表面側入力データブロックのデータスト
リームを入力し該データストリームのデータセクタ毎に
ＩＤ，ＣＰＲ＿ＭＡＩを入力してＩＥＤおよびＥＤＣを
生成しＩＤ，ＩＥＤ，ＣＰＲ＿ＭＡＩおよびＥＤＣを前
記第１の内部メモリの表面側用に指定された格納部に格
納するとともにＩＤ，ＩＥＤ，ＣＰＲ＿ＭＡＩおよびＥ
ＤＣを所定の位置に付加したデータに基づいて前記表面
側入力データブロックに対する外符号を生成して前記第
２の内部メモリの表面側用に指定された格納部に書き込
む表面側処理部と、第２の端子から裏面側入力データブロックのデータスト
リームを入力しデータセクタ毎に対応するＩＤ，ＩＥ
Ｄ，ＣＰＲ＿ＭＡＩおよびＥＤＣを前記第１の内部メモ
リの裏面側用に指定された格納部から読み出してデータ
セクタの所定の位置に付加したデータに基づいてデータ
セクタ部分の内符号を生成するとともに前記第２の内部
メモリの裏面側用に指定された格納部から外符号を読み
出して外符号部の内符号を生成し外符号および内符号が
付加された裏面側入力データブロックを所定の配置構造
に整列して第３の端子へ出力する裏面側処理部とを備
え、前記第１の端子に表面側入力データブロックが前記外部
メモリから転送入力されて表面側処理が実行されると同
時に前記第２の端子に前記表面側入力データブロックよ
りもひとつ前に前記第１の端子に転送入力され表面側処
理が行われたデータブロックが裏面側入力データブロッ
クとして前記外部メモリより転送入力されて裏面側処理
が実行され、前記裏面側入力データブロックに対応する
データの第３の端子への出力が終了すると前記第１の内
部メモリの表面側用に指定されていた格納部と裏面側用
に指定されていた格納部とが交替し、次の入力側データ
ブロックおよび裏面側入力データブロックに対して同様
の処理を繰り返すことを特徴とするデジタルデータ符号
化回路。
【請求項７】請求項６記載のデジタルデータ符号化回
路と、前記デジタルデータ符号化回路の第１の端子に接続され
たバスと、前記バスに接続され装置全体を制御するＣＰＵと、メインデータが格納された外部メモリと、前記ＣＰＵの制御のもとにメインデータのデータブロッ
クを前記外部メモリから第１のチャネルを経由して前記
バスに転送するとともに、前記データブロックよりひと
つ前に第１のチャネルを経由して転送されたデータブロ
ックを前記外部メモリから第２のチャネルを経由して前
記デジタル符号化回路の第２の端子に転送するバス管理
回路とを有することを特徴とするデジタルデータ符号化
装置。
【請求項８】ＣＰＵの制御のもとに外部メモリに格納
されたメインデータを順次入力しデータブロック毎にＥ
ＣＣ符号を生成し付加して出力するＤＶＤの符号化回路
において、第１の端子からＩＤおよびＣＰＲ＿ＭＡＩを入力しＩＤ
に基づいてＩＤエラー検出符号ＩＥＤを生成してＩＤ，
ＩＥＤ，ＣＰＲ＿ＭＡＩを出力するＩＥＤ生成回路と、前記第１の端子から１データセクタ分のメインデータを
入力する毎に該メインデータとＩＥＤ生成回路から出力
されるＩＤ，ＩＥＤおよびＣＰＲ＿ＭＡＩに基づいてデ
ータセクタ用エラー検出符号ＥＤＣを生成して出力する
ＥＤＣ生成回路と、第１および第２の初期値格納部を有し選択信号が第１の
レベルのときに第１の初期値格納部が表面側用に第２の
初期値格納部が裏面側用に指定され前記選択信号が第２
のレベルのときに第２の初期値格納部が表面側用に指定
され第１の初期値格納部が裏面側用に指定され、表面側
用に指定された初期値格納部は第１の端子から入力する
初期値を格納するとともに格納された初期値を表面側出
力端から出力し、裏面側用に指定された側の初期値格納
部は格納された初期値を裏面側出力端から出力するスク
ランブラ初期値設定回路と、前記第１の端子から１データセクタ分のメインデータを
入力する毎に該メインデータを前記スクランブラ初期値
設定回路の表面側出力端から出力される初期値に基づい
て決定されるスクランブルパタンでスクランブル処理し
て出力する第１のスクランブラと、前記ＩＥＤ生成回路の出力と前記ＥＤＣ生成回路の出力
と前記第１のスクランブラの出力とを入力しデータセク
タ毎にＩＤ，ＩＥＤ，ＣＰＲ＿ＭＡＩ，１データセクタ
分のスクランブル済メインデータ，ＥＤＣの順序にデー
タを整列して出力する第１のマルチプレクサと、前記第１のマルチプレクサからデータを入力して外符号
演算を実行し１データブロック分の外符号の生成を完了
したのち生成された外符号を順次出力する外符号生成回
路と、第１および第２のデータ格納部を有し、前記選択信号が
第１のレベルのときに第１のデータ格納部が表面側用に
第２のデータ格納部が裏面側用に指定され前記選択信号
が第２のレベルのときに第２のデータ格納部が表面側用
に第２のデータ格納部が裏面側用に指定され、表面側用
に指定されたデータ格納部に前記第１のマルチプレクサ
の出力からデータセクタ毎にＩＤ，ＩＥＤ，ＣＰＲ＿Ｍ
ＡＩ，ＥＤＣを選択的に入力してデータブロック分のＩ
Ｄ，ＩＥＤ，ＣＰＲ＿ＭＡＩ，ＥＤＣを格納し、裏面側
用に指定されたデータ格納部から該データ格納部に格納
されているＩＤ，ＩＥＤ，ＣＰＲ＿ＭＡＩ，ＥＤＣを出
力する第１の内部メモリと、第１および第２の符号格納部を有し前記選択信号が第１
のレベルのときに第１の符号格納部が表面側用に第２の
符号格納部が裏面側用に指定され前記選択信号が第２の
レベルのときに第２の符号格納部が表面側用に第１の符
号格納部が裏面側用に指定され、表面側用に指定された
符号格納部に前記外符号生成部から出力されるデータブ
ロック分の外符号を入力して格納し、裏面側用に指定さ
れた符号格納部から該符号格納部に格納されているデー
タブロック分の外符号を出力する第２の内部メモリと、第２の端子から１データセクタ分のメインデータを入力
する毎に該メインデータを前記スクランブラ初期値設定
回路の裏面側出力端から出力される初期値に基づいて決
定されるスクランブルパタンでスクランブル処理して出
力する第２のスクランブラと、データセクタ部のデータ行については前記第１の内部メ
モリの裏面側用に指定されたデータ格納部からＩＤ，Ｉ
ＥＤ，ＣＰＲ＿ＭＡＩ，ＥＤＣを読み出して入力し前記
第２のスクランブラからスクランブル済のメインデータ
を入力してデータ行毎に内符号を生成して出力し、外符
号部のデータ行については前記第２の内部メモリの裏面
側用に指定された符号格納部から外符号を読み出して入
力してデータ行毎に内符号を生成して出力する内符号生
成回路と、前記第１の内部メモリの裏面側用に指定されたデータ格
納部からＩＤ，ＩＥＤ，ＣＰＲ＿ＭＡＩおよびＥＤＣを
読み出して入力し前記第２のスクランブラからスクラン
ブル済メインデータを入力し前記第２の内部メモリの裏
面側用に指定された側から外符号を読み出して入力し前
記内符号生成回路から内符号を入力し、これらのデータ
を所定の配置をとるように切替制御して第３の端子へ出
力する第４のマルチプレクサと、を備え、前記外部メモリより転送された表面側入力データブロッ
クのデータストリームを前記第１の端子から入力しデー
タセクタ毎にＩＤ，ＣＰＲ＿ＭＡＩを入力してＩＥＤお
よびＥＤＣを生成してＩＤ，ＩＥＤ，ＣＰＲ＿ＭＡＩお
よびＥＤＣを前記第１の内部メモリの表面側用に指定さ
れたデータ格納部に格納しデータセクタ毎にメインデー
タを前記スクランブラ初期値設定回路の表面側用に指定
された初期値格納部の初期値に基づいて決定されるスク
ランブルパタンでスクランブルしＩＤ，ＩＥＤ，ＣＰＲ
＿ＭＡＩおよびＥＤＣを所定の位置に付加して構成した
データに基づいて前記表面側入力データブロックに対す
る外符号を生成して前記第２の内部メモリの表面側用に
指定された符号格納部に書き込む表面側処理と、前記表
面側入力データブロックよりもひとつ前に前記第１の端
子に転送入力され表面側処理が行われたデータブロック
が前記外部メモリより転送されて裏面側入力データブロ
ックのデータストリームとして前記第２の端子から入力
しデータセクタ毎にメインデータを前記スクランブラ初
期値設定回路の裏面側用に指定された初期値格納部の初
期値に基づいて決定されるスクランブルパタンでスクラ
ンブルし前記第１の内部メモリの裏面側用に指定された
データ格納部からデータセクタに対応するＩＤ，ＩＥ
Ｄ，ＣＰＲ＿ＭＡＩおよびＥＤＣを読み出してデータセ
クタの所定の位置に付加したデータに基づいてデータセ
クタ部分の内符号を生成するとともに前記第２の内部メ
モリの裏面側用に指定された符号格納部から外符号を読
み出して外符号部の内符号を生成し外符号および内符号
が付加された裏面側入力データブロックを所定の配置構
造に整列して第３の端子へ出力する裏面側処理とを並行
して実行し、前記裏面側入力データブロックに対応する
データの第３の端子への出力が終了すると前記選択信号
のレベルが切り替わって次の入力側データブロックおよ
び裏面側入力データブロックに対して同様の処理を繰り
返すことを特徴とするデジタルデータ符号化回路。
【請求項９】前記第１の内部メモリが第１のデータ格
納部および第２のデータ格納部としてそれぞれ１６バイ
ト×１６のメモリ容量を有し手構成され、前記第２の内部メモリが第１の符号格納部および第２の
符号格納部としてそれぞれ１７２バイト×１６のメモリ
容量を有して構成されることを特徴とする請求項８記載
のデジタルデータ符号化回路。
【請求項１０】前記第２のマルチプレクサが、データブロックにおける１番目のデータセクタの１行目
のデータ行について前記第１の内部メモリの裏面側用に
指定されたデータ格納部から対応するＩＤ，ＩＥＤ，Ｃ
ＰＲ＿ＭＡＩを読み出して前記第３の端子から出力し第
２のスクランブラから１６０バイトのスクランブル済メ
インデータ入力して前記第３の端子から出力し前記内符
号生成回路から１行目のデータ行に対応して生成された
１０バイトの内符号を入力して前記第３の端子から出力
し、同じデータセクタの２行目から１１行目のデータ行
のそれぞれについて前記第２のスクランブラから１７２
バイトのスクランブル済メインデータを前記第３の端子
に出力し前記内符号生成回路からそれぞれのデータ行に
対応して生成された１０バイトの内符号を入力して前記
第３の端子から出力する処理を繰り返し、同じデータセ
クタの１２行目のデータ行について第２のスクランブラ
から１６８バイトのスクランブル済メインデータを入力
して前記第３の端子に出力し前記第１の内部メモリの裏
面側用に指定されたデータ格納部から対応する４バイト
のＥＤＣを読み出して前記第３の端子から出力し前記内
符号生成回路から１行目のデータ行に対応して生成され
た１０バイトの内符号を入力して前記第３の端子から出
力し、続いて前記第２の内部メモリの裏面側用に指定さ
れたされた符号格納部の１行目の外符号データ行に対応
する１７２バイトの外符号を読み出して前記第３の端子
から出力し前記内符号生成回路からこの外符号データ行
に対応して生成された１０バイトの内符号を入力して前
記第３の端子から出力する切替出力処理を行い、２番目
から１６番目までのデータセクタと２行目から１６行目
までの外符号符号データ行のそれぞれに対しても前記切
替出力処理を行って前記第３の端子から符号化済のデー
タを１データブロック分のインタリーブ済の配置に対応
する出力順序で出力することを特徴とする請求項８記載
のデジタルデータ符号化処理回路。
【請求項１１】請求項８記載のデジタルデータ符号化
回路と、前記デジタルデータ符号化回路の第１の端子に接続され
たバスと、前記バスに接続され装置全体を制御するＣＰＵと、メインデータが格納された外部メモリと、前記ＣＰＵの制御のもとにメインデータのデータブロッ
クを前記外部メモリから第１のチャネルを経由して前記
バスに転送するとともに、前記データブロックよりひと
つ前に第１のチャネルを経由して転送されたデータブロ
ックを前記外部メモリから第２のチャネルを経由して前
記デジタル符号化回路の第２の端子に転送するバス管理
回路とを有することを特徴とするデジタルデータ符号化
装置。
【請求項１２】ＣＰＵの制御のもとに外部メモリに格
納されたメインデータを順次入力しデータブロック毎に
ＥＣＣ符号を生成し付加して出力するＤＶＤの符号化回
路において、第１の端子からＩＤおよびＣＰＲ＿ＭＡＩを入力しＩＤ
に基づいてＩＤエラー検出符号ＩＥＤを生成してＩＤ，
ＩＥＤ，ＣＰＲ＿ＭＡＩを出力するＩＥＤ生成回路と、第１および第２の固定データ格納部を有し、選択信号が
第１のレベルのときに第１の固定データ格納部が表面側
用に指定され第２の固定データ格納部が裏面側用に指定
され前記選択信号が第２のレベルのときに第２の固定デ
ータ格納部が表面側用に指定され第１の固定データ格納
部が裏面側用に指定され、前記第１の端子から入力する
固定データを表面側用に指定された固定データ格納部に
格納するとともに格納された固定データを表面側出力端
から出力し、裏面側用に指定された固定データ格納部に
格納された固定データを裏面側出力端から出力する固定
データ設定回路と、第１および第２の選択範囲格納部を有し、選択信号が第
１のレベルのときに第１の選択範囲格納部が表面側用に
指定され第２の選択範囲格納部が裏面側用に指定され前
記選択信号が第２のレベルのときに第２の選択範囲格納
部が表面側用に指定され第１の選択範囲格納部が裏面側
用に指定され、前記第１の端子から入力するセクタ選択
範囲を表面側用に指定された選択範囲格納部に格納する
とともに格納されたセクタ選択範囲を表面側出力端から
出力し、裏面側用に指定された選択範囲格納部に格納さ
れたセクタ選択範囲を裏面側出力端から出力するセクタ
選択範囲設定回路と、前記第１の端子入力するデータセクタのセクタ番号が前
記セクタ選択範囲設定回路の表面側出力端から出力され
るセクタ選択範囲に含まれる場合には前記固定データ設
定回路の表面側出力端から入力する固定データを選択し
てメインデータとして出力し前記第１の端子入力するデ
ータセクタのセクタ番号が表面側用に指定された選択範
囲格納部に格納されたセクタ選択範囲に含まれない場合
には前記第１の端子６から入力したメインデータを選択
して出力する第１のマルチプレクサと、前記第１のマルチプレクサから１データセクタ分のメイ
ンデータを入力する毎に該メインデータとＩＥＤ生成回
路から出力されるＩＤ，ＩＥＤおよびＣＰＲ＿ＭＡＩに
基づいてデータセクタ用エラー検出符号ＥＤＣを生成し
て出力するＥＤＣ生成回路と、第１および第２の初期値格納部を有し選択信号が第１の
レベルのときに第１の初期値格納部が表面側用に第２の
初期値格納部が裏面側用に指定され前記選択信号が第２
のレベルのときに第２の初期値格納部が表面側用に指定
され第１の初期値格納部が裏面側用に指定され、表面側
用に指定された初期値格納部は第１の端子から入力する
初期値を格納するとともに格納された初期値を表面側出
力端から出力し、裏面側用に指定された初期値格納部に
格納された初期値を裏面側出力端から出力するスクラン
ブラ初期値設定回路と、前記第１のマルチプレクサから１データセクタ分のメイ
ンデータを入力する毎に該メインデータを前記スクラン
ブラ初期値設定回路の表面側出力端から出力される初期
値に基づいて決定されるスクランブルパタンでスクラン
ブル処理して出力する第１のスクランブラと、前記ＩＥＤ生成回路の出力と前記ＥＤＣ生成回路の出力
と前記第１のスクランブラの出力とを入力しデータセク
タ毎にＩＤ，ＩＥＤ，ＣＰＲ＿ＭＡＩ，１データセクタ
分のスクランブル済メインデータ，ＥＤＣの順序にデー
タを整列して出力する第２のマルチプレクサと、前記第２のマルチプレクサからデータを入力して外符号
演算を実行し１データブロック分の外符号の生成を完了
したのち生成された外符号を出力する外符号生成回路
と、第１および第２のデータ格納部を有し、前記選択信号が
第１のレベルのときに第１のデータ格納部が表面側用に
第２のデータ格納部が裏面側用に指定され前記選択信号
が第２のレベルのときに第２のデータ格納部が表面側用
に第２のデータ格納部が裏面側用に指定され、表面側用
に指定されたデータ格納部に前記第１のマルチプレクサ
の出力からデータセクタ毎にＩＤ，ＩＥＤ，ＣＰＲ＿Ｍ
ＡＩ，ＥＤＣを選択的に入力してデータブロック分のＩ
Ｄ，ＩＥＤ，ＣＰＲ＿ＭＡＩ，ＥＤＣを格納し、裏面側
用に指定されたデータ格納部から該データ格納部に格納
されているＩＤ，ＩＥＤ，ＣＰＲ＿ＭＡＩ，ＥＤＣを出
力する第１の内部メモリと、第１および第２の符号格納部を有し前記選択信号が第１
のレベルのときに第１の符号格納部が表面側用に第２の
符号格納部が裏面側用に指定され前記選択信号が第２の
レベルのときに第２の符号格納部が表面側用に第１の符
号格納部が裏面側用に指定され、表面側用に指定された
符号格納部に前記外符号生成部から出力されるデータブ
ロック分の外符号を入力して格納し、裏面側用に指定さ
れた符号格納部から該符号格納部に格納されている１デ
ータブロック分の外符号を出力する第２の内部メモリ
と、第２の端子から入力するデータセクタのセクタ番号が前
記セクタ選択範囲設定回路の裏面側出力端から出力され
るセクタ選択範囲に含まれる場合には前記固定データ設
定回路の裏面側出力端から入力する固定データを選択し
てメインデータとして出力し前記第２の端子から入力す
るデータセクタのセクタ番号が裏面側用に指定された選
択範囲格納部に格納されたセクタ選択範囲に含まれない
場合には前記第２の端子から入力したメインデータを選
択して出力する第３のマルチプレクサと、前記第３のマルチプレクサから１データセクタ分のメイ
ンデータを入力する毎に該メインデータを前記スクラン
ブラ初期値設定回路の裏面側用に指定された初期値格納
部に格納された初期値に基づいて決定されるスクランブ
ルパタンでスクランブル処理して出力する第２のスクラ
ンブラと、データセクタ部のデータ行については前記第１の内部メ
モリの裏面側用に指定されたデータ格納部からＩＤ，Ｉ
ＥＤ，ＣＰＲ＿ＭＡＩ，ＥＤＣを読み出して入力し前記
第２のスクランブラからスクランブル済のメインデータ
を入力してデータ行毎に内符号を生成して出力し、外符
号部のデータ行については前記第２の内部メモリの裏面
側用に指定された符号格納部から外符号を読み出して入
力してデータ行毎に内符号を生成して出力する内符号生
成回路と、前記第１の内部メモリの裏面側用に指定されたデータ格
納部からＩＤ，ＩＥＤ，ＣＰＲ＿ＭＡＩおよびＥＤＣを
読み出して入力し前記第２のスクランブラからスクラン
ブル済メインデータを入力し前記第２の内部メモリの裏
面側用に指定された側から外符号を読み出して入力し前
記内符号生成回路から内符号を入力し、これらのデータ
を所定の配置をとるように切替制御して第３の端子へ出
力する第２のマルチプレクサと、を備え、前記外部メモリより転送された表面側入力データブロッ
クのデータストリームを前記第１の端子から入力しデー
タセクタ毎にＩＤ，ＣＰＲ＿ＭＡＩを入力してＩＥＤお
よびＥＤＣを生成してＩＤ，ＩＥＤ，ＣＰＲ＿ＭＡＩお
よびＥＤＣを前記第１の内部メモリの表面側用に指定さ
れたデータ格納部に格納しデータセクタ毎にメインデー
タを前記スクランブラ初期値設定回路の表面側用に指定
された初期値格納部の初期値に基づいて決定されるスク
ランブルパタンでスクランブルしＩＤ，ＩＥＤ，ＣＰＲ
＿ＭＡＩおよびＥＤＣを所定の位置に付加して構成した
データに基づいて前記表面側入力データブロックに対す
る外符号を生成して前記第２の内部メモリの表面側用に
指定された符号格納部に書き込む表面側処理と、前記表
面側入力データブロックよりもひとつ前に前記第１の端
子に転送入力され表面側処理が行われたデータブロック
が前記外部メモリより転送されて裏面側入力データブロ
ックのデータストリームとして前記第２の端子から入力
しデータセクタ毎にメインデータを前記スクランブラ初
期値設定回路の裏面側用に指定された初期値格納部の初
期値に基づいて決定されるスクランブルパタンでスクラ
ンブルし前記第１の内部メモリの裏面側用に指定された
データ格納部からデータセクタに対応するＩＤ，ＩＥ
Ｄ，ＣＰＲ＿ＭＡＩおよびＥＤＣを読み出してデータセ
クタの所定の位置に付加したデータに基づいてデータセ
クタ部分の内符号を生成するとともに前記第２の内部メ
モリの裏面側用に指定された符号格納部から外符号を読
み出して外符号部の内符号を生成し外符号および内符号
が付加された裏面側入力データブロックを所定の配置構
造に整列して第３の端子へ出力する裏面側処理とを並行
して実行し、前記裏面側入力データブロックに対応する
データの第３の端子への出力が終了すると前記選択信号
のレベルが切り替わって次の入力側データブロックおよ
び裏面側入力データブロックに対して同様の処理を繰り
返すことを特徴とするデジタルデータ符号化回路。
【請求項１３】前記第１の内部メモリが第１のデータ
格納部および第２のデータ格納部としてそれぞれ１６バ
イト×１６のメモリ容量を有し手構成され、前記第２の内部メモリが第１の符号格納部および第２の
符号格納部としてそれぞれ１７２バイト×１６のメモリ
容量を有して構成されることを特徴とする請求項１２記
載のデジタルデータ符号化回路。
【請求項１４】前記第４のマルチプレクサが、データブロックにおける１番目のデータセクタの１行目
のデータ行について前記第１の内部メモリの裏面側用に
指定されたデータ格納部から対応するＩＤ，ＩＥＤ，Ｃ
ＰＲ＿ＭＡＩを読み出して前記第３の端子から出力し第
２のスクランブラから１６０バイトのスクランブル済メ
インデータ入力して前記第３の端子から出力し前記内符
号生成回路から１行目のデータ行に対応して生成された
１０バイトの内符号を入力して前記第３の端子から出力
し、同じデータセクタの２行目から１１行目のデータ行
のそれぞれについて前記第２のスクランブラから１７２
バイトのスクランブル済メインデータを前記第３の端子
に出力し前記内符号生成回路からそれぞれのデータ行に
対応して生成された１０バイトの内符号を入力して前記
第３の端子から出力する処理を繰り返し、同じデータセ
クタの１２行目のデータ行について第２のスクランブラ
から１６８バイトのスクランブル済メインデータを入力
して前記第３の端子に出力し前記第１の内部メモリの裏
面側用に指定されたデータ格納部から対応する４バイト
のＥＤＣを読み出して前記第３の端子から出力し前記内
符号生成回路から１行目のデータ行に対応して生成され
た１０バイトの内符号を入力して前記第３の端子から出
力し、続いて前記第２の内部メモリの裏面側用に指定さ
れたされた符号格納部の１行目の外符号データ行に対応
する１７２バイトの外符号を読み出して前記第３の端子
から出力し前記内符号生成回路からこの外符号データ行
に対応して生成された１０バイトの内符号を入力して前
記第３の端子から出力する切替出力処理を行い、２番目
から１６番目までのデータセクタと２行目から１６行目
までの外符号符号データ行のそれぞれに対しても前記切
替出力処理を行って前記第３の端子から符号化済のデー
タを１データブロック分のインタリーブ済の配置に対応
する出力順序で出力することを特徴とする請求項１２記
載のデジタルデータ符号化処理回路。
【請求項１５】請求項１２記載のデジタルデータ符号
化回路と、前記デジタルデータ符号化回路の第１の端子に接続され
たバスと、前記バスに接続され装置全体を制御するＣＰＵと、メインデータが格納された外部メモリと、前記ＣＰＵの制御のもとにメインデータのデータブロッ
クを前記外部メモリから第１のチャネルを経由して前記
バスに転送するとともに、前記データブロックよりひと
つ前に第１のチャネルを経由して転送されたデータブロ
ックを前記外部メモリから第２のチャネルを経由して前
記デジタル符号化回路の第２の端子に転送するバス管理
回路と、を有することを特徴とするデジタルデータ符号化装置。