CN101622603A - 半导体存储器件及其控制方法 - Google Patents

半导体存储器件及其控制方法 Download PDF

Info

Publication number
CN101622603A
CN101622603A CN200880006654A CN200880006654A CN101622603A CN 101622603 A CN101622603 A CN 101622603A CN 200880006654 A CN200880006654 A CN 200880006654A CN 200880006654 A CN200880006654 A CN 200880006654A CN 101622603 A CN101622603 A CN 101622603A
Authority
CN
China
Prior art keywords
data
mistake
error
correcting code
correct
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN200880006654A
Other languages
English (en)
Other versions
CN101622603B (zh
Inventor
菅野伸一
内川浩典
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Publication of CN101622603A publication Critical patent/CN101622603A/zh
Application granted granted Critical
Publication of CN101622603B publication Critical patent/CN101622603B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
    • H03M13/2906—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes using block codes
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1012—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices using codes or arrangements adapted for a specific type of error
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1004—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's to protect a block of data words, e.g. CRC or checksum
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1068—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices in sector programmable memories, e.g. flash disk
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G06F13/1673—Details of memory controller using buffers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • G06F13/4068—Electrical coupling
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/52—Protection of memory contents; Detection of errors in memory contents
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/35—Unequal or adaptive error protection, e.g. by providing a different level of protection according to significance of source information or by adapting the coding according to the change of transmission channel characteristics
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/65—Purpose and implementation aspects
    • H03M13/6561—Parallelized implementations
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Quality & Reliability (AREA)
  • Probability & Statistics with Applications (AREA)
  • Computer Hardware Design (AREA)
  • Computer Security & Cryptography (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Read Only Memory (AREA)
  • Error Detection And Correction (AREA)
  • Detection And Correction Of Errors (AREA)

Abstract

一种半导体存储器件包括：多个检测码产生器，被配置为分别产生多个检测码以检测多个数据项中的错误；多个第一校正码产生器，被配置为分别产生多个第一校正码以校正多个第一数据块中的错误，第一数据块中的每一个包括数据项和相应的检测码之一；第二校正码产生器，被配置为产生第二校正码以校正第二数据块中的错误，第二数据块包括第一数据块；和半导体存储器，被配置为非易失性地存储第二数据块、第一校正码和第二校正码。

Description

半导体存储器件及其控制方法
相关申请的交叉引用
这是于2008年7月17日提交的，在PCT条约第21条(2)下在日本公开的PCT申请No.PCT/JP2008/063344的继续申请。
本申请基于并要求来自于2007年8月31日提交的在先日本专利申请No.2007-225996的优先权的权益，将其整个内容通过引用合并于此。
技术领域
本发明涉及半导体存储器件及其控制方法，例如，涉及非易失性地存储信息并具有纠错电路的存储器件，和控制该存储器件的方法。
背景技术
在某些非易失性存储器件中，控制数据存储的物理量的状态随着时间的流逝而改变。如果经过的时间到达预定长度，则数据可能丢失。存在各种类型的具有这种特性特征的存储器件。这种存储器件之一是，例如，使用具有所谓的层叠栅极结构的晶体管作为存储单元的非易失性半导体存储器件。
层叠的栅极结构包括顺序地堆叠在基底上的隧道绝缘膜，浮栅电极，电极间绝缘膜，和控制栅电极。为在存储单元中存储信息，通过隧道绝缘膜从基底向浮栅电极注入电子。在浮栅电极中累积的电荷保持信息。在浮栅电极中累积的电荷随着时间的经过，通过隧道绝缘膜漏向基底。因此，在存储单元中保持的信息可能随着时间的流逝而丢失(在信息中可能出现错误)。
如果从信息存储时间开始经过的时间短，则在信息中很少出现错误。另一方面，如果在信息存储之后经过了长时间，则在信息中出现错误的概率很高。具有多个这种存储单元的存储器件有时包括用于将错误的信息恢复到正确状态的纠错机制。
通常，为校正由于例如从信息记录开始经过了时间而在由多个位形成的数据中包括的若干错误，需要具有高纠错能力的校正机制。具有高纠错能力的校正机制具有大的电路规模且要求高功耗和长的处理时间。通常，为保证即使在从信息存储开始经过长时间之后也能恢复正确的信息，存储器件使用具有高纠错能力的校正机制。无论从信息存储开始经过的时间长度如何，高性能的纠错机制都能同样地发挥作用。
因此，即使在读取仅存储了短时间的信息时，也使用高性能的纠错机制。因为待读取的信息没有包括那么多的错误，因此高性能的纠错机制的使用是浪费的。这导致存储器件中功率的浪费。
为增强纠错能力，通常，需要纠错目标信息的大小是大的。例如，不对于512字节数据产生纠错码，而是，例如，对于通过级联多个512字节数据而获得的4k字节数据产生纠错码。这增强了纠错能力。但是，在该方法中，即使在读出512字节数据时，也总是必须读出4k字节数据。这也导致存储器件中功率的浪费。
关于该应用的现有技术的参考信息是JP-A 63-275225(KOKAI)。
在该参考中，公开了具有高纠错能力的校正设备。
发明内容
根据本发明的方面，提供了半导体存储器件，包括：多个检测码产生器，被配置为分别产生多个检测码以检测多个数据项中的错误；多个第一校正码产生器，被配置为分别产生多个第一校正码以校正多个第一数据块中的错误，第一数据块中的每一个包括数据项之一和相应的检测码；第二校正码产生器，被配置为产生第二校正码以校正第二数据块中的错误，该第二数据块包括第一数据块；和半导体存储器，被配置为非易失性地存储第二数据块，第一校正码和第二校正码。
根据本发明的方面，提供了半导体存储器件，包括：控制半导体存储器件的方法，该方法包括：分别产生多个检测码以检测多个数据项中的错误；分别产生多个第一校正码以校正多个第一数据块中的错误，第一数据块中的每一个包括数据项之一和相应的检测码；产生第二校正码以校正第二数据块中的错误，该第二数据块包括第一数据块；和非易失性地存储第二数据块，第一校正码和第二校正码。
附图说明
图1是示意地图示根据实施例的半导体存储器件的框图；
图2是图示纠错电路的与数据写入相关联的主要部分的框图；
图3是图示在写入时的临时存储电路3中的数据状态图；
图4是图示图3之后的状态的图；
图5是图示图4之后的状态的图；
图6是图示纠错电路的与数据读相关联的主要部分的框图；
图7是图示第二纠错单元的操作的实例的图；
图8是图示在需要的纠错能力与从写开始经过的时间之间的关系图；
图9是图示第一纠错单元11和第二纠错单元13的处理范围的概念的图；
图10是图示错误率与第二纠错单元的使用概率之间的关系图；且
图11是图示错误率与第二纠错单元的平均Chien搜索之间的关系图。
具体实施方式
现在将参考附图描述本发明的实施例。在下面描述中，相同的附图标记表示具有几乎相同的功能和布置的组成元件，且仅在必要时进行重复的说明。
如下所述的本实施例仅是具体表现本发明的技术范围的设备或方法的实例。本发明的技术范围不限制组件的材料、形状、结构和布置为如下所述的。本发明的技术范围允许在所附的权利要求中的各种变化和修改。
本发明的实施例的功能框可以由硬件、计算机软件或其组合实现。以下将大体上从它们的功能的角度来描述各个框，同时澄清它们可以由硬件和软件两者实现。是作为硬件或软件执行功能取决于关于整个系统的具体的实施例或设计限制。对于每一具体的实施例，本领域技术人员可以通过各种方法实现功能，且本发明完全包括这种实现。
图1是示意地图示根据实施例的半导体存储器件的框图。
如图1所示，半导体存储器件10包括纠错电路1和半导体存储器2。纠错电路1和半导体存储器2被形成为，例如，单个半导体芯片上的一个半导体集成电路。只要半导体存储器2可以非易失性地存储信息，且所存储的数据可以改变，那么其可以是任意的存储器件。半导体存储器2的实例是NAND闪速存储器。
NAND闪速存储器具有多个存储单元。每个存储单元由具有所谓的层叠栅极结构的MOSFET(金属氧化物半导体场效应晶体管)形成。具有该层叠栅极结构的MOS晶体管包括隧道绝缘膜，浮栅电极，电极间绝缘膜，控制栅电极和源极及漏极扩散层。每个存储单元晶体管的阈值电压根据在浮栅电极中积累的电荷量改变，且每个存储单元晶体管存储与阈值电压的变化相对应的信息。存储单元晶体管可以被设计为存储1位信息或者多个位的信息。在半导体存储器2中包括读出放大器和电位产生电路的控制电路可以在存储单元晶体管中写入被提供给半导体存储器2的数据，或向半导体存储器2之外输出存储在存储单元晶体管中的数据。
属于相同行的存储单元晶体管的控制栅电极连接到单个字线。在属于相同列并串联连接的每一存储单元晶体管的端部处提供选择栅极晶体管。一个选择栅极晶体管连接到位线。基于该规则，提供了存储单元晶体管、选择栅极晶体管、字线和位线。对于每一组多个存储单元晶体管进行数据写入和读取。由一组存储单元晶体管形成的存储区对应于一个页面。多个页面形成块。NAND闪速存储器擦除在每个块中的数据。
将要求写入半导体存储器2中的数据(写数据)外部地提供给半导体存储器件10。纠错电路1将纠错码和错误检测码添加到写数据，并将其提供给半导体存储器2。半导体存储器2与纠错码和错误检测码一起存储写数据。
响应于提供给半导体存储器件10的控制信号，半导体存储器2将所要求读取的数据(读数据)和被添加到读数据的纠错码和错误检测码提供给纠错电路1。纠错电路1在读数据中检测错误并纠错。如果存在错误，则纠错电路1校正它，去除纠错码和错误检测码，并输出读数据给外部装置。
[写系统电路的布置]
图2是图示纠错电路1的与数据写入相关联的主要部分的框图。纠错电路1对于每个都具有预定大小的多个写数据中的每一个产生纠错码，且还对于多个写数据的集合产生另一纠错码。根据期望实现的纠错能力和待采用的纠错码来决定写数据的数目。以下将描述其中写数据的数目是8的实例。
如图2所示，纠错电路1接收写数据项Da1到Da8。例如，第一尺寸可以匹配半导体存储器2的写或读数据的尺寸。更具体地说，当NAND闪速存储器用作半导体存储器2时，写数据的尺寸对应于一个页面的大小，例如，512字节。在下面实例中，为了描述的方便，第一尺寸是512字节。
纠错电路1具有临时存储电路3。临时存储电路3由例如易失性存储电路形成，且可以是例如DRAM(动态随机存取存储器)。在对于写入到半导体存储器2的数据产生错误检测码和纠错码时，临时存储电路3用作在写入时的临时存储区。在写入时，临时存储电路3接收写数据项Da1到Da8。临时存储电路3存储写数据项Da1到Da8。
分别将写数据项Da1到Da8提供给错误检测码产生单元41到48(某些没有图示)。
错误检测码产生单元41到48对于写数据项Da1到Da8分别产生错误检测码Db1到Db8(的数据)。错误检测码Db1到Db8用于检测写数据项Da1到Da8中的错误。允许错误检测码产生单元容易地计算码和降低功耗并同时实现上述目的的码被用作错误检测码Db1到Db8。例如，CRC(循环冗余校验和)32或CRC 16可用作错误检测码。将错误检测码Db1到Db8被提供给临时存储电路3。
还将错误检测码Db1到Db8分别提供给第一纠错码产生单元61到68。第一纠错码产生单元61到68还分别接收写数据项Da1到Da8。
第一纠错码产生单元61到68使用写数据项Da1到Da8和错误检测码Db1到Db8产生第一纠错码。由第一纠错码产生单元61产生的第一纠错码用于校正写数据项Da1和错误检测码数据Db1中的错误。
类似地，由第一纠错码产生单元62到68产生的第一纠错码用于校正写数据项Da2到Da8和错误检测码数据Db2到Db8中的错误。
作为第一纠错码，例如，可使用具有大约1位的相对低的纠错能力、不需要高功率和长的计算时间而仅需要小规模执行电路的码。更具体地说，例如，Hamming码可用作第一纠错码。
第一纠错码产生单元61到68分别输出第一纠错码Dc1到Dc8(的数据)。第一纠错码Dc1到Dc8被提供给临时存储电路3。
将错误检测码Db1到Db8提供给第二纠错码产生单元8。第二纠错码产生单元8还接收写数据项Da1到Da8。第二纠错码产生单元8使用写数据项Da1到Da8和错误检测码Db1到Db8产生第二纠错码。第二纠错码用于校正写数据项Da1到Da8和错误检测码Db1到Db8中的错误。
作为第二纠错码，例如，可使用如下的码，即，虽然其计算量大，但是其能够以比使用第一纠错码的纠错更高的能力进行纠错、且可以校正多个位的错误。更具体地说，例如，BHC码，Reed-Solomon(RS)码，或LDPC(低密度奇偶校验)码可用作第二纠错码。因为大的计算量，第二纠错码产生单元8的电路规模，功耗和计算时间都超过第一纠错码产生单元61到68。但是，第二纠错码产生单元8具有比第一纠错码产生单元61到68更高的纠错能力。
第二纠错码产生单元8将第二纠错码Dd(的数据)提供到临时存储电路3。临时存储电路3将具有在稍后描述的结构的写数据项Da1到Da8，错误检测码Db1到Db8，第一纠错码Dc1到Dc8，和第二纠错码Dd提供给半导体存储器2。
[数据写入的操作]
接下来将参考图3到6描述在数据写入时纠错电路1的操作。图3到6示意地示出了在顺序地写入时临时存储电路3中的数据状态。
首先，如图3所示，将待写入半导体存储器2的八个写数据项Da1到Da8提供给纠错电路1。将写数据项Da1到Da8存储在临时存储电路3中。
接下来，如图4所示，分别将写数据项Da1到Da8提供给错误检测码产生单元41到48。错误检测码产生单元41到48对于写数据项Da1到Da8分别产生错误检测码Db1到Db8。当CRC 32用作错误检测码时，每一错误检测码Db1到Db8具有32位的大小。
写数据项Da1和在写数据项Da1之后级联的错误检测码Db1形成作为纠错的单位的第一数据块D1。类似地，写数据项Da2到Da8和在它们之后级联的错误检测码Db2到Db8形成第一数据块D2到D8。将第一数据块D1到D8存储在临时存储电路3中。本领域技术人员已经知道错误检测码产生单元41到48的详细布置，且将省略其描述。在该实施例中，错误检测码产生单元41到48并行地执行检测码产生操作。错误检测码产生单元41到48的并行操作缩短了处理时间。
接下来，如图5所示，将第一数据块D1到D8分别提供给第一纠错码产生单元61到68。第一纠错码产生单元61使用第一数据块D1产生第一纠错码Dc1，用于校正第一数据块D1中的错误。将第一纠错码Dc1级联在错误检测码Db1之后并在写数据项Da2之前，并存储在临时存储电路3中。
类似地，第一纠错码产生单元62到68分别使用第一数据块D2到D8产生第一纠错码Dc2到Dc8，用于校正第一数据块D2到D8中的错误。将第一纠错码Dc2级联在错误检测码Db2之后并在写数据项Da3之前，并存储在临时存储电路3中。类似地，第一纠错码Dc3到Dc7分别级联在错误检测码Db3到Db7之后并在写数据项Da4到Da8之前，并存储在临时存储电路3中。第一纠错码Dc8级联在错误检测码Db8之后并被存储在临时存储电路3中。
当Hamming码用作第一纠错码时，第一数据块D1到D8中的每一个具有与写数据(4096位)+错误检测码(32位)对应的大小。为校正在第一数据块D1到D8中的1位错误，第一纠错码Dc1到Dc8中的每一个具有例如13位的大小。本领域技术人员已经知道第一纠错码产生单元61到68的详细布置，且将省略其描述。在该实施例中，第一纠错码产生单元61到68并行执行校正码产生操作。第一纠错码产生单元61到68的并行操作缩短了处理时间。
级联第一数据块D1到D8以形成第二数据块。将第二数据块提供给第二纠错码产生单元8。第二数据块是由第二纠错码产生单元使用以产生第二纠错码的数据单位。第二纠错码产生单元8使用第二数据块产生第二纠错码Dd，用于校正第二数据块中的错误。将第二纠错码Dd级联在第二数据块之后并存储在临时存储电路3中。
当RS码用作第二纠错码时，第二数据块具有与写数据(4096位)×8+错误检测码(32位)×8对应的大小，并校正第二数据块中的12位错误。为校正第二数据块中具有这种大小的错误，第二纠错码Dd具有例如192位的大小。本领域技术人员已经知道第二纠错码产生单元8的详细布置，且将省略其描述。
在上述处理中将第二纠错码Dd级联在第二数据块之后，由此获得传送数据块(图5中临时存储电路3中的结构)。将传送数据块提供给半导体存储器2。半导体存储器2存储每个传送数据块。
[读系统电路的布置]
图6是图示纠错电路1的与数据读取相关联的主要部分的框图。
如图6所示，半导体存储器2提供信号S1到第一纠错单元11。信号S1由传送数据块(图5中临时存储电路3中的结构)形成。
如果第一数据块D1到D8包含错误，则在第一纠错单元11的能力范围内，第一纠错单元11分别使用信号S1中的第一纠错码Dc1到Dc8校正第一数据块D1到D8中的错误。更具体地说，第一纠错单元11使用第一纠错码Dc1校正第一数据块D1中的错误。类似地，第一纠错单元11在第一纠错单元11的能力范围内，分别使用纠错码Dc2到Dc8校正第一数据块D2到D8中的错误。
第一纠错单元11输出通过使用第一纠错码校正信号S1中的错误而获得的信号S2。如果在纠错之前第一数据块D1到D8中的错误位的数目等于或小于第一纠错单元11的纠错能力，则在纠错之后的信号S2中的第一数据块D1到D8不包含错误。但是，如果在纠错之前第一数据块D1到D8中的错误位的数目超过了第一纠错单元11的纠错能力，则在纠错之后的信号S2中的第一数据块D1到D8仍然包含错误。
将信号S2提供给错误检测单元12和第二纠错单元13。错误检测单元12使用错误检测码Db1到Db8检测写数据项Da1到Da8中的错误。错误检测单元12将信号S2直接提供给选择单元14。错误检测单元12还将表示在所有第一数据块D1到D8中存在/不存在错误检测的信号S3提供到选择单元14。错误检测单元12将信号S4提供给第二纠错单元13，所述信号S4除了表示错误检测之外还包括表示第一数据块D1到D8中的错误检测位置的信息。
第二纠错单元13分析信号S4并获取表示在错误检测单元12进行错误检测时是否检测到错误的信息。如果没有检测到错误，则不需要再进行纠错。例如，当来自电源电路(没有示出)的电源或来自时钟电路(没有示出)的时钟信号供应停止时，第二纠错单元13停止处理目标的信号S2的操作。
在分析信号S4并获取表示在信号S2中检测到错误的信息时，第二纠错单元13使用第二纠错码Dd校正第一数据块D1到D8中的错误。此时，第二纠错单元13仅对于包括错误的第一数据块D1到D8执行纠错。图7示出了该状态的实例。
图7示出其中在第一数据块D2，D4和D5中检测到错误的实例。第二纠错单元13对于所有第一数据块D1到D8，使用第二纠错码Dd执行综合(syndrome)计算。另一方面，第二纠错单元13仅对于包括检测出的错误的第一数据块D2，D4和D5执行Chien搜索。第二纠错单元13使用第二纠错码Dd校正第一数据块D2，D4和D5中的错误。第二纠错单元13输出通过使用第二纠错码校正信号S2中的错误而获得的信号S5。
对于在第一数据块D1到D8中检测到的错误，顺序地执行通过第二纠错单元13的纠错，这与现有技术不同。也就是说，不提供专用于每一个第一数据块D1到D8的纠错电路。该减小了第二纠错单元13的电路规模和功耗。
取决于将经历纠错的第一数据块的数目，需要的时间可能比通过第一数据块D1到D8的专用电路进行并行纠错的时间更长。但是，在该实施例中，第二纠错单元13仅对第一数据块D1到D8当中包括检测出错误的数据块执行Chien搜索。另外，第一纠错码被设计为能够仅通过使用第一纠错码的校正来校正第一数据块D1到D8中的大多数(几乎100％)错误。因此，很少使用第二纠错码。因此，在该实施例中，可以减小第二纠错单元13的电路规模和功耗，而不会由于通过对于第一数据块D1到D8共享纠错电路而增加任何处理时间。
假定在从存储器件重复地读取某个传送数据块的处理中，错误检测单元12在第一次读取的传送数据块中没有检测到错误。在该情况下，在第二次及后续读取传送数据块时，预先停止提供给第二纠错单元13的电源和时钟信号的至少一个。这大大地降低了在读取相同传送数据块时在纠错电路1中的功耗。
接下来将描述怎样决定第一纠错单元11和错误检测单元12的纠错能力。注意，第一纠错单元11的纠错能力还包括使得第一纠错码产生单元61到68产生第一纠错码Dc1到Dc8的处理。类似地，第二纠错单元13的纠错能力还包括使得第二纠错码产生单元8产生第二纠错码Dd的处理。
图8是图示在半导体存储器2中，在需要的纠错能力和从数据写入经过的时间之间的关系的图表。如图8所示，当经过的时间变长时，在半导体存储器2中写入的数据时错误的数目增加。纠错能力根据错误数目的增加而改变。确定第一纠错单元11和第二纠错单元13的纠错能力，以使得使用过度的或不足的纠错能力。更具体地说，确定第一纠错单元11和第二纠错单元13的纠错能力，以使得当经过的时间短时，可以由第一纠错单元11单独地进行纠错，而当经过的时间超过预定时间时(当错误的数目突然增加时的时间)第一纠错单元11和第二纠错单元13可以执行纠错。
图9示出根据该实施例的第一纠错单元11和第二纠错单元13的处理范围的概念。图9中的横坐标表示半导体存储器2的预定范围(NAND闪速存储器的页面)内的错误的数目。纵坐标表示错误发生概率。虚线指示在半导体存储器2退化之前(紧接在写入之后)的关系。实线指示在半导体存储器2退化之后(在经过保证的数据保留时间之后)的关系。
如图9所示，确定第一纠错单元11的纠错能力以使得当预定范围内的错误数目小时，仅第一纠错单元11可以校正所有错误。更具体地说，决定可校正的位的数目，纠错方法，和纠错码的位的数目。例如，决定第一纠错单元11的纠错能力以使得其可以校正退化之前的几乎100％的错误和退化之后的大约99％的错误。另一方面，决定第二纠错单元13的纠错能力以校正退化之后的剩余的1％的错误。
结果，第二纠错单元13的使用概率随着错误率的增加而上升，如图10所示。
如上所述，具有较低纠错能力但是要求较短的处理时间和较低功耗的第一纠错单元11校正几乎所有的错误。要求较长处理时间和较高功耗但是具有较高纠错能力的第二纠错单元13校正剩余的错误。纠错电路1因此可以实现短的处理时间、低功耗，和小的电路规模，同时保持高的纠错能力。
图11示出在第二纠错单元13的错误率和平均Chien搜索范围之间的关系。在该实施例中(实线)，设置第一纠错单元11的纠错能力，以使得可以仅通过第一纠错单元11校正大多数错误，如上所述。因此，即使当错误率高时，与现有技术(虚线)相比较，第二纠错单元13很少涉及纠错。
如上所述，根据本实施例的半导体存储器件，形成了每个包括多个写数据项的相应的一个的多个第一数据块D1到D8。对于多个第一数据块D1到D8分别产生多个第一纠错码Dc1到Dc8。另外，对于由多个第一数据块D1到D8形成的第二数据块产生第二纠错码Dd。当错误位的数目小时，使用具有低的性能但是要求低功耗和小的电路规模的第一纠错码Dc1到Dc8进行校正。当错误位的数目大时，使用第一纠错码Dc1到Dc8和第二纠错码Dd两者进行校正，所述第二纠错码Dd要求高功耗和大的电路规模但是允许以高性能校正。因此，提供了其纠错电路1具有适当的电路规模和功耗且缩短纠错时间而没有牺牲纠错能力的半导体存储器件。
在该实施例中，对于第一数据块D1到D8当中的即使仅在使用第一纠错码Dc1到Dc8的纠错之后仍包括错误的数据执行使用第二纠错码Dd的纠错。这与其中响应于多个第一数据块D1到D8提供用于使用第二纠错码Dd执行纠错的电路的实例相比较，可以大大地减小第二纠错单元13的电路规模。
本领域技术人员将容易地想到另外的优点和修改。因此，本发明在其较宽的方面中不限于在这里示出和描述的具体细节和代表性实施例。因此，在不脱离本发明的如由所附权利要求及其等效所定义的一般概念的精神或范围的情况下，可以做出各种修改。

Claims (17)

1.一种半导体存储器件，包括：
多个检测码产生器，被配置为分别产生多个检测码以检测多个数据项中的错误；
多个第一校正码产生器，被配置为分别产生多个第一校正码以校正多个第一数据块中的错误，所述第一数据块中的每一个包含数据项之一和相应的检测码；
第二校正码产生器，被配置为产生第二校正码以校正在第二数据块中的错误，所述第二数据块包括所述第一数据块；和
半导体存储器，被配置为非易失性地存储所述第二数据块、第一校正码和第二校正码。
2.如权利要求1所述的器件，进一步包括：
第一校正器，被配置为使用第一校正码校正第一数据块中的错误；
检测器，被配置为使用检测码检测由第一校正器校正的数据项中的错误，并产生表示在每一已校正的数据项中存在/不存在错误的第一错误信息；和
第二校正器，被配置为使用第一错误信息和第二校正码，校正已校正的数据项当中包括错误的若干个数据项中的错误。
3.如权利要求2所述的器件，进一步包括选择器，被配置为选择和输出由第一校正器校正的数据项形成的第一已校正数据和由第二校正器校正的数据项形成的第二已校正数据之一。
4.如权利要求3所述的器件，其中，
该检测器产生表示在第一已校正数据中存在/不存在错误的第二错误信息，和
基于所述第二错误信息，选择器在第一已校正数据不包含错误时输出第一已校正数据，并在第一已校正数据包含错误时输出第二已校正数据。
5.如权利要求1所述的器件，其中，第二校正码产生器具有比第一校正码产生器更高的纠错能力。
6.如权利要求1所述的器件，其中，
半导体存储器使用第一尺寸作为最小单位执行数据读或写，和
每一数据项的尺寸等于第一尺寸。
7.如权利要求1所述的器件，进一步包括被配置为临时存储数据项和检测码的临时存储电路。
8.如权利要求1所述的器件，其中，
检测码产生器并行执行产生检测码的处理，且
第一校正码产生器并行执行产生第一校正码的处理。
9.如权利要求2所述的器件，其中，第二校正器在由第一校正器校正的数据项不包含错误时停止校正处理。
10.如权利要求1所述的器件，其中，该半导体存储器是NAND闪速存储器。
11.一种控制半导体存储器件的方法，该方法包括：
分别产生多个检测码以检测多个数据项中的错误；
分别产生多个第一校正码以校正多个第一数据块中的错误，第一数据块中的每一个包含数据项之一和相应的检测码；
产生第二校正码以校正第二数据块中的错误，第二数据块包含第一数据块；和
非易失性地存储第二数据块、第一校正码和第二校正码。
12.如权利要求11所述的方法，进一步包括：
使用第一校正码校正第一数据块中的错误；
使用检测码在使用第一校正码校正的数据项中检测错误，由此产生表示在每一已校正的数据项中存在/不存在错误的第一错误信息；和
使用第一错误信息和第二校正码，校正已校正的数据项当中包含错误的若干个数据项中的错误。
13.如权利要求12所述的方法，进一步包括选择和输出由使用第一校正码校正的数据项形成的第一已校正数据和由使用第二校正码校正的数据项形成的第二已校正数据之一。
14.如权利要求13所述的方法，进一步包括产生表示在第一已校正数据中存在/不存在错误的第二错误信息，和
其中在输出步骤中，基于该第二错误信息，在第一已校正数据不包含错误时输出第一已校正数据，且在第一已校正数据包括错误时输出第二已校正数据。
15.如权利要求11所述的方法，其中，第二校正码具有比第一校正码更高的纠错能力。
16.如权利要求11所述的方法，其中，每一数据项的尺寸等于读数据或写数据的尺寸。
17.如权利要求11所述的方法，其中，在检测码产生步骤中，并行地执行产生检测码的处理，以及
在第一校正码产生步骤中，并行执行产生第一校正码的处理。
CN2008800066548A 2007-08-31 2008-07-17 半导体存储器件及其控制方法 Expired - Fee Related CN101622603B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2007225996A JP4564520B2 (ja) 2007-08-31 2007-08-31 半導体記憶装置およびその制御方法
JP225996/2007 2007-08-31
PCT/JP2008/063344 WO2009028281A1 (en) 2007-08-31 2008-07-17 Semiconductor memory device and method of controlling the same

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN201110252163.5A Division CN102385538B (zh) 2007-08-31 2008-07-17 半导体存储器件及其控制方法

Publications (2)

Publication Number Publication Date
CN101622603A true CN101622603A (zh) 2010-01-06
CN101622603B CN101622603B (zh) 2012-11-28

Family

ID=40011049

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201110252163.5A Expired - Fee Related CN102385538B (zh) 2007-08-31 2008-07-17 半导体存储器件及其控制方法
CN2008800066548A Expired - Fee Related CN101622603B (zh) 2007-08-31 2008-07-17 半导体存储器件及其控制方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN201110252163.5A Expired - Fee Related CN102385538B (zh) 2007-08-31 2008-07-17 半导体存储器件及其控制方法

Country Status (7)

Country Link
US (12) US8117517B2 (zh)
EP (1) EP2186004B1 (zh)
JP (1) JP4564520B2 (zh)
KR (1) KR101120346B1 (zh)
CN (2) CN102385538B (zh)
TW (1) TWI437571B (zh)
WO (1) WO2009028281A1 (zh)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102567134A (zh) * 2012-01-06 2012-07-11 威盛电子股份有限公司 存储器模块的错误检查与校正系统以及方法
CN103970645A (zh) * 2013-02-05 2014-08-06 索尼公司 错误检测与纠正装置、错误检测与纠正方法、信息处理器及程序
CN104798047A (zh) * 2012-12-26 2015-07-22 英特尔公司 错误检测和校正装置及方法
CN106537424A (zh) * 2014-06-18 2017-03-22 阿尔卡特朗讯 用于纠缠量子态的硬件高效校验子提取
CN108288489A (zh) * 2018-04-24 2018-07-17 睿力集成电路有限公司 半导体存储器循环冗余校验装置及半导体存储器
CN110970081A (zh) * 2018-09-28 2020-04-07 台湾积体电路制造股份有限公司 存储器器件、错误校正码系统和校正错误的方法
CN112997158A (zh) * 2018-10-16 2021-06-18 美光科技公司 用于错误校正的方法和装置
US11204826B2 (en) 2018-09-28 2021-12-21 Taiwan Semiconductor Manufacturing Company, Ltd. Memory error detection and correction
CN114203228A (zh) * 2020-09-18 2022-03-18 长鑫存储技术有限公司 存储器
US11894089B2 (en) 2020-09-18 2024-02-06 Changxin Memory Technologies, Inc. Memory with error checking and correcting unit

Families Citing this family (176)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101616765A (zh) * 2007-01-08 2009-12-30 阿绍克·威施瓦那兹·赛泽 用于接合和脱开旋转工具架驱动的驱动连接器的启动系统
JP4564520B2 (ja) 2007-08-31 2010-10-20 株式会社東芝 半導体記憶装置およびその制御方法
JP4538034B2 (ja) 2007-09-26 2010-09-08 株式会社東芝 半導体記憶装置、及びその制御方法
US7978516B2 (en) 2007-12-27 2011-07-12 Pliant Technology, Inc. Flash memory controller having reduced pinout
KR101077339B1 (ko) 2007-12-28 2011-10-26 가부시끼가이샤 도시바 반도체 기억 장치
JP4461170B2 (ja) 2007-12-28 2010-05-12 株式会社東芝 メモリシステム
JP4489127B2 (ja) 2008-02-29 2010-06-23 株式会社東芝 半導体記憶装置
JP4439569B2 (ja) 2008-04-24 2010-03-24 株式会社東芝 メモリシステム
JP5056947B2 (ja) * 2008-06-04 2012-10-24 富士通株式会社 情報処理装置、データ送信装置およびデータ送信装置のデータ転送方法
JP4551958B2 (ja) * 2008-12-22 2010-09-29 株式会社東芝 半導体記憶装置および半導体記憶装置の制御方法
JP5317690B2 (ja) 2008-12-27 2013-10-16 株式会社東芝 メモリシステム
JP5221332B2 (ja) 2008-12-27 2013-06-26 株式会社東芝 メモリシステム
JP5268710B2 (ja) * 2009-02-27 2013-08-21 株式会社東芝 半導体記憶装置
JP2010204828A (ja) * 2009-03-02 2010-09-16 Renesas Electronics Corp データ保護回路及び方法、並びにデータ処理装置
JP5540969B2 (ja) * 2009-09-11 2014-07-02 ソニー株式会社 不揮発性メモリ装置、メモリコントローラ、およびメモリシステム
EP2482236A4 (en) * 2009-09-24 2013-10-30 Terrara Code Res Inst Inc RFID LABEL, TAG READING / WRITING APPARATUS, DATA MANAGEMENT SYSTEM AND METHOD
US9626243B2 (en) 2009-12-11 2017-04-18 Advanced Micro Devices, Inc. Data error correction device and methods thereof
US8327225B2 (en) 2010-01-04 2012-12-04 Micron Technology, Inc. Error correction in a stacked memory
JP5039160B2 (ja) 2010-03-02 2012-10-03 株式会社東芝 不揮発性半導体記憶システム
JP2011198272A (ja) * 2010-03-23 2011-10-06 Toshiba Corp 半導体記憶装置および半導体記憶装置の制御方法
JP5017407B2 (ja) 2010-03-24 2012-09-05 株式会社東芝 半導体記憶装置
JP4686645B2 (ja) * 2010-07-29 2011-05-25 株式会社東芝 半導体記憶装置およびその制御方法
JP5279785B2 (ja) 2010-09-17 2013-09-04 株式会社東芝 コントローラ、記憶装置、およびプログラム
JP5039193B2 (ja) 2010-09-22 2012-10-03 株式会社東芝 半導体記憶装置および制御方法
US8418026B2 (en) * 2010-10-27 2013-04-09 Sandisk Technologies Inc. Hybrid error correction coding to address uncorrectable errors
JP2012137994A (ja) 2010-12-27 2012-07-19 Toshiba Corp メモリシステムおよびその制御方法
JP5269932B2 (ja) 2011-03-01 2013-08-21 株式会社東芝 コントローラ、データ記憶装置およびプログラム
KR101678919B1 (ko) 2011-05-02 2016-11-24 삼성전자주식회사 메모리 시스템 및 에러 정정 방법
KR101892251B1 (ko) * 2011-05-09 2018-08-29 삼성전자주식회사 메모리 컨트롤러 및 메모리 컨트롤러의 동작 방법
KR101800445B1 (ko) * 2011-05-09 2017-12-21 삼성전자주식회사 메모리 컨트롤러 및 메모리 컨트롤러의 동작 방법
JP5364807B2 (ja) 2011-06-08 2013-12-11 パナソニック株式会社 メモリコントローラ及び不揮発性記憶装置
JP5329689B2 (ja) * 2011-06-08 2013-10-30 パナソニック株式会社 メモリコントローラ、不揮発性記憶装置
JP5426711B2 (ja) * 2011-06-08 2014-02-26 パナソニック株式会社 メモリコントローラ及び不揮発性記憶装置
US8910020B2 (en) 2011-06-19 2014-12-09 Sandisk Enterprise Ip Llc Intelligent bit recovery for flash memory
US8909982B2 (en) 2011-06-19 2014-12-09 Sandisk Enterprise Ip Llc System and method for detecting copyback programming problems
US9318166B2 (en) * 2011-07-22 2016-04-19 SanDisk Technologies, Inc. Systems and methods of storing data
JP2013029882A (ja) 2011-07-26 2013-02-07 Toshiba Corp メモリコントローラ、半導体記憶装置および復号方法
US8640013B2 (en) 2011-09-22 2014-01-28 Kabushiki Kaisha Toshiba Storage device
US8793543B2 (en) 2011-11-07 2014-07-29 Sandisk Enterprise Ip Llc Adaptive read comparison signal generation for memory systems
US8954822B2 (en) 2011-11-18 2015-02-10 Sandisk Enterprise Ip Llc Data encoder and decoder using memory-specific parity-check matrix
US8924815B2 (en) 2011-11-18 2014-12-30 Sandisk Enterprise Ip Llc Systems, methods and devices for decoding codewords having multiple parity segments
US9048876B2 (en) * 2011-11-18 2015-06-02 Sandisk Enterprise Ip Llc Systems, methods and devices for multi-tiered error correction
JP2013109567A (ja) 2011-11-21 2013-06-06 Toshiba Corp ストレージデバイス及び誤り訂正方法
US8645789B2 (en) * 2011-12-22 2014-02-04 Sandisk Technologies Inc. Multi-phase ECC encoding using algebraic codes
KR101297318B1 (ko) * 2012-02-17 2013-08-16 조선대학교산학협력단 대소 비교 연산 유닛을 위한 확장형 오류검출코드 기반의 오류 검출 장치 및 그 오류 검출 장치를 포함하는 자가검사 대소 비교 연산 유닛
WO2013105709A1 (ko) * 2012-01-10 2013-07-18 조선대학교산학협력단 확장형 오류검출코드 기반의 오류 검출 장치 및 그 오류 검출 장치를 포함하는 자가검사 프로그래머블 연산 유닛
US8996950B2 (en) * 2012-02-23 2015-03-31 Sandisk Technologies Inc. Erasure correction using single error detection parity
JP5674700B2 (ja) 2012-03-22 2015-02-25 株式会社東芝 符号化装置および符号化装置の制御方法、ならびに、記憶装置
US9699263B1 (en) 2012-08-17 2017-07-04 Sandisk Technologies Llc. Automatic read and write acceleration of data accessed by virtual machines
US9501398B2 (en) 2012-12-26 2016-11-22 Sandisk Technologies Llc Persistent storage device with NVRAM for staging writes
US9612948B2 (en) 2012-12-27 2017-04-04 Sandisk Technologies Llc Reads and writes between a contiguous data block and noncontiguous sets of logical address blocks in a persistent storage device
US9239751B1 (en) 2012-12-27 2016-01-19 Sandisk Enterprise Ip Llc Compressing data from multiple reads for error control management in memory systems
US9454420B1 (en) 2012-12-31 2016-09-27 Sandisk Technologies Llc Method and system of reading threshold voltage equalization
US9003264B1 (en) 2012-12-31 2015-04-07 Sandisk Enterprise Ip Llc Systems, methods, and devices for multi-dimensional flash RAID data protection
US9329928B2 (en) 2013-02-20 2016-05-03 Sandisk Enterprise IP LLC. Bandwidth optimization in a non-volatile memory system
US9214965B2 (en) 2013-02-20 2015-12-15 Sandisk Enterprise Ip Llc Method and system for improving data integrity in non-volatile storage
US9124300B2 (en) * 2013-02-28 2015-09-01 Sandisk Technologies Inc. Error correction coding in non-volatile memory
US9870830B1 (en) 2013-03-14 2018-01-16 Sandisk Technologies Llc Optimal multilevel sensing for reading data from a storage medium
US9244763B1 (en) 2013-03-15 2016-01-26 Sandisk Enterprise Ip Llc System and method for updating a reading threshold voltage based on symbol transition information
US9092350B1 (en) 2013-03-15 2015-07-28 Sandisk Enterprise Ip Llc Detection and handling of unbalanced errors in interleaved codewords
US9344117B2 (en) * 2013-03-15 2016-05-17 Mellanox Technologies, Ltd. Methods and systems for error-correction decoding
US9009576B1 (en) 2013-03-15 2015-04-14 Sandisk Enterprise Ip Llc Adaptive LLR based on syndrome weight
US9367246B2 (en) 2013-03-15 2016-06-14 Sandisk Technologies Inc. Performance optimization of data transfer for soft information generation
US9136877B1 (en) 2013-03-15 2015-09-15 Sandisk Enterprise Ip Llc Syndrome layered decoding for LDPC codes
US9236886B1 (en) 2013-03-15 2016-01-12 Sandisk Enterprise Ip Llc Universal and reconfigurable QC-LDPC encoder
JP6174875B2 (ja) * 2013-03-19 2017-08-02 日本放送協会 送信装置及び受信装置
US9170941B2 (en) 2013-04-05 2015-10-27 Sandisk Enterprises IP LLC Data hardening in a storage system
US10049037B2 (en) 2013-04-05 2018-08-14 Sandisk Enterprise Ip Llc Data management in a storage system
US9159437B2 (en) 2013-06-11 2015-10-13 Sandisk Enterprise IP LLC. Device and method for resolving an LM flag issue
US9524235B1 (en) 2013-07-25 2016-12-20 Sandisk Technologies Llc Local hash value generation in non-volatile data storage systems
US9384126B1 (en) 2013-07-25 2016-07-05 Sandisk Technologies Inc. Methods and systems to avoid false negative results in bloom filters implemented in non-volatile data storage systems
US9043517B1 (en) 2013-07-25 2015-05-26 Sandisk Enterprise Ip Llc Multipass programming in buffers implemented in non-volatile data storage systems
US9639463B1 (en) 2013-08-26 2017-05-02 Sandisk Technologies Llc Heuristic aware garbage collection scheme in storage systems
US9235509B1 (en) 2013-08-26 2016-01-12 Sandisk Enterprise Ip Llc Write amplification reduction by delaying read access to data written during garbage collection
US9442670B2 (en) 2013-09-03 2016-09-13 Sandisk Technologies Llc Method and system for rebalancing data stored in flash memory devices
US9519577B2 (en) 2013-09-03 2016-12-13 Sandisk Technologies Llc Method and system for migrating data between flash memory devices
US9158349B2 (en) 2013-10-04 2015-10-13 Sandisk Enterprise Ip Llc System and method for heat dissipation
US9323637B2 (en) 2013-10-07 2016-04-26 Sandisk Enterprise Ip Llc Power sequencing and data hardening architecture
US9442662B2 (en) 2013-10-18 2016-09-13 Sandisk Technologies Llc Device and method for managing die groups
US9298608B2 (en) 2013-10-18 2016-03-29 Sandisk Enterprise Ip Llc Biasing for wear leveling in storage systems
US9436831B2 (en) 2013-10-30 2016-09-06 Sandisk Technologies Llc Secure erase in a memory device
US9263156B2 (en) 2013-11-07 2016-02-16 Sandisk Enterprise Ip Llc System and method for adjusting trip points within a storage device
US9244785B2 (en) 2013-11-13 2016-01-26 Sandisk Enterprise Ip Llc Simulated power failure and data hardening
US9152555B2 (en) 2013-11-15 2015-10-06 Sandisk Enterprise IP LLC. Data management with modular erase in a data storage system
US9323609B2 (en) * 2013-11-15 2016-04-26 Intel Corporation Data storage and variable length error correction information
US9703816B2 (en) 2013-11-19 2017-07-11 Sandisk Technologies Llc Method and system for forward reference logging in a persistent datastore
US9520197B2 (en) 2013-11-22 2016-12-13 Sandisk Technologies Llc Adaptive erase of a storage device
US9520162B2 (en) 2013-11-27 2016-12-13 Sandisk Technologies Llc DIMM device controller supervisor
US9280429B2 (en) 2013-11-27 2016-03-08 Sandisk Enterprise Ip Llc Power fail latching based on monitoring multiple power supply voltages in a storage device
US9122636B2 (en) 2013-11-27 2015-09-01 Sandisk Enterprise Ip Llc Hard power fail architecture
US9582058B2 (en) 2013-11-29 2017-02-28 Sandisk Technologies Llc Power inrush management of storage devices
US9250676B2 (en) 2013-11-29 2016-02-02 Sandisk Enterprise Ip Llc Power failure architecture and verification
US9092370B2 (en) 2013-12-03 2015-07-28 Sandisk Enterprise Ip Llc Power failure tolerant cryptographic erase
US9235245B2 (en) 2013-12-04 2016-01-12 Sandisk Enterprise Ip Llc Startup performance and power isolation
US9129665B2 (en) 2013-12-17 2015-09-08 Sandisk Enterprise Ip Llc Dynamic brownout adjustment in a storage device
US9389956B2 (en) * 2014-01-10 2016-07-12 International Business Machines Corporation Implementing ECC control for enhanced endurance and data retention of flash memories
US9549457B2 (en) 2014-02-12 2017-01-17 Sandisk Technologies Llc System and method for redirecting airflow across an electronic assembly
US9497889B2 (en) 2014-02-27 2016-11-15 Sandisk Technologies Llc Heat dissipation for substrate assemblies
US9703636B2 (en) 2014-03-01 2017-07-11 Sandisk Technologies Llc Firmware reversion trigger and control
US9519319B2 (en) 2014-03-14 2016-12-13 Sandisk Technologies Llc Self-supporting thermal tube structure for electronic assemblies
US9348377B2 (en) 2014-03-14 2016-05-24 Sandisk Enterprise Ip Llc Thermal isolation techniques
US9485851B2 (en) 2014-03-14 2016-11-01 Sandisk Technologies Llc Thermal tube assembly structures
US9448876B2 (en) 2014-03-19 2016-09-20 Sandisk Technologies Llc Fault detection and prediction in storage devices
US9454448B2 (en) 2014-03-19 2016-09-27 Sandisk Technologies Llc Fault testing in storage devices
US9390814B2 (en) 2014-03-19 2016-07-12 Sandisk Technologies Llc Fault detection and prediction for data storage elements
US9626399B2 (en) 2014-03-31 2017-04-18 Sandisk Technologies Llc Conditional updates for reducing frequency of data modification operations
US9390021B2 (en) 2014-03-31 2016-07-12 Sandisk Technologies Llc Efficient cache utilization in a tiered data structure
US9626400B2 (en) 2014-03-31 2017-04-18 Sandisk Technologies Llc Compaction of information in tiered data structure
US9697267B2 (en) 2014-04-03 2017-07-04 Sandisk Technologies Llc Methods and systems for performing efficient snapshots in tiered data structures
US9703491B2 (en) 2014-05-30 2017-07-11 Sandisk Technologies Llc Using history of unaligned writes to cache data and avoid read-modify-writes in a non-volatile storage device
US8891303B1 (en) 2014-05-30 2014-11-18 Sandisk Technologies Inc. Method and system for dynamic word line based configuration of a three-dimensional memory device
US10656840B2 (en) 2014-05-30 2020-05-19 Sandisk Technologies Llc Real-time I/O pattern recognition to enhance performance and endurance of a storage device
US9093160B1 (en) 2014-05-30 2015-07-28 Sandisk Technologies Inc. Methods and systems for staggered memory operations
US9645749B2 (en) 2014-05-30 2017-05-09 Sandisk Technologies Llc Method and system for recharacterizing the storage density of a memory device or a portion thereof
US10162748B2 (en) 2014-05-30 2018-12-25 Sandisk Technologies Llc Prioritizing garbage collection and block allocation based on I/O history for logical address regions
US10114557B2 (en) 2014-05-30 2018-10-30 Sandisk Technologies Llc Identification of hot regions to enhance performance and endurance of a non-volatile storage device
US9070481B1 (en) 2014-05-30 2015-06-30 Sandisk Technologies Inc. Internal current measurement for age measurements
US10372613B2 (en) 2014-05-30 2019-08-06 Sandisk Technologies Llc Using sub-region I/O history to cache repeatedly accessed sub-regions in a non-volatile storage device
US10146448B2 (en) 2014-05-30 2018-12-04 Sandisk Technologies Llc Using history of I/O sequences to trigger cached read ahead in a non-volatile storage device
US10656842B2 (en) 2014-05-30 2020-05-19 Sandisk Technologies Llc Using history of I/O sizes and I/O sequences to trigger coalesced writes in a non-volatile storage device
US9733847B2 (en) * 2014-06-02 2017-08-15 Micron Technology, Inc. Systems and methods for transmitting packets in a scalable memory system protocol
US9652381B2 (en) 2014-06-19 2017-05-16 Sandisk Technologies Llc Sub-block garbage collection
JP2016031626A (ja) * 2014-07-29 2016-03-07 ソニー株式会社 メモリコントローラ、記憶装置、情報処理システム、および、それらにおける制御方法。
CN104269190B (zh) * 2014-08-26 2017-10-17 上海华虹宏力半导体制造有限公司 存储器的数据校验方法
US9703632B2 (en) * 2014-11-07 2017-07-11 Nxp B. V. Sleep mode operation for volatile memory circuits
US9811417B2 (en) 2015-03-12 2017-11-07 Toshiba Memory Corporation Semiconductor memory device
US9768808B2 (en) 2015-04-08 2017-09-19 Sandisk Technologies Llc Method for modifying device-specific variable error correction settings
US9606737B2 (en) 2015-05-20 2017-03-28 Sandisk Technologies Llc Variable bit encoding per NAND flash cell to extend life of flash-based storage devices and preserve over-provisioning
US9639282B2 (en) 2015-05-20 2017-05-02 Sandisk Technologies Llc Variable bit encoding per NAND flash cell to improve device endurance and extend life of flash-based storage devices
JP6346123B2 (ja) 2015-05-25 2018-06-20 東芝メモリ株式会社 コントローラ、制御方法
US9830084B2 (en) 2015-12-03 2017-11-28 Sandisk Technologies Llc Writing logical groups of data to physical locations in memory using headers
US10013179B2 (en) 2015-12-03 2018-07-03 Sandisk Technologies Llc Reading logical groups of data from physical locations in memory using headers
US10558525B2 (en) * 2016-06-30 2020-02-11 Taiwan Semiconductor Manufacturing Company, Ltd. Method of correcting errors in a memory array and a system for implementing the same
US9904595B1 (en) 2016-08-23 2018-02-27 Texas Instruments Incorporated Error correction hardware with fault detection
KR102563162B1 (ko) * 2016-09-05 2023-08-04 에스케이하이닉스 주식회사 집적회로
US10403377B2 (en) * 2017-06-26 2019-09-03 Western Digital Technologies, Inc. Non-volatile storage with adaptive redundancy
US10496548B2 (en) 2018-02-07 2019-12-03 Alibaba Group Holding Limited Method and system for user-space storage I/O stack with user-space flash translation layer
WO2019222958A1 (en) 2018-05-24 2019-11-28 Alibaba Group Holding Limited System and method for flash storage management using multiple open page stripes
US10921992B2 (en) 2018-06-25 2021-02-16 Alibaba Group Holding Limited Method and system for data placement in a hard disk drive based on access frequency for improved IOPS and utilization efficiency
WO2020000136A1 (en) 2018-06-25 2020-01-02 Alibaba Group Holding Limited System and method for managing resources of a storage device and quantifying the cost of i/o requests
US10996886B2 (en) 2018-08-02 2021-05-04 Alibaba Group Holding Limited Method and system for facilitating atomicity and latency assurance on variable sized I/O
US11327929B2 (en) 2018-09-17 2022-05-10 Alibaba Group Holding Limited Method and system for reduced data movement compression using in-storage computing and a customized file system
US10977122B2 (en) 2018-12-31 2021-04-13 Alibaba Group Holding Limited System and method for facilitating differentiated error correction in high-density flash devices
US11061735B2 (en) 2019-01-02 2021-07-13 Alibaba Group Holding Limited System and method for offloading computation to storage nodes in distributed system
US11132291B2 (en) 2019-01-04 2021-09-28 Alibaba Group Holding Limited System and method of FPGA-executed flash translation layer in multiple solid state drives
US11200337B2 (en) 2019-02-11 2021-12-14 Alibaba Group Holding Limited System and method for user data isolation
US11005501B2 (en) 2019-02-19 2021-05-11 Micron Technology, Inc. Error correction on a memory device
US11169873B2 (en) * 2019-05-21 2021-11-09 Alibaba Group Holding Limited Method and system for extending lifespan and enhancing throughput in a high-density solid state drive
US10860223B1 (en) 2019-07-18 2020-12-08 Alibaba Group Holding Limited Method and system for enhancing a distributed storage system by decoupling computation and network tasks
US11126561B2 (en) 2019-10-01 2021-09-21 Alibaba Group Holding Limited Method and system for organizing NAND blocks and placing data to facilitate high-throughput for random writes in a solid state drive
US11617282B2 (en) 2019-10-01 2023-03-28 Alibaba Group Holding Limited System and method for reshaping power budget of cabinet to facilitate improved deployment density of servers
US11449455B2 (en) 2020-01-15 2022-09-20 Alibaba Group Holding Limited Method and system for facilitating a high-capacity object storage system with configuration agility and mixed deployment flexibility
US11379447B2 (en) 2020-02-06 2022-07-05 Alibaba Group Holding Limited Method and system for enhancing IOPS of a hard disk drive system based on storing metadata in host volatile memory and data in non-volatile memory using a shared controller
US11200114B2 (en) 2020-03-17 2021-12-14 Alibaba Group Holding Limited System and method for facilitating elastic error correction code in memory
US11449386B2 (en) 2020-03-20 2022-09-20 Alibaba Group Holding Limited Method and system for optimizing persistent memory on data retention, endurance, and performance for host memory
US11385833B2 (en) 2020-04-20 2022-07-12 Alibaba Group Holding Limited Method and system for facilitating a light-weight garbage collection with a reduced utilization of resources
US11301173B2 (en) 2020-04-20 2022-04-12 Alibaba Group Holding Limited Method and system for facilitating evaluation of data access frequency and allocation of storage device resources
US11281575B2 (en) 2020-05-11 2022-03-22 Alibaba Group Holding Limited Method and system for facilitating data placement and control of physical addresses with multi-queue I/O blocks
US11461262B2 (en) 2020-05-13 2022-10-04 Alibaba Group Holding Limited Method and system for facilitating a converged computation and storage node in a distributed storage system
US11494115B2 (en) 2020-05-13 2022-11-08 Alibaba Group Holding Limited System method for facilitating memory media as file storage device based on real-time hashing by performing integrity check with a cyclical redundancy check (CRC)
US11218165B2 (en) 2020-05-15 2022-01-04 Alibaba Group Holding Limited Memory-mapped two-dimensional error correction code for multi-bit error tolerance in DRAM
US11556277B2 (en) 2020-05-19 2023-01-17 Alibaba Group Holding Limited System and method for facilitating improved performance in ordering key-value storage with input/output stack simplification
US11507499B2 (en) 2020-05-19 2022-11-22 Alibaba Group Holding Limited System and method for facilitating mitigation of read/write amplification in data compression
US11263132B2 (en) 2020-06-11 2022-03-01 Alibaba Group Holding Limited Method and system for facilitating log-structure data organization
US11422931B2 (en) 2020-06-17 2022-08-23 Alibaba Group Holding Limited Method and system for facilitating a physically isolated storage unit for multi-tenancy virtualization
US11354200B2 (en) 2020-06-17 2022-06-07 Alibaba Group Holding Limited Method and system for facilitating data recovery and version rollback in a storage device
KR20210157863A (ko) * 2020-06-22 2021-12-29 에스케이하이닉스 주식회사 메모리, 메모리 시스템 및 메모리의 동작 방법
JP2022012874A (ja) * 2020-07-02 2022-01-17 キオクシア株式会社 受信端末、通信システム、およびプログラム
US11354233B2 (en) 2020-07-27 2022-06-07 Alibaba Group Holding Limited Method and system for facilitating fast crash recovery in a storage device
US11372774B2 (en) 2020-08-24 2022-06-28 Alibaba Group Holding Limited Method and system for a solid state drive with on-chip memory integration
US11487465B2 (en) 2020-12-11 2022-11-01 Alibaba Group Holding Limited Method and system for a local storage engine collaborating with a solid state drive controller
US11734115B2 (en) 2020-12-28 2023-08-22 Alibaba Group Holding Limited Method and system for facilitating write latency reduction in a queue depth of one scenario
US11416365B2 (en) 2020-12-30 2022-08-16 Alibaba Group Holding Limited Method and system for open NAND block detection and correction in an open-channel SSD
US11726699B2 (en) 2021-03-30 2023-08-15 Alibaba Singapore Holding Private Limited Method and system for facilitating multi-stream sequential read performance improvement with reduced read amplification
US11461173B1 (en) 2021-04-21 2022-10-04 Alibaba Singapore Holding Private Limited Method and system for facilitating efficient data compression based on error correction code and reorganization of data placement
US11476874B1 (en) 2021-05-14 2022-10-18 Alibaba Singapore Holding Private Limited Method and system for facilitating a storage server with hybrid memory for journaling and data storage

Family Cites Families (91)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3993445A (en) * 1974-11-27 1976-11-23 Allegheny Ludlum Industries, Inc. Sintered ferritic stainless steel
US4014680A (en) * 1975-01-22 1977-03-29 Allegheny Ludlum Industries, Inc. Prealloyed stainless steel powder for liquid phase sintering
US3980444A (en) * 1975-01-22 1976-09-14 Allegheny Ludlum Industries, Inc. Sintered liquid phase stainless steel
US4420336A (en) * 1982-02-11 1983-12-13 Scm Corporation Process of improving corrosion resistance in porous stainless steel bodies and article
US4535034A (en) * 1983-12-30 1985-08-13 Nippon Steel Corporation High Al heat-resistant alloy steels having Al coating thereon
US4562039A (en) * 1984-06-27 1985-12-31 Pall Corporation Porous metal article and method of making
JPS6151253A (ja) * 1984-08-20 1986-03-13 Nec Corp 誤り訂正回路
EP0213725A3 (en) * 1985-08-05 1987-07-29 BREHK Ventures Method and apparatus for trapping and incinerating particulate matter found in diesel engine exhaust
JP2696212B2 (ja) 1987-05-06 1998-01-14 セイコーエプソン株式会社 誤り訂正装置
DE3818281A1 (de) * 1988-03-10 1989-09-21 Schwaebische Huettenwerke Gmbh Abgasfilter
SE461032B (sv) * 1988-03-21 1989-12-18 Roby Teknik Ab Anordning vid en foerpackningsmaskin foer att ombesoerja en steril fyllningsatmosfaer
US5019311A (en) * 1989-02-23 1991-05-28 Koslow Technologies Corporation Process for the production of materials characterized by a continuous web matrix or force point bonding
DE4021495A1 (de) * 1990-07-05 1992-01-09 Schwaebische Huettenwerke Gmbh Abgasfilter
DE4029749A1 (de) * 1990-09-20 1992-03-26 Schwaebische Huettenwerke Gmbh Filter
DE4110285A1 (de) * 1991-03-28 1992-10-01 Schwaebische Huettenwerke Gmbh Filter- oder katalysatorkoerper
US5204067A (en) * 1991-07-11 1993-04-20 Schwaebische Huettenwerke Gmbh Filter
JP2721099B2 (ja) * 1991-12-18 1998-03-04 インターナショナル・ビジネス・マシーンズ・コーポレイション エラーバースト修正のための試行錯誤方法及びマルチバイトエラーの修正方法
DE4234930A1 (de) * 1992-10-16 1994-04-21 Schwaebische Huettenwerke Gmbh Filter zum Abscheiden von Verunreinigungen aus Abgasen
JPH07138713A (ja) * 1993-11-15 1995-05-30 Daido Steel Co Ltd Ｆｅ基合金粉末及び高耐食性焼結体の製造方法
JP3366721B2 (ja) 1994-03-11 2003-01-14 富士通株式会社 多数バイトのエラー訂正装置
JPH1097471A (ja) * 1996-09-20 1998-04-14 Toshiba Corp メモリデータのエラー訂正方法、及びエラー訂正方式
JPH10207726A (ja) * 1997-01-23 1998-08-07 Oki Electric Ind Co Ltd 半導体ディスク装置
DE19741498B4 (de) * 1997-09-20 2008-07-03 Evonik Degussa Gmbh Herstellung eines Keramik-Edelstahlgewebe-Verbundes
KR100287018B1 (ko) * 1998-08-07 2001-04-16 윤종용 에러 정정 회로를 구비한 반도체 메모리 장치
JP2000101447A (ja) 1998-09-24 2000-04-07 Sanyo Electric Co Ltd 誤り訂正装置および誤り訂正方法
JP2000181807A (ja) * 1998-12-16 2000-06-30 Murata Mach Ltd 記録媒体のデータ検査方法及び装置
JP2000269824A (ja) * 1999-01-12 2000-09-29 Matsushita Electric Ind Co Ltd データ符号化装置及びデータ復号化装置
JP3871471B2 (ja) * 1999-07-12 2007-01-24 松下電器産業株式会社 Ｅｃｃ回路搭載半導体記憶装置及びその検査方法
JP3975245B2 (ja) * 1999-12-16 2007-09-12 株式会社ルネサステクノロジ 記録再生装置および半導体メモリ
JP2001297038A (ja) * 2000-04-11 2001-10-26 Toshiba Corp データ記憶装置および記録媒体並びに記録媒体制御方法
US6328779B1 (en) * 2000-05-31 2001-12-11 Corning Incorporated Microwave regenerated diesel particular filter and method of making the same
US6322605B1 (en) * 2000-05-31 2001-11-27 Corning Incorporated Diesel exhaust filters
JP2004501466A (ja) * 2000-06-22 2004-01-15 マイクロチップ　テクノロジー　インコーポレイテッド 埋込みｃｒｃを用いてｅｅｐｒｏｍデータをチェックする方法
US6941505B2 (en) * 2000-09-12 2005-09-06 Hitachi, Ltd. Data processing system and data processing method
US7020811B2 (en) * 2001-04-24 2006-03-28 Sun Microsystems, Inc. System and method for verifying error detection/correction logic
SE0102102D0 (sv) * 2001-06-13 2001-06-13 Hoeganaes Ab High density stainless steel products and method for the preparation thereof
JP4437519B2 (ja) * 2001-08-23 2010-03-24 スパンション エルエルシー 多値セルメモリ用のメモリコントローラ
JP3981268B2 (ja) * 2001-12-28 2007-09-26 日本電産サンキョー株式会社 不揮発性メモリ及びそのデータ更新方法
US7404865B2 (en) * 2002-01-24 2008-07-29 Sumitomo Electric Industries, Ltd. Steel wire for heat-resistant spring, heat-resistant spring and method for producing heat-resistant spring
CN1288658C (zh) * 2002-04-25 2006-12-06 三洋电机株式会社 数据处理装置
US20040015771A1 (en) * 2002-07-16 2004-01-22 Menahem Lasser Error correction for non-volatile memory
EP1460542B1 (en) * 2003-03-19 2018-10-31 Micron Technology, INC. Integrated memory system comprising at least a non-volatile memory and an automatic error corrector
JP2005051739A (ja) * 2003-07-16 2005-02-24 Ricoh Co Ltd 画像処理装置、画像処理方法および該画像処理方法による画像処理プログラムならびに該画像処理プログラムを収容した記録媒体
US7389465B2 (en) * 2004-01-30 2008-06-17 Micron Technology, Inc. Error detection and correction scheme for a memory device
JP2005216437A (ja) * 2004-01-30 2005-08-11 Matsushita Electric Ind Co Ltd 誤り訂正機能付き半導体記憶装置およびその誤り訂正方法
JP2005267719A (ja) * 2004-03-17 2005-09-29 Sanyo Electric Co Ltd 符号化装置
KR100539261B1 (ko) * 2004-05-04 2005-12-27 삼성전자주식회사 디지털 데이터의 부호화 장치와 ｄｖｄ로의 기록 장치 및그 방법
US7322002B2 (en) * 2004-05-26 2008-01-22 Micron Technology, Inc. Erasure pointer error correction
EP1797645B1 (en) * 2004-08-30 2018-08-01 Google LLC Systems and methods for providing nonvolatile memory management in wireless phones
US7409623B2 (en) * 2004-11-04 2008-08-05 Sigmatel, Inc. System and method of reading non-volatile computer memory
US7849381B2 (en) * 2004-12-21 2010-12-07 Sandisk Corporation Method for copying data in reprogrammable non-volatile memory
KR100680473B1 (ko) * 2005-04-11 2007-02-08 주식회사 하이닉스반도체 액세스 시간이 감소된 플래시 메모리 장치
US20060256615A1 (en) * 2005-05-10 2006-11-16 Larson Thane M Horizontal and vertical error correction coding (ECC) system and method
JP4734033B2 (ja) * 2005-05-30 2011-07-27 株式会社東芝 記憶装置
EP1741685B1 (de) * 2005-07-05 2014-04-30 MANN+HUMMEL Innenraumfilter GmbH & Co. KG Poröser beta-SiC-haltiger keramischer Formkörper und Verfahren zu dessen Herstellung.
GB2428496A (en) * 2005-07-15 2007-01-31 Global Silicon Ltd Error correction for flash memory
US20080256415A1 (en) * 2005-09-27 2008-10-16 Nxp B.V. Error Detection/Correction Circuit as Well as Corresponding Method
US7512864B2 (en) * 2005-09-30 2009-03-31 Josef Zeevi System and method of accessing non-volatile computer memory
KR100737912B1 (ko) * 2005-10-11 2007-07-10 삼성전자주식회사 반도체 메모리 장치의 에러 검출 및 정정 회로
KR100681429B1 (ko) * 2005-10-24 2007-02-15 삼성전자주식회사 반도체 메모리 장치 및 그것의 비트 에러 검출 방법
JP4660353B2 (ja) 2005-11-01 2011-03-30 株式会社東芝 記憶媒体再生装置
JP4575288B2 (ja) 2005-12-05 2010-11-04 株式会社東芝 記憶媒体、記憶媒体再生装置、記憶媒体再生方法および記憶媒体再生プログラム
US7562283B2 (en) * 2005-12-27 2009-07-14 D.S.P. Group Ltd. Systems and methods for error correction using binary coded hexidecimal or hamming decoding
JP2007242162A (ja) * 2006-03-09 2007-09-20 Toshiba Corp 半導体記憶装置
JP4662278B2 (ja) * 2006-04-28 2011-03-30 富士通株式会社 エラー訂正装置、符号器、復号器、方法及び情報記憶装置
US7707481B2 (en) * 2006-05-16 2010-04-27 Pitney Bowes Inc. System and method for efficient uncorrectable error detection in flash memory
US20070268905A1 (en) * 2006-05-18 2007-11-22 Sigmatel, Inc. Non-volatile memory error correction system and method
US7774684B2 (en) * 2006-06-30 2010-08-10 Intel Corporation Reliability, availability, and serviceability in a memory device
JP4896605B2 (ja) * 2006-07-04 2012-03-14 株式会社東芝 不揮発性半導体記憶システム
JP5052070B2 (ja) * 2006-08-23 2012-10-17 ルネサスエレクトロニクス株式会社 データ読み出し回路及びデータ読み出し方法
US7739576B2 (en) * 2006-08-31 2010-06-15 Micron Technology, Inc. Variable strength ECC
US8171380B2 (en) * 2006-10-10 2012-05-01 Marvell World Trade Ltd. Adaptive systems and methods for storing and retrieving data to and from memory cells
TW200828328A (en) * 2006-12-28 2008-07-01 Genesys Logic Inc Method of improving accessing reliability of flash memory
KR100845529B1 (ko) * 2007-01-03 2008-07-10 삼성전자주식회사 플래시 메모리 장치의 이씨씨 제어기 및 그것을 포함한메모리 시스템
KR100842680B1 (ko) * 2007-01-08 2008-07-01 삼성전자주식회사 플래시 메모리 장치의 오류 정정 컨트롤러 및 그것을포함하는 메모리 시스템
US8051358B2 (en) * 2007-07-06 2011-11-01 Micron Technology, Inc. Error recovery storage along a nand-flash string
JP4564520B2 (ja) 2007-08-31 2010-10-20 株式会社東芝 半導体記憶装置およびその制御方法
JP4538034B2 (ja) * 2007-09-26 2010-09-08 株式会社東芝 半導体記憶装置、及びその制御方法
JP5166074B2 (ja) * 2008-02-29 2013-03-21 株式会社東芝 半導体記憶装置、その制御方法、および誤り訂正システム
JP4672743B2 (ja) 2008-03-01 2011-04-20 株式会社東芝 誤り訂正装置および誤り訂正方法
US8276043B2 (en) 2008-03-01 2012-09-25 Kabushiki Kaisha Toshiba Memory system
JP2010015197A (ja) * 2008-06-30 2010-01-21 Toshiba Corp ストレージ制御装置、データ復元装置およびストレージシステム
JP2010009548A (ja) 2008-06-30 2010-01-14 Toshiba Corp 記憶装置、制御装置、記憶システム、および記憶方法
JP2010015195A (ja) * 2008-06-30 2010-01-21 Toshiba Corp 記憶制御装置及び記憶制御方法
JP5242264B2 (ja) 2008-07-07 2013-07-24 株式会社東芝 データ制御装置、ストレージシステムおよびプログラム
US8296620B2 (en) * 2008-08-26 2012-10-23 Seagate Technology Llc Data devices including multiple error correction codes and methods of utilizing
JP4551958B2 (ja) 2008-12-22 2010-09-29 株式会社東芝 半導体記憶装置および半導体記憶装置の制御方法
JP5268710B2 (ja) * 2009-02-27 2013-08-21 株式会社東芝 半導体記憶装置
US7941696B2 (en) * 2009-08-11 2011-05-10 Texas Memory Systems, Inc. Flash-based memory system with static or variable length page stripes including data protection information and auxiliary protection stripes
JP4660632B2 (ja) 2010-07-29 2011-03-30 株式会社東芝 半導体記憶装置
JP2012137994A (ja) 2010-12-27 2012-07-19 Toshiba Corp メモリシステムおよびその制御方法

Cited By (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102567134B (zh) * 2012-01-06 2015-01-07 威盛电子股份有限公司 存储器模块的错误检查与校正系统以及方法
US9037941B2 (en) 2012-01-06 2015-05-19 Via Technologies, Inc. Systems and methods for error checking and correcting for memory module
CN102567134A (zh) * 2012-01-06 2012-07-11 威盛电子股份有限公司 存储器模块的错误检查与校正系统以及方法
CN104798047B (zh) * 2012-12-26 2017-08-11 英特尔公司 错误检测和校正装置及方法
CN104798047A (zh) * 2012-12-26 2015-07-22 英特尔公司 错误检测和校正装置及方法
CN103970645A (zh) * 2013-02-05 2014-08-06 索尼公司 错误检测与纠正装置、错误检测与纠正方法、信息处理器及程序
CN106537424B (zh) * 2014-06-18 2019-05-21 阿尔卡特朗讯 用于纠缠量子态的硬件高效校验子提取
CN106537424A (zh) * 2014-06-18 2017-03-22 阿尔卡特朗讯 用于纠缠量子态的硬件高效校验子提取
CN108288489A (zh) * 2018-04-24 2018-07-17 睿力集成电路有限公司 半导体存储器循环冗余校验装置及半导体存储器
CN110970081A (zh) * 2018-09-28 2020-04-07 台湾积体电路制造股份有限公司 存储器器件、错误校正码系统和校正错误的方法
US11204826B2 (en) 2018-09-28 2021-12-21 Taiwan Semiconductor Manufacturing Company, Ltd. Memory error detection and correction
US11762732B2 (en) 2018-09-28 2023-09-19 Taiwan Semiconductor Manufacturing Company, Ltd. Memory error detection and correction
CN112997158A (zh) * 2018-10-16 2021-06-18 美光科技公司 用于错误校正的方法和装置
US11907061B2 (en) 2018-10-16 2024-02-20 Lodestar Licensing Group Llc Methods and devices for error correction
CN114203228A (zh) * 2020-09-18 2022-03-18 长鑫存储技术有限公司 存储器
WO2022057417A1 (zh) * 2020-09-18 2022-03-24 长鑫存储技术有限公司 存储器
CN114203228B (zh) * 2020-09-18 2023-09-15 长鑫存储技术有限公司 存储器
US11894089B2 (en) 2020-09-18 2024-02-06 Changxin Memory Technologies, Inc. Memory with error checking and correcting unit

Also Published As

Publication number Publication date
US8196008B2 (en) 2012-06-05
CN101622603B (zh) 2012-11-28
US8959411B2 (en) 2015-02-17
US20210266014A1 (en) 2021-08-26
US20230139971A1 (en) 2023-05-04
US20130145230A1 (en) 2013-06-06
US9384090B2 (en) 2016-07-05
US8386881B2 (en) 2013-02-26
JP2009059422A (ja) 2009-03-19
WO2009028281A1 (en) 2009-03-05
US20190215015A1 (en) 2019-07-11
US20120221918A1 (en) 2012-08-30
US20140215288A1 (en) 2014-07-31
US20160041875A1 (en) 2016-02-11
US8117517B2 (en) 2012-02-14
TW200926191A (en) 2009-06-16
JP4564520B2 (ja) 2010-10-20
US20150135035A1 (en) 2015-05-14
US8732544B2 (en) 2014-05-20
KR20090122219A (ko) 2009-11-26
US20110197110A1 (en) 2011-08-11
US11575395B2 (en) 2023-02-07
US20090183052A1 (en) 2009-07-16
CN102385538A (zh) 2012-03-21
TWI437571B (zh) 2014-05-11
US20170141799A1 (en) 2017-05-18
KR101120346B1 (ko) 2012-02-27
US11038536B2 (en) 2021-06-15
US8069394B2 (en) 2011-11-29
US20110197109A1 (en) 2011-08-11
EP2186004A1 (en) 2010-05-19
EP2186004B1 (en) 2018-06-06
CN102385538B (zh) 2014-10-15

Similar Documents

Publication Publication Date Title
CN101622603B (zh) 半导体存储器件及其控制方法
JP4538034B2 (ja) 半導体記憶装置、及びその制御方法
CN101842850B (zh) 多级闪存的系统性纠错
US20100313099A1 (en) Semiconductor storage device, method of controlling the same, and error correction system
KR20120077521A (ko) Ｅｃｃ를 이용하는 메모리 장치 및 그 시스템
JP4660632B2 (ja) 半導体記憶装置
US20230004308A1 (en) Methods of operating memory controllers, memory controllers performing the methods and memory systems including the memory controllers
JP4686645B2 (ja) 半導体記憶装置およびその制御方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20121128

Termination date: 20170717