CN106537424A - 用于纠缠量子态的硬件高效校验子提取 - Google Patents

用于纠缠量子态的硬件高效校验子提取 Download PDF

Info

Publication number
CN106537424A
CN106537424A CN201580031325.9A CN201580031325A CN106537424A CN 106537424 A CN106537424 A CN 106537424A CN 201580031325 A CN201580031325 A CN 201580031325A CN 106537424 A CN106537424 A CN 106537424A
Authority
CN
China
Prior art keywords
quantum
code
group
measurement
position state
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201580031325.9A
Other languages
English (en)
Other versions
CN106537424B (zh
Inventor
阿列克谢·阿西赫明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Alcatel Optical Networks Israel Ltd
Original Assignee
Alcatel Optical Networks Israel Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Alcatel Optical Networks Israel Ltd filed Critical Alcatel Optical Networks Israel Ltd
Publication of CN106537424A publication Critical patent/CN106537424A/zh
Application granted granted Critical
Publication of CN106537424B publication Critical patent/CN106537424B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/13—Linear codes
    • H03M13/15—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes
    • H03M13/151—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes using error location or error correction polynomials
    • H03M13/1575—Direct decoding, e.g. by a direct determination of the error locator polynomial from syndromes and subsequent analysis or by matrix operations involving syndromes, e.g. for codes with a small minimum Hamming distance
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N10/00—Quantum computing, i.e. information processing based on quantum-mechanical phenomena
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/13—Linear codes
    • H03M13/15—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes
    • H03M13/151—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes using error location or error correction polynomials
    • H03M13/154—Error and erasure correction, e.g. by using the error and erasure locator or Forney polynomial
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/63—Joint error correction and other techniques
    • H03M13/635—Error control coding in combination with rate matching
    • H03M13/6362—Error control coding in combination with rate matching by puncturing

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Pure & Applied Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Mathematical Optimization (AREA)
  • Computational Mathematics (AREA)
  • Software Systems (AREA)
  • Data Mining & Analysis (AREA)
  • Evolutionary Computation (AREA)
  • Mathematical Analysis (AREA)
  • Artificial Intelligence (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Algebra (AREA)
  • Error Detection And Correction (AREA)
  • Detection And Correction Of Errors (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)

Abstract

存储器系统的量子态刷新模块经配置以通过执行对应于量子稳定子码的校验子值的冗余测量来检测其中所存储的纠缠量子位状态中的错误，其中所述冗余测量是基于块错误校正码。所述量子态刷新模块包含多个测量子模块，其各自经配置以测量对应于所述纠缠量子位状态的相应校验子值或相应奇偶值。所述测量子模块的总数目小于所述块错误校正码的码字长度，且在解码过程中由擦除值替换删余校验子值的初始近似。在为了使用擦除值而适当地构造所述块错误校正码的情况下，所述量子态刷新模块有利地能够使用比码字的全长测量所使用的量子门更少的量子门提供可靠的错误检测。

Description

用于纠缠量子态的硬件高效校验子提取
相关申请案的交叉参考
本申请案主张2014年6月18日申请且名为“用于纠缠量子态的硬件高效校验子提取(HARDWARE-EFFICIENT SYNDROME EXTRACTION FOR ENTANGLED QUANTUM STATES)”的第62/013,770号美国临时专利申请案的优先权，所述美国临时专利申请案的全文以引用的方式并入本文中。
技术领域
本发明涉及错误校正。
背景技术
此章节介绍可有助于促进更好地理解本发明的方面。因此，就此而阅读此章节的陈述且不应将所述陈述理解为关于在现有技术内或不在现有技术内的事物的承认。
量子存储器是经配置以存储及读取量子态的装置。此类装置可基于(例如)量子点、金刚石中的固态氮空缺中心中的稀土离子、俘获的离子、具有低光子计数的光脉冲、分数量子霍尔液体，或任何其它合适的量子力学系统。一些应用依赖于量子存储器来存储在相对长的时间内具有足够高的保真度的量子态。然而，量子态或量子态总体可展现相对高的保真度损失率，例如，这归因于量子门装置中的去相干及/或处理。
发明内容
本文中揭示存储器系统的各种实施例，所述存储器系统包括量子位阵列，其经配置以存储于所述存储器系统中且读取使用量子稳定子码而编码的一或多个纠缠量子位状态。量子存储器系统进一步包括量子态刷新模块，其经配置以当在所述量子位阵列中检测到错误时改变所述量子位阵列中的纠缠量子位状态。所述量子态刷新模块经配置以通过执行对应于所述量子稳定子码的一组校验子值的冗余测量来检测在测试下的纠缠量子位状态中的错误，其中所述冗余测量是基于块错误校正码。在实例实施例中，所述量子态刷新模块包含多个测量子模块，其各自经配置以测量相应校验子值或对应于在测试下的纠缠量子位状态的相应奇偶值。所述测量子模块的总数目小于所述块错误校正码的码字长度，且在解码过程中由一组擦除值替换未由所述测量子模块测量的所述校验子值的初始近似。在为了使用擦除值而适当地构造所述块错误校正码的情况下，所述量子态刷新模块有利地能够使用比用于码字的全长测量的量子门更少的量子门提供可靠的错误检测。
根据一个实施例，提供一种设备，其包括：寄存器，其经配置以存储使用量子稳定子码而生成的经编码的纠缠量子位状态；测量电路，其经配置以执行对应于所述经编码的纠缠量子位状态的一组校验子值的冗余测量，其中所述冗余测量是基于块错误校正码而执行；擦除值生成器，其经配置以生成一组擦除值；及解码器，其经配置以使用所述块错误校正码及所述组校验子值的所述冗余测量来确定对应于所述经编码的纠缠量子位状态的可能校验子向量，且进一步经配置以将由所述擦除值生成器生成的所述组擦除值应用于未经配置以从所述测量电路接收所测量的校验子值的一组可变节点。
根据另一实施例，提供一种减轻存储器系统中所存储的经编码的纠缠量子位状态的保真度损失的方法，所述方法包括以下步骤：执行对应于使用量子稳定子码而生成的经编码的纠缠量子位状态的一组校验子值的冗余测量，其中所述冗余测量是使用对应于块错误校正码的测量电路而执行；及使用所述块错误校正码及所述组校验子值的所述冗余测量来确定对应于所述经编码的纠缠量子位状态的可能校验子向量。所述确定步骤包括：将一组擦除值应用于未经配置以从所述测量电路接收所测量的校验子值的一组可变节点。
附图说明
作为实例，从以下详细描述及附图，将变得更加明白所揭示的各种实施例的其它方面、特征及优点，在附图中：
图1展示根据本发明的实施例的存储器系统的框图；
图2A到2C展示根据本发明的实施例的可用于图1的存储器系统中的校验子测量电路的框图；
图3展示根据本发明的实施例的对应于可用于图1的存储器系统中的消息传递解码算法的二分图；及
图4展示根据本发明的实施例的可用于图1的存储器系统中的解码方法的流程图。
具体实施方式
由阿列克谢·阿什哈姆(Alexei Ashikhmin)在2013年6月7日申请且名为“用于纠缠量子态的错误校正(ERROR CORRECTION FOR ENTANGLED QUANTUM STATES)”的第13/912,654号专利申请案的全文以引用的方式并入本文中。
图1展示根据本发明的实施例的存储器系统100的框图。存储器系统100包括经配置以在其中存储一或多个量子态的量子位阵列110。可经由输入/输出(I/O)接口120将所述量子态写入到量子位阵列110中及从量子位阵列110读取所述量子态。存储器系统100进一步包括量子态刷新(QSR)模块130，其进行操作以有效地保护量子位阵列110中所存储的量子态免于积累错误，由此使存储器系统100能够存储在相对长的时间内具有相对高的保真度的量子态。
如本文中所使用，术语“量子位”是指包括双态量子力学系统的存储器元件或单元。合适的双态量子力学系统的实例包含但不限于：(i)具有1/2自旋的粒子的两种自旋态；(ii)原子的基态及激发态；(iii)单个光子的两种偏振态；及(iv)FQHE(分数量子霍尔效应)液滴的边缘态。例如，在第7,732,804号美国专利以及第2004/0000666号及第2013/0107617号美国专利申请公开案中揭示可用于实施量子位阵列110的量子位的各种额外实施例，所述美国专利以及美国专利申请公开案的全文都以引用的方式并入本文中。
可测量量子位状态所相对的两种状态被称为基础状态。非纠缠量子位状态是所述基础状态的线性叠加。多量子位状态与传统多位状态的不同之处在于：前者可经形成为展现纠缠。纠缠量子位状态不能被分解成单量子位基础状态的简单积，而是可将其表达为单量子位基础状态的不同积的线性组合或叠加。QSR模块130经配置以使用多量子位状态的纠缠性质，例如，如下文进一步所详述，以有效地保护量子位阵列110免于在其中的量子位状态中积累错误。
根据一些实施例，使用量子稳定子码Q对量子位阵列110中所存储的每一纠缠量子位状态进行编码。具有长度n及维度k的量子稳定子码Q在复空间SD中对维度2k的线性子空间进行操作，其中D＝2n。量子稳定子码Q的一个表示是基数|G|＝2r的群组G(其中r＝n-k)。所述群组具有r个生成器，其中每一生成器是2n个位的二进制向量g＝(g1、g2、…、g2n-1、g2n)。在本文中，此类二进制向量的2n个位被分组成n个位对。来自群组G的任两个向量g满足以下约束：
如果g、g′∈G，那么g*g′＝0，
其中“*”符号标示二进制向量g及g′的辛内积，其混合向量g及g′的对应位对。举例来说，以下四个二进制向量可表示长度n＝5且维度k＝1的量子稳定子码Q：
g1＝(10 01 01 10 00)
g2＝(10 00 10 01 01)
g3＝(00 10 01 01 10)
g4＝(01 10 00 10 01) (1)
被标示为wt(g)的向量g的权重是其中的非零位对g2t-1、g2t的数目，其中t＝1、…、n。特定来说，此类位对(g2t-1、g2t)为非零，只要g2t-1及g2t中的至少一者为非零即可。方程式(2)给出用于wt(g)的对应数学表达：
wt(g)＝|{g2t-1,g2t≠(0,0),t＝1,…,n} (2)
其中|x|标示集合x的基数。举例来说，由方程式(1)定义的向量g1的权重是四(即，wt(g1)＝4)，这是因为g1中的五个位对中的仅一者是00。
如果向量g的权重wt(g)比所述向量的长度n小(例如，<10％)，那么向量g被称为“稀疏”向量。举例来说，向量g＝(00 00 00 00 00 00 00 11 00 00 00 00 00 00 00 0000 01 00 00 00 00 00 00 00 00 00 01 00 00 00 00 00 00)是稀疏的，这是因为其权重wt(g)(＝3)比其长度n(＝33)小得多。如果群组G由r个稀疏向量g1、g2、…、gr组成，那么群组G表示量子LDPC(低密度奇偶校验)码。在一些实施例中，存储器系统100经配置以存储、读取及写入已使用量子LDPC码而生成的纠缠量子态。
在操作中，QSR模块130经配置以连续地经受处理量子位阵列110中所存储的不同纠缠量子态。可基于预设时间表(例如)以循环序列将对应于不同纠缠量子态的所述组量子位转移到QSR模块130，一次一组。QSR模块130进一步经配置以使接收到的每一组量子位经受错误校正处理，例如，如下文进一步所描述。
在实例实施例中，QSR模块130中的错误校正处理包含以下步骤：(i)确定对应于纠缠量子态的接收到的所述组量子位是否具有错误，及(ii)如果检测到错误，那么改变所述量子位状态以校正所检测到的错误。接着，将现在处于经改变的且可假定无错误的纠缠量子态的所述组量子位转移回到量子位阵列110。如果QSR模块130在量子位状态中未检测到错误，那么假定对应纠缠量子态无错误，且可将所述量子位组转移回到量子位阵列110而无需改变其量子位状态。
在实例实施例中，QSR模块130包括如图1所指示而互连的量子位缓冲器134、错误检测电路138及量子态恢复电路148。量子位缓冲器134包括一或多个量子位寄存器，其经配置以在对应错误校正处理的持续时间内保持接收到的量子位。错误检测电路138经配置以实施错误校正处理的上述指定步骤(i)。量子态恢复电路148经配置以对量子位缓冲器134中的纠缠量子态起作用以实施所述错误校正处理的上述指定步骤(ii)。
在实例实施例中，错误检测电路138包含如图1所指示而彼此耦合且耦合到QSR模块130中的其它电路的校验子测量电路140、擦除值生成器142及解码器144。
校验子测量电路140是量子电路，其经配置以对量子位缓冲器134中的经编码的纠缠量子态执行一组校验子值的冗余测量。最初已使用量子稳定子码Q而生成在测量下的经编码的纠缠量子态。由校验子测量电路140执行的冗余测量的结果是包括N-L个二进制值的二进制向量vsub，其中L是小于r的正整数。向量vsub是包括N个二进制值的二进制向量v＝(s1、…、sr、p1、…、pN-r)的子向量。向量v具有以下结构：(i)向量v中的最前面的r个二进制值(s1、…、sr)是对应于量子稳定子码Q的校验子位；及(ii)向量v中的紧接着的N-r个二进制值(p1、…、pN-r)是可用于预防校验子位的测量中的可能错误的奇偶位。在不存在错误的情况下，对于使用量子稳定子码Q而生成的每一经编码的纠缠量子态，对应二进制向量v是结合量子稳定子码Q而使用的块错误校正码C的码字。在实例实施例中，块错误校正码C具有速率r/N。下文参考方程式(3)到(5)更详细地描述块错误校正码C的特定实例。
如上文所指示，向量vsub与向量v的不同之处在于：其含有更少的二进制值。因此，可使用比经配置以测量向量v的校验子测量电路更少的量子门实施校验子测量电路140，在上述第13/912,654号美国专利申请案中揭示校验子测量电路140的实例。特定来说，在实例实施例中，代替表示校验子位(s1、…、sr)全集的r个二进制值，校验子测量电路140经配置以生成表示校验子位(s1、…、sr)全集的子集的r-L个二进制值。这r-L个二进制值是向量vsub的最前面的r-L个分量。向量vsub中的紧接着的N-r个二进制值表示奇偶位(p1、…、pN-r)，且与向量v中的相同。
解码器144经配置以根据块错误校正码C处理所测量的向量vsub，以确定对应于所测量的向量vsub的最可能的有效码字。应注意，在解码器144的实例实施例中，用于解码器144中的消息传递解码算法常规地接收N个二进制值作为初始输入。这N个二进制值通常用于初始化对应于块错误校正码C的二分图的可变节点。然而，由校验子测量电路140提供到解码器144的所测量的向量vsub仅具有N-L个二进制值。擦除值生成器142进行操作以生成L个额外二进制值，被称为“擦除值”，且将这L个额外二进制值提供到解码器144以补充所测量的向量vsub。接着，解码器144使用从校验子测量电路140接收的向量vsub的N-L个二进制值及从擦除值生成器142接收的L个值，以初始化对应于块错误校正码C的二分图的可变节点，例如，如下文参考图3进一步所解释。
在从校验子测量电路140及擦除值生成器142接收到N个二进制值之后，解码器144经配置以根据块错误校正码C处理这N个二进制值，以确定对应于接收到的输入的最可能的有效码字。下文参考图3及4更详细地描述根据本发明的实施例的此类处理的代表性实例。在由阿列克谢·阿什哈姆在2013年6月7日申请且名为“降级的量子冗余编码状态的校验子(SYNDROME OF DEGRADED QUANTUM REDUNDANCY CODED STATES)”的第13/912,876号美国专利申请案中揭示根据各种替代实施例的此类处理的额外实例，所述美国专利申请案的全文以引用的方式并入本文中。在此类处理之后，解码器144通过移除N-r个奇偶位截断所确定的最可能的码字，且将校验子位s1、…、sr中剩余的r个最可能值传递到量子态恢复电路148。
量子态恢复电路148使用从解码器144接收的校验子值s1、…、sr，以校正量子位缓冲器134中所存储的纠缠量子态中的错误(如果存在)。更具体来说，如果从解码器144接收的校验子值s1、…、sr全都为零，那么假定量子位缓冲器134中的纠缠量子态为无错误，且量子态恢复电路148不对其执行错误校正。然而，如果从解码器144接收的校验子值s1、…、sr中的任何者均不为零，那么假定量子位缓冲器134中的纠缠量子态具有错误。在此情况下，量子态恢复电路148使用从解码器144接收的校验子值s1、…、sr以确定最可能的错误运算符E，其已致使对应原始纠缠量子态变换成传回这些校验子值的纠缠量子态。2008年泰勒与弗朗西斯出版社(Taylor&Francis)的弗兰克·盖坦(Frank Gaitan)的名为“量子错误校正及容错量子计算(Quantum Error Correction and Fault Tolerant Quantum Computing)”的书中揭示可用于根据本发明的实施例的量子态恢复电路148中的此确定的合适算法。弗兰克·盖坦的此书的全文以引用的方式并入本文中。在替代实施例中，还可使用基于量子稳定子码Q的校验子值s1、…、sr用于错误运算符E的确定的其它合适算法。
在一个实施例中，错误运算符E可被表示为平方复值矩阵。为了校正对应于错误运算符E的错误，量子态恢复电路148首先经配置以(例如)使用合适的常规矩阵求逆算法找出错误运算符E的逆。所得逆矩阵被标示为E-1。接着，基于E-1，量子态恢复电路148经配置以生成激源150，其以校正由错误运算符E造成的错误的方式改变量子位缓冲器134中保持的纠缠量子态。如果适当地执行了错误校正，那么量子位缓冲器134中的经校正的纠缠量子态将最可能具有全零校验子集合s1、…、sr。
出于说明目的且在无任何暗示限制的情况下，参考具有以下生成器矩阵G(C)的块错误校正码C的实例给出一些实施例的后续描述：
此块错误校正码是r＝4且N＝12的码实例。对应于此块错误校正码C的校验子测量电路140的实例实施例可针对L＝2而设计且可经配置以生成向量vsub＝(s1、s3、p1、…、p8)(也参见图2A)。出于比较起见，对应全长向量v被表达为v＝(s1、s2、s3、s4、p1、…、p8)。可看出，校验子值s2及s4未存在于向量vsub中。理论上，向量vsub＝(s1、s3、p1、…、p8)可被认为是已通过在经适当选择的两个(因为L＝2)位置处删余向量v＝(s1、s2、s3、s4、p1、…、p8)而生成。因此，校验子值s2及s4可被称为“删余”校验子值。从后续描述将明白，校验子测量电路140的电路结构确定校验子位(s1、…、sr)全集中哪一者被删余且在校验子测量电路中未被测量。
应注意，如由方程式(3)所给出的生成器矩阵G(C)具有G(C)＝[I4|P]的形式，其中I4是4×4恒等矩阵，且P是对应于块错误校正码C的r×(N-r)二进制矩阵。此后将矩阵P称为奇偶位生成器子矩阵。对应于此形式的生成器矩阵G(C)的奇偶校验矩阵H(C)具有H(C)＝[PT|IN-r]的形式，其中IN-r是(N-r)×(N-r)恒等矩阵，且PT是P转置的。由方程式(4)给出对应于由方程式(3)给出的生成器矩阵G(C)的奇偶校验矩阵H(C)：
此奇偶校验矩阵H(C)致使由校验子测量电路140生成的向量vsub的奇偶位p1、…、p8与校验子位s1、s2、s3、s4具有以下关系：
p1＝s1+s3
p2＝s2+s3
p3＝s1+s2
p4＝s1+s2+s4
p5＝s1+s3+s4
p6＝s3+s4
p7＝s1+s2+s3+s4
p8＝s2+s4 (5)
应注意，方程式(5)中的全部求和都是以2为模而执行。
图2A到2C展示根据本发明的实施例的可用作校验子测量电路140(图1)的校验子测量电路200的框图。更具体来说，图2A展示校验子测量电路200的整体框图。图2B展示电路200中经配置以测量校验子位s1的值的模块2101的框图。图2C展示电路200中经配置以测量奇偶位p1的值的模块2103的框图。基于图2B及2C所展示的框图以及下文所提供的对应描述，所属领域的一般技术人员将能够针对电路200中剩余的八个模块210中的每一者构造框图。校验子测量电路200经设计以根据具有由方程式(3)给出的生成器矩阵G(C)的块错误校正码C执行测量。
参考图2A，校验子测量电路200经配置以针对量子位q1到q5中所编码的纠缠量子态执行校验子测量。通过生成向量vsub＝(s1、s3、p1、…、p8)执行此测量。向量vsub中的每一分量是由测量模块2101到21010中的对应一者生成，其中测量模块2101及2102经配置以分别生成向量分量s1及s3，且测量模块2103到21010经配置以分别生成向量分量p1到p8。校验子位s2及s4是删余位，这是因为校验子测量电路200不具有经配置以测量s2或s4中任一者的值的测量模块210。
测量模块2101及2102经配置以通过对量子位q1到q5的纠缠量子态执行相应测量来生成校验子值s1及s3，此测量是基于表示量子稳定子码Q的二进制向量g中的相应一者。对于图2A到2C所展示的实施例，这些二进制向量是由方程式(1)给出的向量g1到g4。测量模块2101经配置以基于二进制向量g1对量子位q1到q5的纠缠量子态执行测量。测量模块2102类似地经配置以基于二进制向量g3对量子位q1到q5的纠缠量子态执行测量。
测量模块2103到21010中的每一者经配置以通过对量子位q1到q5的纠缠量子态执行测量来生成奇偶值p1到p8中的相应一者，此测量是基于二进制向量f1到f8中的相应一者。二进制向量f1到f8是基于块错误校正码C中被实施为表示量子稳定子码Q的二进制向量g的对应线性组合的奇偶校验而生成。举例来说，对于具有由方程式(3)给出的生成器矩阵G(C)的块错误校正码C，由方程式(6)将二进制向量f1到f8表达如下：
f1＝g1+g3
f2＝g2+g3
f3＝g1+g2
f4＝g1+g2+g4
f5＝g1+g3+g4
f6＝g3+g4
f7＝g1+g2+g3+g4
f8＝g2+g4 (6)
还应注意方程式(5)与(6)之间的类似度。
图2B展示根据本发明的实施例的测量模块2101的框图。测量模块2101是经配置以生成向量vsub的校验子值的测量模块的实例。更具体来说，测量模块2101经配置以测量通过基于由上文所描述的量子稳定子码Q的二进制向量g1＝(10 01 01 10 00)定义的耦合将量子位q1到q5的纠缠量子态耦合到辅助量子位的参考状态所形成的状态(参见方程式(1))。辅助量子位是如所属领域中所知的被制备为处于特定预选择量子态的参考量子位。
测量模块2101包括四个量子哈达玛(Hadamard)门H或四个量子CNOT门及四个量子测量门M，全部都如图2B所展示而布置。所属领域的一般技术人员应认识到，量子哈达玛门、量子CNOT门及量子测量门是来自通用量子门集合的基本量子门，所述通用量子门集合常规地用于量子电路的构造中。此类基本量子门的描述可被发现于(例如)以下各者中：(i)1995年《物理评论A(Physical Review A)》中第52卷、第3457到3467页的A.布雷肯(A.Barenco)等人的“用于量子计算的基本门(Elementary Gates for QuantumComputation)”；(ii)2007年CRC出版社(CRC Press)的由陈功(Goong Chen)等人著作的书“量子计算装置：原理、设计及分析(QUANTUM COMPUTING DEVICES:PRINCIPLES,DESIGNS,AND ANALYSIS)”；及(iii)2000年剑桥大学出版社(Cambridge University Press)的由M.尼尔森(M.Nielsen)及I.闯(I.Chuang)著作的书“量子计算及量子信息(QuantumComputation and Quantum Information)”，以上全都的全文以引用的方式并入本文中。量子哈达玛门及量子CNOT门的额外描述可被发现于(例如)上述由弗兰克·戈登著作的书及上述由阿列克谢·阿什哈姆申请的第13/912,876号美国专利申请案中。
g1中的第一位对是10。因此，测量模块2101经配置以经由哈达玛门及CNOT门而耦合量子位q1及辅助量子位。g1中的第二位对是01。因此，测量模块2101经配置以经由CNOT门而耦合量子位q2及辅助量子位，而不使用哈达玛门。g1中的第三位对又是01。因此，测量模块2101经配置成以与量子位q2的方式类似的方式耦合量子位q3及辅助量子位。g1中的第四位对又是01。因此，测量模块2101经配置成以与量子位q1的方式类似的方式耦合量子位q4及辅助量子位。g1中的第五位对是00。因此，测量模块2101不耦合量子位q5及辅助量子位。
测量模块2101中的每一量子测量门M经配置以：(i)测量施加于其输入端口(位于图2B中的门的左侧)的量子位状态；及(ii)基于所述测量，在其输出端口(位于图2B中的门的右侧)处生成对应电输出信号208i(i＝1、2、3、4)。接着，每一量子测量门M将电输出信号208i施加于经连接以接收电输出信号2081到2084的奇偶逻辑电路212。
在一个实施例中，奇偶逻辑电路212经配置以切片信号2081到2084中的每一者，由此将其中的每一者转换成相应二进制值(0或1)。奇偶逻辑电路212进一步经配置以：(i)在从信号2081到2084生成的零的数目为偶数的情况下输出二进制“零”；及(ii)在从信号2081到2084生成的零的数目为奇数的情况下输出二进制“一”。实际上，奇偶逻辑电路212的后者功能与常规四输入异或(XOR)门的功能相同。
在替代实施例中，奇偶逻辑电路212包含软输出检测器(在图2B中未明确展示)。更具体来说，在此实施例中，代替针对校验子位s1将信号2081到2084转换成“硬”二进制值(0或1)，奇偶逻辑电路212使用软输出检测器以将信号2081到2084转换成表示校验子位s1的对数似然比(LLR)值。在实例实施例中，LLR值包括：(i)符号位，其表示检测器的关于校验子位s1的硬值的最佳猜测；及(ii)一或多个量值位，其表示所述检测器对所述硬值的置信度。举例来说，奇偶逻辑电路212可经配置以输出五位LLR值，其中最高有效位是符号位，且四个最低有效位是置信度位。作为实例且在无限制的情况下，五位LLR值00000指示具有最小置信度的硬值0，而五位LLR值01111指示具有最大置信度的硬值0。置信度位的中间值(例如，介于0000与1111之间)表示中间置信度水平。类似地，五位LLR值10001指示具有最小置信度的硬值1，而五位LLR值11111指示具有最大置信度的硬判决1，其中通常不使用二进制值10000。也可同样替代地使用其它数目个位及置信度水平的其它表示。
在一个实施例中，奇偶逻辑电路212中的软输出检测器经配置以生成各自都是基于信号2081到2084中的相应一者的四个中间LLR值。接着，奇偶逻辑电路212(例如)使用软输入/软输出(SISO)XOR门处理这四个中间LLR值，由此将其转换成表示校验子位s1的对应LLR值。
一般来说，由奇偶逻辑电路212中的软输出检测器生成的中间LLR值取决于对应量子位测量路径中的量子门的类型及数目。举例来说，用于量子位q1的量子位测量路径包含三个量子门，即，量子哈达玛门H、量子CNOT门及量子测量门M。因此，可使用q1测量路径内的三个个别量子门中的错误概率表达对应于量子位q1的错误测量的对应概率(Perr(q1))，例如，如下：
Perr(q1)≈1-(1-pH)×(1-pCNOT)×(1-pM) (7)
其中pH、pCNOT、pM分别是q1测量路径中的量子哈达玛门H、量子CNOT门及量子测量门M中的错误概率。在一个实施例中，奇偶逻辑电路212中的软输出检测器可经配置以如所属领域中所知而将此错误概率转换成对应于信号2081的LLR值的置信度位。
作为另一实例，用于量子位q2的量子位测量路径包含两个量子门，即，量子CNOT门及量子测量门M。因此，可使用这两个个别量子门中的错误概率表达对应于量子位q2的错误测量的对应概率(Perr(q2))。奇偶逻辑电路212中的软输出检测器可类似地经配置以将此特定错误概率转换成对应于信号2082的LLR值的置信度位。
方程式(8)给出测量模块2101生成校验子位s1的错误硬值的概率(Perr(g1))的近似表达：
其中pqg是测量模块2101中的(任何类型的)个别量子门中的平均错误概率；且wt(g1)是二进制向量g1(即，对应于测量模块2101中执行的测量的上文所描述的量子稳定子码Q的二进制向量)的权重。在一个实施例中，奇偶逻辑电路212可经配置以基于方程式(8)而非基于SISO XOR门中的中间LLR值的上述处理来生成表示校验子位s1的LLR值的置信度位。
图2C展示根据本发明的实施例的测量模块2103的框图。测量模块2103是经配置以生成用于向量vsub的奇偶位值的测量模块的实例。更具体来说，测量模块2103经配置以测量通过基于由二进制向量f1＝(10 11 00 11 10)定义的耦合将量子位q1到q5的纠缠量子态耦合到辅助量子位的参考状态所形成的状态(参见方程式(6))。
f1中的第一位对是10。因此，测量模块2103经配置以经由哈达玛门及CNOT门而耦合量子位q1及辅助量子位。f1中的第二位对是11。因此，测量模块2103经配置以经由哈达玛门及CNOT门而耦合量子位q2及辅助量子位。f1中的第三位对是00。因此，测量模块2103不耦合量子位q3及辅助量子位。f1中的第四位对又是11。因此，测量模块2103经配置成以与量子位q2的方式类似的方式耦合量子位q4及辅助量子位。f1中的第五位对是10。因此，测量模块2105经配置成以与量子位q1的方式类似的方式耦合量子位q5及辅助量子位。测量模块2105中的量子测量门M及奇偶逻辑电路212与测量模块2101(图2B)中的量子测量门及奇偶逻辑电路类似地进行操作。
所属领域的一般技术人员应理解如何(例如)分别使用方程式(7)及(8)作为实例而针对测量模块2103中的奇偶逻辑电路212的软输出实施例来构造用于Perr(qk)(其中k＝1、2、…、5)及Perr(f1)的适当表达。所属领域的一般技术人员将进一步理解，用于对应于不同测量模块210j(j＝1、2、…、10)的错误概率的表达还可取决于放置于上游量子电路中的相应量子位线上的量子门的类型及数目。举例来说，用于对应于测量模块2103的错误概率的表达可取决于放置于测量模块2101及2102中的相应量子位线上的量子门的类型及数目。用于对应于测量模块2105(参见图2A)的错误概率的表达可取决于放置于测量模块2101到2104中的相应量子位线上的量子门的类型及数目，等等。
关于如何基于根据各种替代实施例的操作性量子稳定子码Q及块错误校正码C构造测量模块2101到21010的额外细节可见于(例如)上述由阿列克谢·阿什哈姆申请的第13/912,876号美国专利申请案中。
图3展示根据本发明的实施例的对应于可用于解码器144(图1)中的消息传递解码算法的二分图300。更具体来说，二分图300对应于由方程式(4)给出的实例奇偶校验矩阵H(C)。因而，基于二分图300的消息传递解码算法可用于处理由校验子测量电路200(图2A)生成的向量vsub＝(s1、s2、p1、…、p8)。
因为由方程式(3)到(4)定义的块错误校正码C对应于r＝4及N＝12，所以二分图300具有十二个(因为N＝12)可变节点3101到31012及八个(因为N-r＝8)校验节点3201到3208。连接二分图300中的可变节点3101到31012及校验节点3201到3208的多个边缘具有由方程式(5)或(6)定义的拓扑。在解码过程开始时，例如，如图3所指示，通过在测量向量vsub的过程中接收由校验子测量电路144(图1)或200(图2A)生成的LLR值初始化可变节点3101、3103及3105到31012。使用由擦除值生成器142(图1)供应的两个(因为L＝2)擦除值初始化对应于删余校验子位s2及s4的可变节点3102及3104。在实例实施例中，由擦除值生成器142供应的擦除值具有与由校验子测量电路应用于可变节点3101、3103及3105到31012的LLR值相同的二进制格式。举例来说，擦除值可包括：(i)零符号位；及(ii)多个量值位，其值表达对符号位的零值的50％置信度。换句话来说，擦除值经选择以表达出于解码目的而存在关于每一删余校验子位的正确值是“零”还是“一”的几乎完全不确定性的事实，这是因为尚未直接测量删余校验子位。数学上可将此几乎不确定性表达为(例如)删余校验子位的正确值是“零”的50％置信度，或替代地表达为所述删余校验子位的正确值是“一”的50％置信度。
下文参考图4给出对应于二分图300的实例解码过程的进一步描述。
图4说根据本发明的实施例的可用于解码器144(图1)中的解码方法400。方法400可用于解码器144的实施例中，解码器144经配置以接收：(i)向量vsub，其分量是(例如，如上文所描述)由校验子测量电路200(参见图2A到2C)的测量模块210中的相应奇偶逻辑电路212生成的LLR值；及(ii)擦除值，其是(例如，如上文所描述)由擦除值生成器142(图1)生成。基于所提供的描述，所属领域的一般技术人员将理解如何针对与不同块错误校正码C、不同量子稳定子码Q及/或删余校验子位的不同数目L兼容的替代实施例修改解码方法400。
方法400涉及基于从校验子测量电路200(图2A)接收的特定向量vsub计算块错误校正码C的具有长度N的码字c＝(c1、c2、c3、…、cN)中的给定位ci等于1(或0)的后验概率。由方程式(9)给出对应LLR值L(ci)：
L(ci)＝log(Pr(ci＝0|v)/Pr(ci＝1|v)) (9)
其中Pr()标示用于括号()中的条件的后验概率。方法400依赖于基于块错误校正码C的二分图(例如，二分图300(图3))的迭代消息传递解码算法。根据此算法，二分图中的可变节点表示一种类型的处理器；二分图中的校验节点表示另一类型的处理器；且所述可变与校验节点之间的边缘表示消息路径。
在方法400的步骤402处，例如，如图3所指示，通过在测量对应于量子位缓冲器134(图1)中保持的纠缠量子态的向量vsub的过程中接收由校验子测量200(图2A)生成的LLR值且进一步接收由擦除值生成器142(图1)生成的L个擦除值初始化二分图的可变节点。
在步骤404处，二分图中的可变节点的每一处理器处理其经由对应消息路径从相应校验节点接收的输入消息。应注意，在步骤404第一次出现期间，当尚未从校验节点接收到消息时，使用步骤402接收到的初始值而非输入消息。基于接收到的输入消息，可变节点的处理器中的每一者更新其中的相应LLR值，生成用于相应校验节点的输出消息，且经由二分图中的对应消息路径发射这些消息。所发射的消息中的信息可包含log(Pr(ci＝0|mi)/Pr(ci＝1|mi))的值，其中mi标示由第i个可变节点接收到的输入消息集合。如所属领域中所知，同样也可传送其它相关消息。
在步骤406处，二分图中的校验节点的每一处理器处理其经由对应消息路径从相应可变节点接收的输入消息。基于接收到的输入消息，校验节点的处理器中的每一者生成用于可变节点的相应处理器的输出消息且经由二分图中的对应消息路径发射这些消息。所发射的消息中的信息可包含log(Pr(满足校验|Mj)/Pr(未满足校验|Mij))的值，其中Mj标示由第j个校验节点接收到的输入消息集合。如所属领域中所知，同样也可传送其它相关信息。
在步骤408处，解码器144校验迭代停止准则。在各种实施例中，当已执行指定最大数目个迭代时或当c′HT(C)＝0时，可满足迭代停止准则，其中c′是暂时解码的码字，且HT(C)是块错误校正码C的转置奇偶校验矩阵(例如，参见方程式(4))。在一些实施例中，还可使用一或多个替代及/或额外停止条件。如果未满足迭代停止准则，那么方法400的处理被引导回到步骤404。如果满足迭代停止准则，那么方法400的处理被引导到步骤410。
在步骤410处，从可变节点的处理器读出可变节点中所存储的对应于量子稳定子码Q的校验子位(s1、…、sr)的当前LLR值的符号位(例如，在图3的二分图300中的节点3101到3104中)，且将其呈现到量子态恢复电路148作为最可能的校验子向量S＝(s1、…、sr)。如上文已经指示，量子态恢复电路148使用接收到的校验子向量S以生成用于校正量子位缓冲器134中保持的纠缠量子态中的错误(如果存在)的适当激源。
例如，在第8,327,215号、第7,805,654号、第7,793,201号、第7,676,734号、第7,519,898号及第7,373,581号美国专利中揭示可用于解码器144的某些实施例的消息传递解码算法及对应电路的额外实例，所述所有美国专利的全文以引用的方式并入本文中。所属领域的一般技术人员应理解如何基于这些专利制造及使用解码器144及方法400的各种替代实施例。还应注意，在相关文献中，可适用于解码器144中的一些消息传递解码算法可被称为和积算法或置信传播算法。
应认识到，使用一些块错误校正码C相比于使用其它者可引起更好地执行存储器系统100。可使用稀疏(例如，低密度)生成器矩阵G(C)＝[Ir|P](也参见方程式(3))构造一些能更好执行的块错误校正码C。为了使生成器矩阵G(C)稀疏，对应奇偶位生成器子矩阵P同样也需要稀疏。对于稀疏P，代表性奇偶位pj＝si1+si2+…+sif是相对少数目(t)个校验子位的总和，其中t<<r。此性质也意味着对应于块错误校正码C的二进制向量fj(＝gi1+gi2+…+git)具有相对小的权重wt(fj)(也参见方程式(2)及(6))。后者语句归因于权重的以下性质而为真：
wt(fj)≤wt(gi1)+wt(gi2)+…+wt(git) (10)
在一个实施例中，上文所描述的具有稀疏生成器矩阵G(C)的块错误校正码C可为低密度生成器矩阵(LDGM)码。LDGM码是LDPC码的子系列。在替代实施例中，用于存储器系统100中的量子稳定子码可为第一LDPC码，而块错误校正码C是与所述第一LDPC码不同的第二LDPC码。在一个实施例中，生成器矩阵G(C)中的每一列具有小于(N-r)的10％的权重。
方程式(10)及方程式(8)暗示，具有稀疏奇偶位生成器子矩阵P的块错误校正码C具有相对小的Perr(fj)值。在校验子测量电路140(图1)的对应实施例中，相对小的Perr(fj)值可促进相对高的校验子测量准确度。
根据本发明的实施例，具有稀疏奇偶位生成器子矩阵P的块错误校正码C可使用退出函数方法而经改进或优化以用于存储器系统100中，例如，通常在第7,251,769号及第7,751,491号美国专利中概述所述退出函数方法，所述美国专利两者的全文以引用的方式并入本文中。特定来说，所述退出函数方法可用于用公式表示优化问题，所述问题的解决方案可由存储器系统100的设计师使用以构造对于在设计下的存储器系统100的特定实施例来说相对最佳的块错误校正码C。在上述由阿列克谢·阿什哈姆申请的第13/912,654号美国专利申请案中揭示优化问题的实例公式化，所述问题的解决方案可用于构造用于存储器系统100中的块错误校正码C。在上述由阿列克谢·阿什哈姆申请的第13/912,654号美国专利申请案中还揭示通过解决经公式化的优化问题构造块错误校正码C的实例方法。
稀疏二进制矩阵是主要用零填充的矩阵。与此对比，如果较多数目个元素是一，那么所述矩阵被称为密集矩阵。矩阵中元素总数目中的零元素(非零元素)的分数被称为矩阵的稀疏性(密度)。可将稀疏性及密度值呈现为绝对分数值(在介于0与1的范围内)或百分比。
在一个实施例中，奇偶位生成器子矩阵P具有小于约0.4(或40％)的密度。在可能实施例中，奇偶位生成器子矩阵P具有介于约0.05(或5％)与约0.25(或25％)之间的密度。在又一可能实施例中，奇偶位生成器子矩阵P具有小于约0.1(或10％)的密度。
根据上文参考图1到4所揭示的实例实施例，提供一种设备(例如，图1中的设备100)，其包括：寄存器(例如，图1中的寄存器134)，其经配置以存储使用量子稳定子码(例如，量子稳定子码Q)而生成的经编码的纠缠量子位状态；测量电路(例如，图1中的测量电路140)，其经配置以执行对应于所述经编码的纠缠量子位状态的一组校验子值的冗余测量，其中所述冗余测量是基于块错误校正码(例如，块错误校正码C)而执行；擦除值生成器(例如，图1中的擦除值生成器142)，其经配置以生成一组擦除值；及解码器(例如，图1中的解码器144)，其经配置以使用所述块错误校正码及所述组校验子值的所述冗余测量来确定对应于所述经编码的纠缠量子位状态的最可能的校验子向量(例如，S＝(s1、s2、…、sr))，且进一步经配置以将由所述擦除值生成器生成的所述组擦除值应用于未经配置以从所述测量电路接收所测量的校验子值的一组可变节点(例如，图3中的可变节点3102、3104)。
在上述设备的一些实施例中，所述设备进一步包括状态恢复电路(例如，图1中的状态恢复电路148)，其经配置以基于由所述解码器确定的所述最可能的校验子向量校正所述经编码的纠缠量子位状态中的错误。
在上述任一设备的一些实施例中，所述状态恢复电路进一步经配置以：基于所述最可能的校验子向量确定对应于所述经编码的纠缠量子位状态中的可能错误的错误运算符；及基于所述错误运算符以校正其中的所述可能错误的方式处理所述经编码的纠缠量子位状态。
在上述任一设备的一些实施例中，所述设备进一步包括量子位阵列(例如，图1中的量子位阵列110)，其经配置以存储多个经编码的纠缠量子位状态，其中所述设备经配置以：将所选择的经编码的纠缠量子位状态从所述量子位阵列转移到所述寄存器；及响应于基于所述错误运算符修改所述所选择的纠缠量子位状态将所述所选择的经编码的纠缠量子位状态从所述寄存器转移到所述量子位阵列。
在上述任一设备的一些实施例中，所述测量电路包括：第一组测量模块(例如，图2A中的测量模块2101到2102)，其耦合到所述寄存器，其中所述第一组中的每一测量模块经配置以基于第一二进制向量(例如，方程式(1)中的二进制向量gj)中的相应一者测量对应于所述经编码的纠缠量子位状态的相应校验子值，所述第一二进制向量中的每一者是所述量子稳定子码的生成器；及第二组测量模块(例如，图2A中的测量模块2103到21010)，其耦合到所述寄存器，其中所述第二组中的每一测量模块经配置以基于第二二进制向量(例如，方程式(6)中的二进制向量fj)中的相应一者测量对应于所述经编码的纠缠量子位状态的相应奇偶值，其中每一奇偶值与如由所述块错误校正码所定义的所述量子稳定子码的校验子值的相应子集有关。
在上述任一设备的一些实施例中，所述第一组中的所述测量模块的总数目(例如，r-L)小于所述量子稳定子码的生成器的总数目(例如，r)。
在上述任一设备的一些实施例中，所述第一组及第二组中的所述测量模块的总组合数目(例如，N-L)小于所述块错误校正码的码字长度(例如，N)。
在上述任一设备的一些实施例中，所述第一组中的测量模块包括相应软输出检测器(例如，图2B中的软输出检测器212)，其经配置以生成所述相应校验子值作为对数似然比(LLR)值；且所述第二组中的测量模块包括相应软输出检测器(例如，图2C中的软输出检测器212)，其经配置以生成所述相应奇偶值作为LLR值。
在上述任一设备的一些实施例中，所述解码器经配置以通过执行对应于所述块错误校正码的消息传递解码算法确定所述最可能的校验子向量；且所述解码器经配置以使用由所述测量模块生成的所述LLR值且进一步使用由所述擦除值生成器生成的所述组擦除值初始化(例如，图4的402)所述消息传递解码算法。
在上述任一设备的一些实施例中，所述测量电路中的测量模块包括：一系列量子门(例如，图2B到2C中的量子门M、H)，其连接到所述寄存器，且经配置以通过将所述经编码的纠缠量子位状态耦合到参考多量子位状态处理所述参考多量子位状态；及逻辑电路(例如，图2B到2C中的逻辑电路212)，其经配置以根据对由所述系列量子门执行的经处理的参考多量子位状态的测量来估计对应于所述经编码的纠缠量子位状态的校验子值或奇偶值。
在上述任一设备的一些实施例中，所述逻辑电路经配置以：根据对所述经处理的参考多量子位状态的个别量子位的测量来估计相应二进制校验子子值或相应二进制奇偶子值；且所述电路包括经配置以处理所述二进制子值以估计所述校验子值或所述奇偶值的多输入XOR门。
在上述任一设备的一些实施例中，所述逻辑电路包括经配置以生成所述校验子值或所述奇偶值的软估计的软输出检测器。
在上述任一设备的一些实施例中，所述解码器经配置以通过执行对应于所述块错误校正码的解码算法确定所述最可能的校验子向量。
在上述任一设备的一些实施例中，所述解码器经配置以使用由所述测量电路在所述冗余测量期间生成的LLR值且进一步使用由所述擦除值生成器生成的所述组擦除值初始化(例如，图4的402)所述解码算法。
在上述任一设备的一些实施例中，所述解码器经配置以使用由所述擦除值生成器生成的所述组擦除值作为用于所述最可能的校验子向量的删余校验子位的初始近似。
在上述任一设备的一些实施例中，所述解码器经配置以使用由所述擦除值生成器生成的所述组擦除值以构造对应于所述经编码的纠缠量子位状态的码字的初始近似，所述码字是所述块错误校正码的码字。
在上述任一设备的一些实施例中，所述解码器进一步经配置以在对应于所述经编码的纠缠量子位状态的所述码字的所述初始近似中使用由所述测量电路在所述冗余测量期间生成的LLR值。
根据上文参考图1到4所揭示的另一实例实施例，提供一种减轻存储器系统(例如，图1中的存储器系统100)中所存储的经编码的纠缠量子位状态的保真度损失的方法，所述方法包括以下步骤：使用量子稳定子码(例如，量子稳定子码Q)生成经编码的纠缠量子位状态；执行对应于所述经编码的纠缠量子位状态的一组校验子值的冗余测量，其中所述冗余测量是基于块错误校正码(例如，块错误校正码C)而执行；生成一组擦除值；及使用所述块错误校正码且基于所述组擦除值及所述组校验子值的所述冗余测量来确定对应于所述经编码的纠缠量子位状态的最可能的校验子向量(例如，S＝(s1、s2、…、sr))。
在上述方法的一些实施例中，所述组擦除值用于构造对应于所述经编码的纠缠量子位状态的码字的初始近似，所述码字是所述块错误校正码的码字。
在上述任一方法的一些实施例中，所述确定步骤包括将一组擦除值应用于未经配置以从所述测量电路接收所测量的校验子值的一组可变节点。
在上述任一方法的一些实施例中，所述码字的所述初始近似包含在对应于所述经编码的纠缠量子位状态的所述组校验子值的所述冗余测量期间生成的LLR值。
虽然已参考说明性实施例描述本发明，但此描述不希望被解释为具有限制性意义。为本发明所属领域中的技术人员所明白的所描述实施例的各种修改以及本发明的其它实施例被认为是处于如所附权利要求书中所表达的本发明的原理及范围内。
一些实施例可被实施为基于电路的过程，其包含单个集成电路上的可能实施方案。
除非另有明确陈述，否则应将每一数值及范围解释为近似值，正如所述值或范围的值之前的用语“约”或“大约”。
应进一步理解，所属领域的技术人员可在不脱离如在所附权利要求书中所表达的本发明的范围的情况下对已为了解释本发明的性质而描述及说明的部分的细节、材料及布置做出各种改变。
尽管以具有对应标记的特定序列陈述所附方法权利要求书中的元件(如果存在)，但除非权利要求书陈述以其它方式暗示用于实施部分或全部那些元件的特定序列，否则那些元件不一定希望被限制于以那个特定序列而实施。
本文中对“一个实施例”或“实施例”的参考意味着结合所述实施例所描述的特定特征、结构或特性可包含于本发明的至少一个实施例中。在本说明书中的多个地方中出现短语“在一个实施例中”不一定都是指同一实施例，也不一定是必定与其它实施例互斥的单独或替代实施例。相同描述适用于术语“实施方案”。
此外，出于此描述的目的，术语“耦合”、“连接”是指所属领域中所知或以后开发的允许能量在两个或两个以上元件之间转移的任何方式，且应预期一或多个额外元件的插入(尽管不需要)。相反地，术语“直接耦合”、“直接连接”等等暗示不存在此类额外元件。
此外，出于此描述的目的，应理解，全部门都是从固定电压电力域及接地被供电，除非另有展示。因此，全部数字信号通常具有从大约接地电势变动到电力域中的一者的电势的电压且快速转变(转换)。然而，且除非另有陈述，否则可将接地认为是具有大约零伏特的电压的电源，且具有任何所期望的电压的电源可取代接地。因此，全部门可由至少两个电源供电，其中来自所述电源的伴随数字信号具有在所述电源的近似电压之间变动的电压。
描述及图式仅仅说明本发明的原理。因此，应了解，所属领域的一般技术人员将能够想出尽管本文中未明确描述或展示但仍体现本发明的原理且包含于其精神及范围内的各种布置。此外，本文中所陈述的全部实例明确希望主要是仅出于教育目的以帮助读者理解本发明的原理及由本发明人贡献的概念以促进所属领域，且不应将本文中所陈述的全部实例解释为限制于明确陈述的此类实例及条件。此外，本文中陈述本发明的原理、方面及实施例以及其特定实例的全部陈述希望涵盖其等效物。
可通过使用专用硬件以及能够与适当软件相关联地执行软件提供诸图所展示的各种元件(包含被标记为或被称为“处理器”、“控制器”、“解码器”及“逻辑电路”的任何功能块)的功能。此外，不应将这些术语的明确使用解释为排它地指能够执行软件的硬件，且可隐式地包含(无限制)数字信号处理器(DSP)硬件、专用集成电路(ASIC)、场可编程门阵列(FPGA)、用于存储软件的只读存储器(ROM)、随机存取存储器(RAM)，及非易失性存储装置。还可包含其它常规及/或定制硬件。
所属领域的一般技术人员应了解，本文中的任何框图表示体现本发明的原理的说明性电路的概念图。类似地，应了解，任何流程图、状态转变图、伪码及类似物都表示可大体上表示于计算机可读媒体中的且因此可由计算机或处理器执行的各种过程，而不论是否明确展示此类计算机或处理器。

Claims (10)

1.一种设备，其包括：
寄存器，其经配置以存储使用量子稳定子码而生成的经编码的纠缠量子位状态；
测量电路，其经配置以执行对应于所述经编码的纠缠量子位状态的一组校验子值的冗余测量，其中所述冗余测量是基于块错误校正码而执行；
擦除值生成器，其经配置以生成一组擦除值；及
解码器，其经配置以使用所述块错误校正码及所述组校验子值的所述冗余测量来确定对应于所述经编码的纠缠量子位状态的可能校验子向量，且进一步经配置以将由所述擦除值生成器生成的所述组擦除值应用于未经配置以从所述测量电路接收所测量的校验子值的一组可变节点。
2.根据权利要求1所述的设备，其进一步包括：
状态恢复电路，其经配置以：
基于由所述解码器确定的所述可能校验子向量校正所述经编码的纠缠量子位状态中的错误；
基于所述可能校验子向量确定对应于所述经编码的纠缠量子位状态中的可能错误的错误运算符；及
基于所述错误运算符以校正所述经编码的纠缠量子位状态中的所述可能错误的方式处理所述经编码的纠缠量子位状态；及
量子位阵列，其经配置以存储多个经编码的纠缠量子位状态，其中所述设备经配置以：
将所选择的经编码的纠缠量子位状态从所述量子位阵列转移到所述寄存器；及
响应于基于所述错误运算符修改所述所选择的纠缠量子位状态将所述所选择的经编码的纠缠量子位状态从所述寄存器转移到所述量子位阵列。
3.根据权利要求1所述的设备，其中所述测量电路包括：
第一组测量模块，其耦合到所述寄存器，其中所述第一组中的每一测量模块经配置以基于第一二进制向量中的相应一者测量对应于所述经编码的纠缠量子位状态的相应校验子值，所述第一二进制向量中的每一者是所述量子稳定子码的生成器；及
第二组测量模块，其耦合到所述寄存器，其中所述第二组中的每一测量模块经配置以基于第二二进制向量中的相应一者测量对应于所述经编码的纠缠量子位状态的相应奇偶值，其中每一奇偶值与如由所述块错误校正码所定义的所述量子稳定子码的相应校验子值子集有关。
4.根据权利要求3所述的设备，其中所述第一组中的所述测量模块的总数目小于所述量子稳定子码的生成器的总数目。
5.根据权利要求3所述的设备，其中所述第一组及第二组中的所述测量模块的总组合数目小于所述块错误校正码的码字长度。
6.根据权利要求3所述的设备，其中：
所述第一组中的测量模块包括相应软输出检测器，其经配置以生成所述相应校验子值作为对数似然比LLR值；且
所述第二组中的测量模块包括相应软输出检测器，其经配置以生成所述相应奇偶值作为LLR值。
7.根据权利要求1所述的设备，
其中所述解码器经配置以通过执行对应于所述块错误校正码的消息传递解码算法确定所述可能校验子向量；且
其中所述解码器经配置以使用由所述擦除值生成器生成的所述组擦除值初始化所述消息传递解码算法。
8.根据权利要求1所述的设备，其中所述解码器经配置以使用由所述擦除值生成器生成的所述组擦除值作为所述可能校验子向量的删余校验子位的初始近似。
9.根据权利要求1所述的设备，
其中所述解码器经配置以使用由所述擦除值生成器生成的所述组擦除值来构造对应于所述经编码的纠缠量子位状态的码字的初始近似，所述码字是所述块错误校正码的码字；且
其中所述解码器进一步经配置以在对应于所述经编码的纠缠量子位状态的所述码字的所述初始近似中使用由所述测量电路在所述冗余测量期间生成的LLR值。
10.一种减轻存储器系统中所存储的经编码的纠缠量子位状态的保真度损失的方法，所述方法包括：
执行对应于使用量子稳定子码而生成的经编码的纠缠量子位状态的一组校验子值的冗余测量，其中所述冗余测量是使用对应于块错误校正码的测量电路而执行；及
使用所述块错误校正码及所述组校验子值的所述冗余测量来确定对应于所述经编码的纠缠量子位状态的可能校验子向量；且
其中所述确定步骤包括：将一组擦除值应用于未经配置以从所述测量电路接收所测量的校验子值的一组可变节点。
CN201580031325.9A 2014-06-18 2015-06-03 用于纠缠量子态的硬件高效校验子提取 Active CN106537424B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201462013770P 2014-06-18 2014-06-18
US62/013,770 2014-06-18
US14/541,779 2014-11-14
US14/541,779 US9762262B2 (en) 2014-06-18 2014-11-14 Hardware-efficient syndrome extraction for entangled quantum states
PCT/US2015/033875 WO2015195325A1 (en) 2014-06-18 2015-06-03 Hardware-efficient syndrome extraction for entangled quantum states

Publications (2)

Publication Number Publication Date
CN106537424A true CN106537424A (zh) 2017-03-22
CN106537424B CN106537424B (zh) 2019-05-21

Family

ID=53476991

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201580031325.9A Active CN106537424B (zh) 2014-06-18 2015-06-03 用于纠缠量子态的硬件高效校验子提取

Country Status (5)

Country Link
US (1) US9762262B2 (zh)
EP (1) EP3158510B1 (zh)
JP (1) JP6294512B2 (zh)
CN (1) CN106537424B (zh)
WO (1) WO2015195325A1 (zh)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108334952A (zh) * 2017-11-24 2018-07-27 南京航空航天大学 一种新型通用量子门及量子线路优化方法
CN110011671A (zh) * 2019-03-18 2019-07-12 西安电子科技大学 基于动态时隙分配的量子纠错码标记位症状测量方法
CN111373420A (zh) * 2017-11-28 2020-07-03 国际商业机器公司 量子近似优化中的成本函数变形
CN111417966A (zh) * 2017-09-12 2020-07-14 谷歌有限责任公司 量子误差校正
CN111542842A (zh) * 2018-01-05 2020-08-14 耶鲁大学 利用超导电路的硬件高效容错操作
CN111666037A (zh) * 2019-03-06 2020-09-15 半导体元件工业有限责任公司 存储器设备和数据验证方法
CN111712842A (zh) * 2017-12-15 2020-09-25 谷歌有限责任公司 使用监督学习细化量子位校准模型
CN113508405A (zh) * 2019-02-27 2021-10-15 德国尤里希研究中心 用于量子位错误检测的方法和设备
CN116050529A (zh) * 2022-11-30 2023-05-02 北京百度网讯科技有限公司 量子电路图纠错方法、装置、设备、存储介质及程序产品

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015072145A1 (ja) * 2013-11-15 2015-05-21 日本放送協会 符号化器、復号器、送信装置及び受信装置
WO2018165021A1 (en) * 2017-03-10 2018-09-13 Rigetti & Co., Inc. Modular control in a quantum computing system
US9978020B1 (en) * 2017-03-29 2018-05-22 International Business Machines Corporation Optimizing physical parameters in fault-tolerant quantum computing to reduce frequency crowding
CA3072403C (en) * 2017-08-09 2023-03-21 Google Llc Reducing parasitic interactions in a qubit grid for surface code error correction
US10872021B1 (en) 2017-12-06 2020-12-22 Rigetti & Co, Inc. Testing hardware in a quantum computing system
US10934163B2 (en) 2018-06-20 2021-03-02 equal1.labs Inc. Classic-quantum injection interface device
US11450760B2 (en) 2018-06-20 2022-09-20 equal1.labs Inc. Quantum structures using aperture channel tunneling through depletion region
US10903413B2 (en) 2018-06-20 2021-01-26 Equal!.Labs Inc. Semiconductor process optimized for quantum structures
US11423322B2 (en) 2018-06-20 2022-08-23 equal1.labs Inc. Integrated quantum computer incorporating quantum core and associated classical control circuitry
US11460876B1 (en) 2018-07-11 2022-10-04 Psiquantum, Corp. Methods and devices for fault tolerant quantum gates
CA3120579A1 (en) * 2018-10-12 2020-04-16 Dennis LUCARELLI System and methods for quantum post-selection using logical parity encoding and decoding
EP3871161A1 (en) 2018-10-26 2021-09-01 Nokia Technologies Oy Arrangement of memory cells for a quantum-computing device
US10942809B2 (en) 2018-12-20 2021-03-09 Micron Technology, Inc. Changing of error correction codes based on the wear of a memory sub-system
US10922166B2 (en) * 2019-03-27 2021-02-16 Intel Corporation Apparatus and method for probabilistic error correction of a quantum computing system
US11544612B2 (en) 2019-05-15 2023-01-03 Nokia Technologies Oy Memory system using a quantum convolutional code
EP4097651A4 (en) * 2020-01-29 2024-03-13 Psiquantum Corp FUSION-BASED QUANTUM COMPUTING
US11537927B2 (en) 2020-02-14 2022-12-27 International Business Machines Corporation Quantum readout error mitigation by stochastic matrix inversion
CN111510157B (zh) * 2020-04-15 2022-03-04 腾讯科技（深圳）有限公司 基于神经网络的量子纠错解码方法、装置及芯片
US11367014B2 (en) * 2020-05-05 2022-06-21 Qubit Moving And Storage, Llc System and method for quantum cache
US20230327779A1 (en) 2022-04-06 2023-10-12 Qubit Moving And Storage, Llc System and Method for Entangled State Identification Using Metadata
US11614771B2 (en) 2020-11-25 2023-03-28 Qubit Moving And Storage, Llc Method for synchronizing and locking clocks
US11295227B2 (en) * 2020-05-28 2022-04-05 Red Hat, Inc. Qubit value change monitor
US11533046B2 (en) 2020-11-12 2022-12-20 equal1.labs Inc. System and method of generating quantum unitary noise using silicon based quantum dot arrays
US11616644B2 (en) 2020-11-25 2023-03-28 Qubit Moving And Storage, Llc System and method of verification and authentication using entangled photons
US12003626B2 (en) 2020-11-25 2024-06-04 Qubit Moving And Storage, Llc System and method of verification, authentication, and/or certification using entangled photons
US11494684B2 (en) * 2020-12-23 2022-11-08 Microsoft Technology Licensing, Llc Short-depth syndrome extraction circuits for Calderbank Shor Steane (CSS) stabilizer codes
CN112529203B (zh) * 2020-12-23 2021-09-07 北京百度网讯科技有限公司 纠缠量子态分辨方法、装置、设备及存储介质
US11552653B2 (en) * 2021-01-06 2023-01-10 Microsoft Technology Licensing, Llc Union-find decoder for LDPC codes
WO2023130114A1 (en) * 2022-01-03 2023-07-06 The Trustees Of Princeton University Efficient quantum error correction in neutral atoms by conversion to erasure errors
US11933608B2 (en) 2022-05-19 2024-03-19 Qubit Moving And Storage, Llc Quantum interferometer with improved entangled photon identification
US20240056101A1 (en) * 2022-07-29 2024-02-15 Microsoft Technology Licensing, Llc Construction of lookup decoders for stabilizer codes
US12007272B2 (en) 2022-10-15 2024-06-11 Qubit Moving And Storage, Llc Entangled photon identification system and method for quantum optical measurement

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1849750A (zh) * 2004-01-15 2006-10-18 桑德布里奇技术公司 里得－所罗门编码和解码方法
CN1881477A (zh) * 2005-06-15 2006-12-20 日立环球储存科技荷兰有限公司 编码数据的错误检测和校正
CN101622603A (zh) * 2007-08-31 2010-01-06 株式会社东芝 半导体存储器件及其控制方法
US7765171B2 (en) * 2004-12-07 2010-07-27 The United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration System and method of self-properties for an autonomous and automatic computer environment
CN102750529A (zh) * 2012-07-24 2012-10-24 南京邮电大学 基于量子模糊承诺的指纹生物特征认证方法
CN105897411A (zh) * 2014-08-19 2016-08-24 韩国科学技术研究院 用于量子密码通信的方法和设备

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6250943A (ja) 1985-08-30 1987-03-05 Hitachi Ltd 記憶装置
US5768297A (en) 1995-10-26 1998-06-16 Lucent Technologies Inc. Method for reducing decoherence in quantum computer memory
TW311189B (en) * 1996-09-30 1997-07-21 United Microelectronics Corp The error-corrected decoding method and its apparatus for Reed-Soloman code
US5844920A (en) * 1996-11-07 1998-12-01 Cirrus Logic, Inc. Thermal asperity compensation using multiple sync marks for retroactive and split segment data synchronization in a magnetic disk storage system
US6678450B1 (en) 1998-04-24 2004-01-13 The Johns Hopkins University Optical method for quantum computing
US6732325B1 (en) * 2000-11-08 2004-05-04 Digeo, Inc. Error-correction with limited working storage
US7307275B2 (en) 2002-04-04 2007-12-11 D-Wave Systems Inc. Encoding and error suppression for superconducting quantum computers
AU2002950888A0 (en) 2002-08-20 2002-09-12 Unisearch Limited Quantum device
JP4030838B2 (ja) 2002-08-30 2008-01-09 独立行政法人科学技術振興機構 量子回路および量子計算機
JP4062435B2 (ja) 2002-12-03 2008-03-19 日本電気株式会社 誤り訂正符号復号装置
JP4296949B2 (ja) 2004-02-03 2009-07-15 ソニー株式会社 復号装置及び方法、並びに情報処理装置及び方法
US7251769B2 (en) 2004-03-17 2007-07-31 Lucent Technologies Inc. Methods and apparatus for communication using generalized low density parity check codes
US7519898B2 (en) 2004-03-25 2009-04-14 Krishna Rama Narayanan Iterative decoding of linear block codes by adapting the parity check matrix
KR100643283B1 (ko) 2004-10-13 2006-11-10 삼성전자주식회사 양자 코프로세서를 사용하여 연산 속도를 향상시키는 방법및 장치
JP4526451B2 (ja) 2005-06-30 2010-08-18 ルネサスエレクトロニクス株式会社 復号装置と方法並びにプログラム
US7746689B2 (en) 2005-11-30 2010-06-29 Intel Corporation Molecular quantum memory
US7793201B1 (en) 2006-05-11 2010-09-07 Seagate Technology Llc Bit error detector for iterative ECC decoder
US7875876B1 (en) 2006-06-15 2011-01-25 Hrl Laboratories, Llc Scalable quantum computer
US7751491B2 (en) 2006-06-29 2010-07-06 Nec Laboratories America, Inc. Code design method for repeat-zigzag Hadamard codes
US7966549B2 (en) 2007-03-01 2011-06-21 Qucor Pty. Ltd. Error corrected quantum computer
US7985965B2 (en) 2007-03-29 2011-07-26 Raytheon Company Quantum computing device and method including qubit arrays of entangled states using negative refractive index lenses
US8327215B2 (en) 2007-12-13 2012-12-04 Electronics And Telecommunications Research Institute Apparatus and method for encoding LDPC code using message passing algorithm
JP5091717B2 (ja) 2008-02-21 2012-12-05 株式会社東芝 量子計算方法および量子計算機
JP4786727B2 (ja) 2009-03-27 2011-10-05 株式会社東芝 量子計算方法、量子計算機およびプログラム
WO2011162172A1 (ja) 2010-06-23 2011-12-29 国立大学法人筑波大学 量子コンピュータ
US8510618B1 (en) 2011-05-17 2013-08-13 Northrop Grumman Systems Corporation Error correction in quantum computing system
GB2495994B (en) 2011-10-28 2014-03-12 Toshiba Res Europ Ltd Quantum memory
US9944520B2 (en) 2013-01-15 2018-04-17 Alcatel Lucent Syndrome of degraded quantum redundancy coded states

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1849750A (zh) * 2004-01-15 2006-10-18 桑德布里奇技术公司 里得－所罗门编码和解码方法
US7765171B2 (en) * 2004-12-07 2010-07-27 The United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration System and method of self-properties for an autonomous and automatic computer environment
CN1881477A (zh) * 2005-06-15 2006-12-20 日立环球储存科技荷兰有限公司 编码数据的错误检测和校正
CN101622603A (zh) * 2007-08-31 2010-01-06 株式会社东芝 半导体存储器件及其控制方法
CN102750529A (zh) * 2012-07-24 2012-10-24 南京邮电大学 基于量子模糊承诺的指纹生物特征认证方法
CN105897411A (zh) * 2014-08-19 2016-08-24 韩国科学技术研究院 用于量子密码通信的方法和设备

Cited By (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11815937B2 (en) 2017-09-12 2023-11-14 Google Llc Quantum error correction
CN111417966B (zh) * 2017-09-12 2024-04-02 谷歌有限责任公司 量子误差校正
CN111417966A (zh) * 2017-09-12 2020-07-14 谷歌有限责任公司 量子误差校正
CN108334952A (zh) * 2017-11-24 2018-07-27 南京航空航天大学 一种新型通用量子门及量子线路优化方法
CN111373420A (zh) * 2017-11-28 2020-07-03 国际商业机器公司 量子近似优化中的成本函数变形
CN111373420B (zh) * 2017-11-28 2024-02-20 国际商业机器公司 用于量子计算的方法和系统
CN111712842A (zh) * 2017-12-15 2020-09-25 谷歌有限责任公司 使用监督学习细化量子位校准模型
US11829844B2 (en) 2017-12-15 2023-11-28 Google Llc Refining qubit calibration models using supervised learning
CN111712842B (zh) * 2017-12-15 2023-11-28 谷歌有限责任公司 使用监督学习细化量子位校准模型
CN111542842A (zh) * 2018-01-05 2020-08-14 耶鲁大学 利用超导电路的硬件高效容错操作
CN113508405A (zh) * 2019-02-27 2021-10-15 德国尤里希研究中心 用于量子位错误检测的方法和设备
CN113508405B (zh) * 2019-02-27 2024-04-23 德国尤里希研究中心 用于量子位错误检测的方法和设备
CN111666037A (zh) * 2019-03-06 2020-09-15 半导体元件工业有限责任公司 存储器设备和数据验证方法
CN111666037B (zh) * 2019-03-06 2024-05-10 半导体元件工业有限责任公司 存储器设备和数据验证方法
CN110011671B (zh) * 2019-03-18 2021-06-25 西安电子科技大学 基于动态时隙分配的量子纠错码标记位症状测量方法
CN110011671A (zh) * 2019-03-18 2019-07-12 西安电子科技大学 基于动态时隙分配的量子纠错码标记位症状测量方法
CN116050529A (zh) * 2022-11-30 2023-05-02 北京百度网讯科技有限公司 量子电路图纠错方法、装置、设备、存储介质及程序产品

Also Published As

Publication number Publication date
JP2017522797A (ja) 2017-08-10
CN106537424B (zh) 2019-05-21
EP3158510B1 (en) 2022-10-12
WO2015195325A1 (en) 2015-12-23
US20160112066A1 (en) 2016-04-21
US9762262B2 (en) 2017-09-12
EP3158510A1 (en) 2017-04-26
JP6294512B2 (ja) 2018-03-14

Similar Documents

Publication Publication Date Title
CN106537424B (zh) 用于纠缠量子态的硬件高效校验子提取
US9286154B2 (en) Error correction for entangled quantum states
US8352847B2 (en) Matrix vector multiplication for error-correction encoding and the like
Zeng et al. Higher-dimensional quantum hypergraph-product codes with finite rates
Ashikhmin et al. Robust quantum error syndrome extraction by classical coding
Sarvepalli et al. Asymmetric quantum LDPC codes
CN109873646A (zh) 使用级联码的软芯片猎杀恢复
Bhavsar et al. Design of hard and soft decision decoding algorithms of LDPC
Cohen et al. Iterative decoding of LDPC codes over the $ q $-ary partial erasure channel
Nguyen et al. Construction and complement circuit of a quantum stabilizer code with length 7
El-Medany FPGA implementation of CRC with error correction
Yakimenka et al. Stopping redundancy hierarchy beyond the minimum distance
Kopparty et al. Syndrome decoding of Reed-Muller codes and tensor decomposition over finite fields
Ilievska et al. Simulation of some new models of error-detecting codes
Dolecek Making error correcting codes work for flash memory
Zigangirov et al. On the error-correcting capability of LDPC codes
Dutta Layered syndrome based double error correcting codes for RRAM cells
Shaw Design and implementation of encoder decoder for LDPC (low density parity check-codes)
Ma et al. Deep Learning-Based Detection for Marker Codes over Insertion and Deletion Channels
Onverwagt Irregular LDPC Code Design using Large Girth Tanner Graphs
Ivkovic et al. GEN03-5: Construction of Memory Circuits Using Unreliable Components Based on Low-Density Parity-Check Codes
Zumbrägel et al. On the pseudocodeword redundancy
Chinna Babu et al. Implementation of Dynamic Decoders for Security Applications Using EG-LDPC Codes
Dong et al. Novel class of entanglement-assisted quantum codes with minimal ebits
Donovan et al. Combinatorial Questions: How Can Graph Labelling Help?

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant