CN101842850B - 多级闪存的系统性纠错 - Google Patents
多级闪存的系统性纠错 Download PDFInfo
- Publication number
- CN101842850B CN101842850B CN200780101351.XA CN200780101351A CN101842850B CN 101842850 B CN101842850 B CN 101842850B CN 200780101351 A CN200780101351 A CN 200780101351A CN 101842850 B CN101842850 B CN 101842850B
- Authority
- CN
- China
- Prior art keywords
- multiplexer
- calibration data
- data
- error correction
- drift
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000009897 systematic effect Effects 0.000 title abstract description 6
- 238000001514 detection method Methods 0.000 claims abstract description 9
- 238000000034 method Methods 0.000 claims description 18
- 230000009885 systemic effect Effects 0.000 claims description 8
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 3
- 230000005669 field effect Effects 0.000 claims description 2
- 229920005591 polysilicon Polymers 0.000 claims description 2
- 230000001915 proofreading effect Effects 0.000 claims description 2
- 230000008520 organization Effects 0.000 claims 2
- 238000005516 engineering process Methods 0.000 description 5
- 238000004088 simulation Methods 0.000 description 5
- 230000008878 coupling Effects 0.000 description 3
- 238000010168 coupling process Methods 0.000 description 3
- 238000005859 coupling reaction Methods 0.000 description 3
- 230000001105 regulatory effect Effects 0.000 description 3
- 238000012163 sequencing technique Methods 0.000 description 3
- 239000000126 substance Substances 0.000 description 2
- 230000001143 conditioned effect Effects 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000007667 floating Methods 0.000 description 1
- 239000012634 fragment Substances 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
- G11C16/3418—Disturbance prevention or evaluation; Refreshing of disturbed memory data
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
- G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
- G11C11/5642—Sensing or reading circuits; Data output circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C27/00—Electric analogue stores, e.g. for storing instantaneous values
- G11C27/005—Electric analogue stores, e.g. for storing instantaneous values with non-volatile charge storage, e.g. on floating gate or MNOS
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
- G11C29/028—Detection or location of defective auxiliary circuits, e.g. defective refresh counters with adaption or trimming of parameters
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/52—Protection of memory contents; Detection of errors in memory contents
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C2029/0409—Online test
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C2029/0411—Online error correction
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
Abstract
根据本发明的示例性实施例，在读取多级闪存时，多级闪存使用系统性错误的纠错。纠错包括i)检测每个系统性错误，ii)反馈系统性错误至存储器内的电路，以及iii)随后在电路内调节以校正在多级闪存的输出信号中的系统性错误。
Description
技术领域
本发明涉及存储器电路，以及更具体地涉及闪存装置中的纠错。
背景技术
例如USB-端口大容量闪存装置、SD卡、XD卡以及紧凑型闪存卡的高密度闪存通常使用先进的错误保护/校正数据处理，例如BCH(Bose，Ray-Chaudhuri，Hocquenhem)以及Reed-Soloman纠错码，用于校正从闪存内读取的缺陷或错误的位。高密度闪存通常被限制在大约8千兆的最大容量。高密度闪存技术的发展导致每个芯片有更多的存储单元、存储大于2个二进制位信息的存储单元，以及更加复杂的纠错技术。
单级存储器存储单元(SLC)包括被表示为两个存储电荷电平之一的单个二进制位信息。当从闪存中读取数据时，读出放大器检测存储在闪存单元中的电荷数量。读出放大器通常基于所检测到的电荷电平来产生数字输出值，但是某些读出放大器可能产生模拟输出值。图1A示出了现有技术的SLC闪存100，其具有存储阵列101以及读出放大器单元102。SLC闪存100在被寻址并被读取时产生数字输出值。存储阵列101包括被特定行驱动器(图中未示出)寻址的SLC闪存单元103。读出放大器单元102包括：i)读出放大器104，其感测存储在特定SLC中的电荷，以及ii)列解码器105(或数字多路复用器)，基于读出放大器104中相应的一个的输出和唯一列地址来提供特定二进制位值。
闪存已经从包括单个二进制位(两级电荷存储)的SLC演变成包括多个信息位的多级单元(MLC)。目前，MLC的通用实施方式包括2个二进制位信息，每个位对被表示为存储在该单元中的四个可用离散电荷电平之一。
存在多种技术来检测MLC的数据状态。对于能够以四个离散电平之一来存储两位数据的MLC来说，一种技术是使用多个读出放大器，每个读出放大器能够在该单元中的四个可能的电荷电平中的两个电平之间进行区分。与图1A中示出的SLC闪存具有与每列相关联的一个读出放大器相反，如图1B的现有技术的MLC闪存110中所示的，多个读出放大器与MLC闪存的每列相关联。
MLC闪存110包括MLC存储阵列111的MLC闪存单元113，以及具有多个读出放大器(MSA)114的读出放大器单元112，以及列解码器115。表1示出了使用MSA的三个读出放大器的两种示例性方法，在由列解码器115解码时，其根据MSA中的读出放大器输出电平的逻辑组合产生输出2-位数据码(00，01，10，11)。
表1
MLC闪存的另一技术是使用一个读出放大器，其在时间顺序上在三个不同电平对之间进行区分(顺序读出放大器)。与多级读出放大器方法相比，使用顺序读出放大器通常导致例如在集成电路(IC)实施方式中的更小的面积。然而，因为读出是反复的，所以使用顺序读出放大器花费更长的时间段来进行电平检测。图1C中示出了现有技术的顺序读出放大器MLC闪存120。顺序读出放大器MLC闪存120包括具有MLC 123的MLC存储单元阵列121，以及具有顺序读出放大器(SSA)124的读出放大器单元122，以及控制逻辑126。SSA 124被设计用于MLC 123中的不同电荷电平的顺序区分，以及控制逻辑126控制读出放大器的时间顺序。
闪存单元通过在闪存单元中如下存储电荷来存储数据。在写操作期间，电子被注入单元中的电荷存储结构或从电荷存储结构中被抽取出。主要使用具有与所存储的电荷成比例的阈值电压的MOSFET(金属氧化物半导体场效应晶体管)晶体管实现该单元。如果MOSFET是N-沟道晶体管，则所存储的负电荷的数量越大，阈值电压越高。如果MOSFET是P-沟道晶体管，则所存储的负电荷的数量越大，阈值电压越低。在MLC单元中，存在2N个电荷存储电平(CLS)，其中N是存储在单元中的位的数量(例如，如果N＝2，则CSL＝4，以及如果N＝4，则CSL＝16)。闪存单元中的两种常用类型的电荷存储结构现已商业生产。最常用的是浮置多晶硅栅结构。电荷存储在完全被电介质材料围绕的导电多晶硅栅上。稍不常用的电荷存储结构是氧化物-氮化物-氧化物(ONO)栅电介质结构，其中，电荷被保留在非导电电介质结构中。
在任一情况下，围绕电荷存储结构的电介质材料理想情况下可以防止电荷在任何情况下泄漏出或泄漏至电荷存储结构。然而，在实践中，电荷以取决于结构的物理和电特性的速度泄漏。为了具有高质量的闪存单元，电荷损失或增益的速度应该非常低(例如以年来测量)。在此使用术语“电荷漂移”来表示电荷泄漏出或泄漏至单元的电荷存储结构。单元阈值电压随着电荷泄漏出或泄漏至电荷存储结构而缓慢地上移或下移，并且在此使用术语“阈值漂移”来表示与电荷漂移相关联的阈值电压的变化。
发明内容
在一个实施例中，本发明通过从MLC存储器中读取校准数据并将所读取的校正数据与正确的校正数据进行比较来对从多级单元(MLC)存储器中读取的数据中的系统性错误进行纠错。基于比较结果在所读取的校正数据中检测系统性错误，以及检测系统性错误的漂移。基于所确定的漂移产生一个或多个反馈信号以校正该漂移。
附图说明
本发明的其他方面、特征以及优点将由下面的具体描述、所附权利要求以及附图而更加完全显而易见，附图中相同的参考标号表示类似或相同的元件。
图1A示出了现有技术的单级存储器存储单元(SLC)闪存；
图1B示出了现有技术的多级存储器存储单元(MLC)闪存；
图1C示出了现有技术的顺序读出放大器MLC闪存；
图2示出了使用本发明的示例性实施例的多级闪存核心；以及
图3示出了由图2的多级闪存核心使用的错误保护的示例性方法。
具体实施方式
根据本发明的示例性实施例，在读取多级闪存时，多级闪存使用系统性错误的纠错，其中纠错包括：i)检测每个系统性错误，ii)反馈系统性错误至存储器中的电路，以及iii)在该该电路中随后调节以使得在多级闪存的输出信号中进行系统性错误的校正。图2示出了使用本发明的示例性实施例的多级闪存200。对于所描述的图2的实施例，示出了具有模拟输出的闪存结构(例如，模拟多路复用器输出)，但是本发明不局限于此，并且可以被应用于各种闪存结构，例如，参考图1B和图1C所描述那些闪存结构(例如数字多路复用器输出)。
多级闪存200包括存储器阵列201的多级单元(MLC)203，以及具有单个读出放大器(SSA)204的读出放大器单元202，其中每个SSA 204与MLC闪存单元的列相关联。每个SSA 204产生与被读取的相关联其中一个MLC 203内的电荷电平成比例的模拟输出值。模拟输出形成在时间顺序上被模拟多路复用器205组合的系列读出放大器输出值，以产生表示被写入一组MLC闪存单元203的多级数据的连续模拟波形。行驱动块206包括用于存储阵列201的行驱动器，其被用于在写数据或读数据时电驱动MLC 203的行。
根据本发明的示例性实施例，多级闪存200还包括纠错控制电路(ECCC)207，以及错误处理器208。ECCC 207和错误处理器208的操作在下面进行描述。
在MLC单元中，在具有数字输出的存储器(例如图1B和1C中示出的存储器)中，相对小的电荷泄漏以及相关联的阈值改变，使得读出放大器的输出从一个二进制数漂移至相邻或相近的二进制数。在具有模拟输出的存储器(例如图1D中示出的存储器)中，相对小的电荷泄漏以及相关联的阈值改变导致模拟输出电压的漂移。在此使用术语“读出放大器输出漂移”表示，由于相关联的电荷/阈值漂移导致的来自读出放大器的数字或模拟输出值的改变。读出放大器输出漂移被反映在数字列多路复用器(图1B和1C)的数字输出值和/或模拟多路复用器(图1D)的模拟输出信号中。如在此所使用的，术语“输出信号漂移”包括来自相应的数字或模拟多路复用器的数字或模拟输出信号漂移。
对于大容量存储器类型的装置，相对长的数据流或扇区同时被存储。忽略单元之间的差别，存储一个扇区数据的单元可能表现出几乎相同速度的电荷泄漏或衰减。电荷泄漏导致整个扇区的数字或模拟输出信号中的系统性输出信号漂移。每个单元可能基本上呈现出在相同方向上且数量相同的电荷漂移，但是可能根据存储在单元中的数据而存在电荷漂移中的微小的差别。
根据本发明的示例性实施例，检测系统性错误。系统性错误发生在来自单元的包含连续数据流(例如一个或多个数据扇区)的长串读取数据中。在该数据流中的值通常作为连续数据流在几乎同一时间被写入。当被写入时，其他数据值可以被附加或插入该数据流中，其可以被用来校准信号。其他数据值在此被定义为术语校准数据或校准位。
转到图2，当从多级闪存200读取该数据流时，错误处理器208注意到从存储器读取的数据中存在校准数据。因此，错误处理器208可以检测从多级闪存200读取的校准数据并将其与期望(正确的)校准数据进行比较。错误处理器208通过读取的校准数据与原始写入的正确校准数据的偏离来检测系统性输出信号漂移。错误处理器208将表示系统性输出信号漂移的信号发送至ECCC 207。
ECCC 207产生通常应用于多级闪存200中的一个或多个可调节电路以校正系统性错误的信号。例如，反馈信号可以被应用于模拟多路复用器205，使得模拟多路复用器205增加偏置电压至其输出信号以抵消系统性模拟输出信号漂移。可选地，反馈信号可以被应用于SSA 204以抵消系统性模拟读出放大器输出漂移。可选地，当读取每个MLC 203以补偿读出放大器输出漂移和/或输出信号漂移时，反馈信号可以被应用于行驱动器块206以调节(例如，提高)来自行驱动电路的行电压，以引起列电压上的系统性改变。一个或多个这些反馈信号选择可以被单独或组合使用。校正调节来自模拟多路复用器205的输出信号，以正确地反映原始被写入单元组中包括顺序数据的数据。
当本发明的实施例被用于具有多个读出放大器、具有顺序读出的读出放大器和/或提供输出信号的数字多路复用器的系统时，可以产生类似类型的反馈信号。例如，应用于数字多路复用器的反馈信号可以简单地调节其输出信号以抵消系统性输出信号漂移，以及提供应用于多个读出放大器(MSA)(或具有顺序读取的读出放大器)的反馈信号，从而抵消每个MSA的系统性模拟读出放大器输出漂移。
图3示出了由图2的多级闪存核心使用的错误保护的示例性方法。在步骤301，从存储器读取校准数据，在步骤302，读取的校准数据与正确的校准数据进行比较。在步骤303，该方法检测读取的校准数据中的系统性错误，以及在步骤304，确定系统性错误的漂移。在步骤305，基于所确定的漂移产生一个或多个反馈信号，以及在步骤306，多级闪存中的电路的操作被调节以校正该漂移。
因为期望在开始读取任何特定顺序数据组之后很快校正漂移，所以校准数据可能通常为第一个被读取的数据。本领域已知的其他纠错技术可以与此处的教导一起使用来在进行调节之前进行纠错。可能存在其他类型的错误，以及可以使用方法与本发明的纠错技术的组合来校正这些其他类型的错误。例如，Hamming或块纠错码技术(ECC)可以被用来校正较小(扇区片段)数据(字)组中的单个位错误。在该种情况下，除了使用用于系统性或漂移类型错误的本发明的实施例之外，使用ECC校正非系统性错误，或运动类型(sporttype)的错误。
取决于存储在单元中的数据，可能会发生电荷漂移中的微小错误。如果MLC单元存储4位数据，16个离散的电荷电平是可能的。电荷衰减或电荷漂移的速度可以由存储在单元中的电荷量来调节。例如，对应于存储的最大负电荷(电荷电平16)的所存储的负电荷可能最快地泄漏出电荷存储节点；对应于存储的最小负电荷(电荷电平1)的所存储的负电荷可能最快地泄漏至电荷存储节点；对应于所存储的仅高于中间负电荷(电荷电平9)的所存储的负电荷可能最慢地泄露出电荷节点；以及对应于存储的仅低于中间负电荷(电荷电平8)的所存储的负电荷可能最慢地泄漏至电荷节点。错误处理器208和ECCC 207可以被设计为补偿该调节。
图2的示例性实施例示出了作为位于多级闪存核心之外的电路的错误处理器208和ECCC 207，但是本发明不限于此。实践中，纠错控制电路可以分布在多级闪存核心上，或可以位于多级闪存核心之外的独立的集成电路(IC)上。
在此引用的“一个实施例”或“一实施例”表示结合该实施例描述的特定特征、结构或特性可以被包括在本发明的至少一个实施例中。在说明书中的不同位置出现的词组“在一个实施例中”不必要都引用相同的实施例，也不是必然相互排除其他实施例的单独或可替换实施例。对于术语“实施方式”也是一样的。此外，除了明确阐述，否则每个数值和范围都应该被解释为近似的，如同词语“大约”或“接近”高于值或范围的值。
尽管已经关于电路的处理描述了本发明的示例性实施例，包括作为单一集成电路、多芯片模块、单个卡或多个卡电路封装的可能的实施方式，但是本发明不局限于此。如本领域技术人员显而易见的，电路元件的各种功能也可以被实施为软件程序中的处理块。这样的软件可以被用于例如数字信号处理器、微控制器或通用目的计算机中。
应该理解在此阐述的示例性方法的步骤不必要求以所述的顺序被执行，以及这样的方法的步骤的顺序应该被理解为仅是生理学的。同样，其他步骤也可以被包括在这样的方法中，以及在与本发明的各种实施例一致的方法中，某些步骤可以被省略或组合。
同样为了说明的目的，术语“耦合”、“耦合”、“被耦合”、“连接”、“连接着”或“被连接”指的是本领域中已知的或后续被开发的任何方式，其中允许能量在两个或多个元件之间传递，以及可以插入一个或多个其他元件，尽管不要求。因此，术语“直接耦合”、“直接连接”等意味着这样的其他元件的存在。
还应该理解本领域的技术人员在不背离在下面权利要求中表达的本发明的范围的情况下，可以对已经被描述和示出以便理解本发明的本性的部件的细节、材料和布置进行各种改变。
Claims (10)
1.一种对从多级单元存储器读取的数据中的系统性错误进行纠错的装置，所述装置包括：
错误处理器，适于：
i)从所述多级单元存储器读取校准数据；
ii)将所读取的校准数据与正确校准数据进行比较；
iii)基于所述比较在所读取的校准数据中检测系统性错误；以及
iv)确定所述系统性错误的漂移；以及
纠错控制电路，连接到所述错误处理器，其中所述纠错控制电路适于基于所确定的漂移产生一个或多个反馈信号，以用于基于所述一个或多个反馈信号校正所述漂移，
所述多级单元存储器包括数据流；并且
所述校准数据是附加或插入到数据流中以便校准数据流的其他数据值。
2.根据权利要求1所述的装置，其中：
所述多级单元存储器包括具有多个多级单元的存储器阵列、多路复用器、以及连接在所述存储器阵列和所述多路复用器之间的多个读出放大器；
所述错误处理器连接到所述多路复用器以读取所述校准数据；并且
所述纠错控制电路连接到所述存储器阵列、所述多个读出放大器、以及所述多路复用器中的至少一个。
3.根据权利要求2所述的装置，其中所述一个或多个反馈信号包括多路复用器反馈信号，以及所述纠错控制电路适于应用所述多路复用器反馈信号至所述多路复用器以校正所述多路复用器的输出信号漂移。
4.根据权利要求2所述的装置，其中所述一个或多个反馈信号包括读出放大器反馈信号，以及所述纠错控制电路适于应用所述读出放大器反馈信号至所述多个读出放大器中的至少一个以校正所述读出放大器的读出放大器输出漂移。
5.根据权利要求2所述的装置，其中所述一个或多个反馈信号包括多级单元驱动器反馈信号，以及所述纠错控制电路适于应用所述多级单元驱动器反馈信号至所述多级单元存储器的行驱动器。
6.根据权利要求2所述的装置，其中所述多个多级单元中的一个或多个被实施为具有氧化物-氮化物-氧化物栅存储结构或多晶硅栅存储结构的金属氧化物半导体场效应晶体管。
7.根据权利要求2所述的装置，其中所述多路复用器是模拟多路复用器以及所述多个读出放大器中的每一个都产生如下的模拟输出值，所述模拟输出值表示与所述多个多级单元中相应一个的位值相对应的电荷电平。
8.根据权利要求2所述的装置，其中所述多路复用器是数字多路复用器，以及所述多个读出放大器中的每一个都产生如下的数字输出值，所述数字输出值表示与所述多个多级单元中相应一个的N位值相对应的电荷电平，N是大于1的整数。
9.一种对从多级单元存储器读取的数据中的系统性错误进行纠错的方法，所述方法包括以下步骤：
从所述多级单元存储器读取校准数据；
将所读取的校准数据与正确的校准数据进行比较；
基于所述比较在所读取的校准数据中检测系统性错误；
确定所述系统性错误的漂移；
基于所确定的漂移产生一个或多个反馈信号；以及
基于所述一个或多个反馈信号校正所述漂移，其中
所述多级单元存储器包括数据流；并且
所述校准数据是附加或插入到数据流中以便校准数据流的其他数据值。
10.根据权利要求9所述的方法，其中所述方法还包括：
读取所述多级单元存储器中一个扇区的存储数据；以及
对所述存储数据的该扇区的位的子串应用纠错。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| PCT/US2007/083162 WO2009058140A1 (en) | 2007-10-31 | 2007-10-31 | Systematic error correction for multi-level flash memory |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101842850A CN101842850A (zh) | 2010-09-22 |
| CN101842850B true CN101842850B (zh) | 2013-08-21 |
Family
ID=39310339
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN200780101351.XA Active CN101842850B (zh) | 2007-10-31 | 2007-10-31 | 多级闪存的系统性纠错 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US8139412B2 (zh) |
| EP (1) | EP2210257B1 (zh) |
| JP (1) | JP5399403B2 (zh) |
| KR (1) | KR101239690B1 (zh) |
| CN (1) | CN101842850B (zh) |
| TW (2) | TWI459395B (zh) |
| WO (1) | WO2009058140A1 (zh) |
Families Citing this family (83)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8775717B2 (en) | 2007-12-27 | 2014-07-08 | Sandisk Enterprise Ip Llc | Storage controller for flash memory including a crossbar switch connecting a plurality of processors with a plurality of internal memories |
| US8365041B2 (en) | 2010-03-17 | 2013-01-29 | Sandisk Enterprise Ip Llc | MLC self-raid flash data protection scheme |
| US8909982B2 (en) | 2011-06-19 | 2014-12-09 | Sandisk Enterprise Ip Llc | System and method for detecting copyback programming problems |
| US8910020B2 (en) * | 2011-06-19 | 2014-12-09 | Sandisk Enterprise Ip Llc | Intelligent bit recovery for flash memory |
| JP2013041634A (ja) * | 2011-08-11 | 2013-02-28 | Fujitsu Ltd | 不揮発性半導体記憶装置 |
| US8938658B2 (en) | 2011-11-07 | 2015-01-20 | Sandisk Enterprise Ip Llc | Statistical read comparison signal generation for memory systems |
| US9048876B2 (en) | 2011-11-18 | 2015-06-02 | Sandisk Enterprise Ip Llc | Systems, methods and devices for multi-tiered error correction |
| US8954822B2 (en) | 2011-11-18 | 2015-02-10 | Sandisk Enterprise Ip Llc | Data encoder and decoder using memory-specific parity-check matrix |
| US8924815B2 (en) | 2011-11-18 | 2014-12-30 | Sandisk Enterprise Ip Llc | Systems, methods and devices for decoding codewords having multiple parity segments |
| US9361181B2 (en) | 2012-03-15 | 2016-06-07 | Micron Technology, Inc. | Error protection for memory devices |
| US9699263B1 (en) | 2012-08-17 | 2017-07-04 | Sandisk Technologies Llc. | Automatic read and write acceleration of data accessed by virtual machines |
| US9257203B2 (en) | 2012-12-06 | 2016-02-09 | Micron Technology, Inc. | Setting a default read signal based on error correction |
| US9501398B2 (en) | 2012-12-26 | 2016-11-22 | Sandisk Technologies Llc | Persistent storage device with NVRAM for staging writes |
| US9612948B2 (en) | 2012-12-27 | 2017-04-04 | Sandisk Technologies Llc | Reads and writes between a contiguous data block and noncontiguous sets of logical address blocks in a persistent storage device |
| US9239751B1 (en) | 2012-12-27 | 2016-01-19 | Sandisk Enterprise Ip Llc | Compressing data from multiple reads for error control management in memory systems |
| US9003264B1 (en) | 2012-12-31 | 2015-04-07 | Sandisk Enterprise Ip Llc | Systems, methods, and devices for multi-dimensional flash RAID data protection |
| US9454420B1 (en) | 2012-12-31 | 2016-09-27 | Sandisk Technologies Llc | Method and system of reading threshold voltage equalization |
| US9214965B2 (en) | 2013-02-20 | 2015-12-15 | Sandisk Enterprise Ip Llc | Method and system for improving data integrity in non-volatile storage |
| US9329928B2 (en) | 2013-02-20 | 2016-05-03 | Sandisk Enterprise IP LLC. | Bandwidth optimization in a non-volatile memory system |
| US9870830B1 (en) | 2013-03-14 | 2018-01-16 | Sandisk Technologies Llc | Optimal multilevel sensing for reading data from a storage medium |
| US9244763B1 (en) | 2013-03-15 | 2016-01-26 | Sandisk Enterprise Ip Llc | System and method for updating a reading threshold voltage based on symbol transition information |
| US9236886B1 (en) | 2013-03-15 | 2016-01-12 | Sandisk Enterprise Ip Llc | Universal and reconfigurable QC-LDPC encoder |
| US9009576B1 (en) | 2013-03-15 | 2015-04-14 | Sandisk Enterprise Ip Llc | Adaptive LLR based on syndrome weight |
| US9092350B1 (en) | 2013-03-15 | 2015-07-28 | Sandisk Enterprise Ip Llc | Detection and handling of unbalanced errors in interleaved codewords |
| US9367246B2 (en) | 2013-03-15 | 2016-06-14 | Sandisk Technologies Inc. | Performance optimization of data transfer for soft information generation |
| US9170941B2 (en) | 2013-04-05 | 2015-10-27 | Sandisk Enterprises IP LLC | Data hardening in a storage system |
| US10049037B2 (en) | 2013-04-05 | 2018-08-14 | Sandisk Enterprise Ip Llc | Data management in a storage system |
| US9159437B2 (en) | 2013-06-11 | 2015-10-13 | Sandisk Enterprise IP LLC. | Device and method for resolving an LM flag issue |
| US9384126B1 (en) | 2013-07-25 | 2016-07-05 | Sandisk Technologies Inc. | Methods and systems to avoid false negative results in bloom filters implemented in non-volatile data storage systems |
| US9043517B1 (en) | 2013-07-25 | 2015-05-26 | Sandisk Enterprise Ip Llc | Multipass programming in buffers implemented in non-volatile data storage systems |
| US9524235B1 (en) | 2013-07-25 | 2016-12-20 | Sandisk Technologies Llc | Local hash value generation in non-volatile data storage systems |
| US9361221B1 (en) | 2013-08-26 | 2016-06-07 | Sandisk Technologies Inc. | Write amplification reduction through reliable writes during garbage collection |
| US9639463B1 (en) | 2013-08-26 | 2017-05-02 | Sandisk Technologies Llc | Heuristic aware garbage collection scheme in storage systems |
| US9442670B2 (en) | 2013-09-03 | 2016-09-13 | Sandisk Technologies Llc | Method and system for rebalancing data stored in flash memory devices |
| US9519577B2 (en) | 2013-09-03 | 2016-12-13 | Sandisk Technologies Llc | Method and system for migrating data between flash memory devices |
| US9158349B2 (en) | 2013-10-04 | 2015-10-13 | Sandisk Enterprise Ip Llc | System and method for heat dissipation |
| US9323637B2 (en) | 2013-10-07 | 2016-04-26 | Sandisk Enterprise Ip Llc | Power sequencing and data hardening architecture |
| US9442662B2 (en) | 2013-10-18 | 2016-09-13 | Sandisk Technologies Llc | Device and method for managing die groups |
| US9298608B2 (en) | 2013-10-18 | 2016-03-29 | Sandisk Enterprise Ip Llc | Biasing for wear leveling in storage systems |
| US9436831B2 (en) | 2013-10-30 | 2016-09-06 | Sandisk Technologies Llc | Secure erase in a memory device |
| US9263156B2 (en) | 2013-11-07 | 2016-02-16 | Sandisk Enterprise Ip Llc | System and method for adjusting trip points within a storage device |
| US9244785B2 (en) | 2013-11-13 | 2016-01-26 | Sandisk Enterprise Ip Llc | Simulated power failure and data hardening |
| US9152555B2 (en) | 2013-11-15 | 2015-10-06 | Sandisk Enterprise IP LLC. | Data management with modular erase in a data storage system |
| US9703816B2 (en) | 2013-11-19 | 2017-07-11 | Sandisk Technologies Llc | Method and system for forward reference logging in a persistent datastore |
| US9520197B2 (en) | 2013-11-22 | 2016-12-13 | Sandisk Technologies Llc | Adaptive erase of a storage device |
| US9280429B2 (en) | 2013-11-27 | 2016-03-08 | Sandisk Enterprise Ip Llc | Power fail latching based on monitoring multiple power supply voltages in a storage device |
| US9520162B2 (en) | 2013-11-27 | 2016-12-13 | Sandisk Technologies Llc | DIMM device controller supervisor |
| US9122636B2 (en) | 2013-11-27 | 2015-09-01 | Sandisk Enterprise Ip Llc | Hard power fail architecture |
| US9250676B2 (en) | 2013-11-29 | 2016-02-02 | Sandisk Enterprise Ip Llc | Power failure architecture and verification |
| US9582058B2 (en) | 2013-11-29 | 2017-02-28 | Sandisk Technologies Llc | Power inrush management of storage devices |
| US9092370B2 (en) | 2013-12-03 | 2015-07-28 | Sandisk Enterprise Ip Llc | Power failure tolerant cryptographic erase |
| US9235245B2 (en) | 2013-12-04 | 2016-01-12 | Sandisk Enterprise Ip Llc | Startup performance and power isolation |
| US9129665B2 (en) | 2013-12-17 | 2015-09-08 | Sandisk Enterprise Ip Llc | Dynamic brownout adjustment in a storage device |
| US9549457B2 (en) | 2014-02-12 | 2017-01-17 | Sandisk Technologies Llc | System and method for redirecting airflow across an electronic assembly |
| US9497889B2 (en) | 2014-02-27 | 2016-11-15 | Sandisk Technologies Llc | Heat dissipation for substrate assemblies |
| US9703636B2 (en) | 2014-03-01 | 2017-07-11 | Sandisk Technologies Llc | Firmware reversion trigger and control |
| US9485851B2 (en) | 2014-03-14 | 2016-11-01 | Sandisk Technologies Llc | Thermal tube assembly structures |
| US9519319B2 (en) | 2014-03-14 | 2016-12-13 | Sandisk Technologies Llc | Self-supporting thermal tube structure for electronic assemblies |
| US9348377B2 (en) | 2014-03-14 | 2016-05-24 | Sandisk Enterprise Ip Llc | Thermal isolation techniques |
| US9448876B2 (en) | 2014-03-19 | 2016-09-20 | Sandisk Technologies Llc | Fault detection and prediction in storage devices |
| US9390814B2 (en) | 2014-03-19 | 2016-07-12 | Sandisk Technologies Llc | Fault detection and prediction for data storage elements |
| US9454448B2 (en) | 2014-03-19 | 2016-09-27 | Sandisk Technologies Llc | Fault testing in storage devices |
| US9626400B2 (en) | 2014-03-31 | 2017-04-18 | Sandisk Technologies Llc | Compaction of information in tiered data structure |
| US9626399B2 (en) | 2014-03-31 | 2017-04-18 | Sandisk Technologies Llc | Conditional updates for reducing frequency of data modification operations |
| US9390021B2 (en) | 2014-03-31 | 2016-07-12 | Sandisk Technologies Llc | Efficient cache utilization in a tiered data structure |
| US9697267B2 (en) | 2014-04-03 | 2017-07-04 | Sandisk Technologies Llc | Methods and systems for performing efficient snapshots in tiered data structures |
| US20150324691A1 (en) * | 2014-05-07 | 2015-11-12 | Seagate Technology Llc | Neural network connections using nonvolatile memory devices |
| US8891303B1 (en) | 2014-05-30 | 2014-11-18 | Sandisk Technologies Inc. | Method and system for dynamic word line based configuration of a three-dimensional memory device |
| US10656842B2 (en) | 2014-05-30 | 2020-05-19 | Sandisk Technologies Llc | Using history of I/O sizes and I/O sequences to trigger coalesced writes in a non-volatile storage device |
| US10114557B2 (en) | 2014-05-30 | 2018-10-30 | Sandisk Technologies Llc | Identification of hot regions to enhance performance and endurance of a non-volatile storage device |
| US10162748B2 (en) | 2014-05-30 | 2018-12-25 | Sandisk Technologies Llc | Prioritizing garbage collection and block allocation based on I/O history for logical address regions |
| US10146448B2 (en) | 2014-05-30 | 2018-12-04 | Sandisk Technologies Llc | Using history of I/O sequences to trigger cached read ahead in a non-volatile storage device |
| US9645749B2 (en) | 2014-05-30 | 2017-05-09 | Sandisk Technologies Llc | Method and system for recharacterizing the storage density of a memory device or a portion thereof |
| US10656840B2 (en) | 2014-05-30 | 2020-05-19 | Sandisk Technologies Llc | Real-time I/O pattern recognition to enhance performance and endurance of a storage device |
| US9703491B2 (en) | 2014-05-30 | 2017-07-11 | Sandisk Technologies Llc | Using history of unaligned writes to cache data and avoid read-modify-writes in a non-volatile storage device |
| US9070481B1 (en) | 2014-05-30 | 2015-06-30 | Sandisk Technologies Inc. | Internal current measurement for age measurements |
| US10372613B2 (en) | 2014-05-30 | 2019-08-06 | Sandisk Technologies Llc | Using sub-region I/O history to cache repeatedly accessed sub-regions in a non-volatile storage device |
| US9093160B1 (en) | 2014-05-30 | 2015-07-28 | Sandisk Technologies Inc. | Methods and systems for staggered memory operations |
| US9652381B2 (en) | 2014-06-19 | 2017-05-16 | Sandisk Technologies Llc | Sub-block garbage collection |
| US9443601B2 (en) | 2014-09-08 | 2016-09-13 | Sandisk Technologies Llc | Holdup capacitor energy harvesting |
| US10062441B1 (en) * | 2017-08-31 | 2018-08-28 | Micron Technology, Inc. | Determining data states of memory cells |
| US11138064B2 (en) | 2018-12-13 | 2021-10-05 | Micron Technology, Inc. | Dynamic control of error management and signaling |
| KR20220080790A (ko) | 2020-12-07 | 2022-06-15 | 삼성전자주식회사 | 비휘발성 메모리 장치, 그것을 제어하는 제어기, 그것을 갖는 저장 장치, 및 그것의 리드 방법 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1653552A (zh) * | 2002-05-17 | 2005-08-10 | 英特尔公司 | 串行读出多级单元阵列输出 |
Family Cites Families (23)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5346621B2 (zh) * | 1974-10-21 | 1978-12-15 | ||
| US5523972A (en) * | 1994-06-02 | 1996-06-04 | Intel Corporation | Method and apparatus for verifying the programming of multi-level flash EEPROM memory |
| US5629890A (en) * | 1994-09-14 | 1997-05-13 | Information Storage Devices, Inc. | Integrated circuit system for analog signal storing and recovery incorporating read while writing voltage program method |
| US5684741A (en) * | 1995-12-26 | 1997-11-04 | Intel Corporation | Auto-verification of programming flash memory cells |
| US5717632A (en) * | 1996-11-27 | 1998-02-10 | Advanced Micro Devices, Inc. | Apparatus and method for multiple-level storage in non-volatile memories |
| US5909449A (en) * | 1997-09-08 | 1999-06-01 | Invox Technology | Multibit-per-cell non-volatile memory with error detection and correction |
| US7333364B2 (en) * | 2000-01-06 | 2008-02-19 | Super Talent Electronics, Inc. | Cell-downgrading and reference-voltage adjustment for a multi-bit-cell flash memory |
| US7082056B2 (en) * | 2004-03-12 | 2006-07-25 | Super Talent Electronics, Inc. | Flash memory device and architecture with multi level cells |
| FR2820539B1 (fr) * | 2001-02-02 | 2003-05-30 | St Microelectronics Sa | Procede et dispositif de rafraichissement de cellules de reference |
| US6597595B1 (en) * | 2001-08-03 | 2003-07-22 | Netlogic Microsystems, Inc. | Content addressable memory with error detection signaling |
| US7372731B2 (en) * | 2003-06-17 | 2008-05-13 | Sandisk Il Ltd. | Flash memories with adaptive reference voltages |
| JP3892832B2 (ja) * | 2003-08-11 | 2007-03-14 | 株式会社東芝 | 半導体記憶装置 |
| US7957189B2 (en) * | 2004-07-26 | 2011-06-07 | Sandisk Il Ltd. | Drift compensation in a flash memory |
| JP2006114078A (ja) * | 2004-10-12 | 2006-04-27 | Toshiba Corp | 不揮発性半導体記憶装置及びその動作方法 |
| JP2006127570A (ja) * | 2004-10-26 | 2006-05-18 | Denso Corp | 不揮発性半導体記憶装置およびその製造方法 |
| US7535765B2 (en) * | 2004-12-09 | 2009-05-19 | Saifun Semiconductors Ltd. | Non-volatile memory device and method for reading cells |
| JP4575288B2 (ja) * | 2005-12-05 | 2010-11-04 | 株式会社東芝 | 記憶媒体、記憶媒体再生装置、記憶媒体再生方法および記憶媒体再生プログラム |
| US7254071B2 (en) | 2006-01-12 | 2007-08-07 | Sandisk Corporation | Flash memory devices with trimmed analog voltages |
| JP4999921B2 (ja) * | 2006-05-12 | 2012-08-15 | アノビット テクノロジーズ リミテッド | メモリ素子用の歪み推定と誤り訂正符号化の組み合せ |
| KR100799018B1 (ko) * | 2006-12-27 | 2008-01-28 | 주식회사 하이닉스반도체 | 불휘발성 메모리 소자 및 자기 보상 방법 |
| KR100907218B1 (ko) * | 2007-03-28 | 2009-07-10 | 삼성전자주식회사 | 읽기 레벨 제어 장치 및 그 방법 |
| US7577036B2 (en) * | 2007-05-02 | 2009-08-18 | Micron Technology, Inc. | Non-volatile multilevel memory cells with data read of reference cells |
| KR101466698B1 (ko) * | 2008-02-19 | 2014-11-28 | 삼성전자주식회사 | 메모리 장치 및 메모리 데이터 읽기 방법 |
-
2007
- 2007-10-31 KR KR1020107009441A patent/KR101239690B1/ko active IP Right Grant
- 2007-10-31 JP JP2010530985A patent/JP5399403B2/ja not_active Expired - Fee Related
- 2007-10-31 CN CN200780101351.XA patent/CN101842850B/zh active Active
- 2007-10-31 EP EP07844769.5A patent/EP2210257B1/en active Active
- 2007-10-31 WO PCT/US2007/083162 patent/WO2009058140A1/en active Application Filing
- 2007-10-31 US US12/682,162 patent/US8139412B2/en active Active
- 2007-12-25 TW TW103100419A patent/TWI459395B/zh not_active IP Right Cessation
- 2007-12-25 TW TW096150029A patent/TWI497513B/zh not_active IP Right Cessation
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1653552A (zh) * | 2002-05-17 | 2005-08-10 | 英特尔公司 | 串行读出多级单元阵列输出 |
Also Published As
| Publication number | Publication date |
|---|---|
| TW200919478A (en) | 2009-05-01 |
| WO2009058140A1 (en) | 2009-05-07 |
| EP2210257A1 (en) | 2010-07-28 |
| JP5399403B2 (ja) | 2014-01-29 |
| KR101239690B1 (ko) | 2013-03-06 |
| TW201417107A (zh) | 2014-05-01 |
| US8139412B2 (en) | 2012-03-20 |
| TWI459395B (zh) | 2014-11-01 |
| JP2011502322A (ja) | 2011-01-20 |
| KR20100083800A (ko) | 2010-07-22 |
| US20100229035A1 (en) | 2010-09-09 |
| TWI497513B (zh) | 2015-08-21 |
| CN101842850A (zh) | 2010-09-22 |
| EP2210257B1 (en) | 2016-04-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101842850B (zh) | 多级闪存的系统性纠错 | |
| CN102385538B (zh) | 半导体存储器件及其控制方法 | |
| US9293214B2 (en) | Determining and using soft data in memory devices and systems | |
| CN107133122B (zh) | 存储器控制方法 | |
| KR100842680B1 (ko) | 플래시 메모리 장치의 오류 정정 컨트롤러 및 그것을포함하는 메모리 시스템 | |
| US8793558B2 (en) | Adaptive error correction for non-volatile memories | |
| US8069382B2 (en) | Memory cell programming | |
| US8578245B2 (en) | Data reading method, memory storage apparatus, and controller thereof | |
| US20130182503A1 (en) | Method, memory controller and system for reading data stored in flash memory | |
| KR101618313B1 (ko) | 불휘발성 메모리 장치의 프로그램 방법 | |
| US11842774B2 (en) | Memories for calibrating sensing of memory cell data states | |
| US20140281803A1 (en) | Memory with error correction configured to prevent overcorrection | |
| US8077516B2 (en) | Method and apparatus for accessing memory with read error by changing comparison |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| ASS | Succession or assignment of patent right |
Owner name: AVAGO TECHNOLOGIES GENERAL IP (SINGAPORE) CORPORAT Free format text: FORMER OWNER: AGERE SYSTEMS GUARDIAN CORP. Effective date: 20150810 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| C56 | Change in the name or address of the patentee |
Owner name: AGERE SYSTEMS GUARDIAN CORP. Free format text: FORMER NAME: EGREE SYSTEM CO. LTD. |
|
| CP03 | Change of name, title or address |
Address after: Delaware Patentee after: Agere Systems Inc. Address before: American Pennsylvania Patentee before: AGERE SYSTEMS Inc. |
|
| TR01 | Transfer of patent right |
Effective date of registration: 20150810 Address after: Singapore Singapore Patentee after: Avago Technologies General IP (Singapore) Pte. Ltd. Address before: Delaware Patentee before: Agere Systems Inc. |
|
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20181029 Address after: Singapore Singapore Patentee after: Avago Technologies General IP (Singapore) Pte. Ltd. Address before: Singapore Singapore Patentee before: Avago Technologies General IP (Singapore) Pte. Ltd. |
|
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20201028 Address after: Singapore City Patentee after: Broadcom International Pte. Ltd. Address before: Singapore City Patentee before: Avago Technologies General IP (Singapore) Pte. Ltd. |
|
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20230419 Address after: Singapore, Singapore Patentee after: Avago Technologies General IP (Singapore) Pte. Ltd. Address before: Singapore, Singapore Patentee before: Broadcom International Pte. Ltd. |