JP2010277687A - 半導体記憶装置およびその制御方法 - Google Patents
半導体記憶装置およびその制御方法 Download PDFInfo
- Publication number
- JP2010277687A JP2010277687A JP2010171096A JP2010171096A JP2010277687A JP 2010277687 A JP2010277687 A JP 2010277687A JP 2010171096 A JP2010171096 A JP 2010171096A JP 2010171096 A JP2010171096 A JP 2010171096A JP 2010277687 A JP2010277687 A JP 2010277687A
- Authority
- JP
- Japan
- Prior art keywords
- error correction
- data
- error
- unit
- code
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Techniques For Improving Reliability Of Storages (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
Abstract
【解決手段】半導体記憶装置は、複数の第1データ内の誤りをそれぞれ検出するための複数の検出符号を生成する複数の検出符号生成部41乃至48と、各第1データとこれに対応する検出符号とから第1単位データが構成され、複数の第1単位データ内の誤りをそれぞれ訂正するための複数の第1訂正符号を生成する複数の第1訂正符号生成部61乃至68と、前記複数の第1単位データから第2単位データが構成され、この第2単位データ内の誤りを訂正するための第2訂正符号を生成する第2訂正符号生成部8と、第2単位データ、複数の第1訂正符号、及び第2訂正符号を不揮発に格納する半導体メモリ2とを含む。
【選択図】 図5
Description
図2は、誤り訂正回路1のデータ書き込みに関する主要部を示すブロック図である。誤り訂正回路1は、それぞれが所定の大きさの複数の書き込みデータのそれぞれを1つの単位として、誤り訂正符号を生成するとともに、複数の書き込みデータ全体を1つの単位として別の誤り訂正符号を生成する。書き込みデータの数は、達成することが望まれる誤り訂正能力および採用される誤り訂正符号に応じて決定され、以下、書き込みデータが8個である例について説明する。
次に、誤り訂正回路1の、データ書き込み時の動作について図3乃至図6を参照して説明する。図3乃至図6は、書き込みの際の一時記憶回路3内のデータの状態を概略的に順に示している。
図6は、誤り訂正回路1のデータ読み出しに関する主要部を示すブロック図である。
Claims (1)
- 複数の第1データ内の誤りをそれぞれ検出するための複数の検出符号、各第1データとこれに対応する検出符号とから第1単位データが構成され複数の第1単位データ内の誤りをそれぞれ訂正するための複数の第1訂正符号、前記複数の第1単位データから第2単位データが構成されこの第2単位データ内の誤りを訂正するための第2訂正符号、及び前記第2単位データを不揮発に格納する半導体メモリと、
前記複数の第1訂正符号を用いて、前記複数の第1単位データ内の誤りをそれぞれ訂正する第1訂正部と、
前記複数の検出符号を用いて、前記第1訂正部により訂正された複数の第1データ内の誤りをそれぞれ検出し、かつ前記訂正された複数の第1データのそれぞれについての誤りの有無を示す第1誤り情報を生成する検出部と、
前記第1誤り情報および前記第2訂正符号を用いて、前記訂正された複数の第1データのうち誤りを含んだものに対して誤りを訂正する第2訂正部と、
を具備し、
前記第2訂正符号の誤り訂正能力は、前記第1訂正符号の誤り訂正能力よりも高いことを特徴とする半導体記憶装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010171096A JP4686645B2 (ja) | 2010-07-29 | 2010-07-29 | 半導体記憶装置およびその制御方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010171096A JP4686645B2 (ja) | 2010-07-29 | 2010-07-29 | 半導体記憶装置およびその制御方法 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007225996A Division JP4564520B2 (ja) | 2007-08-31 | 2007-08-31 | 半導体記憶装置およびその制御方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010277687A true JP2010277687A (ja) | 2010-12-09 |
JP4686645B2 JP4686645B2 (ja) | 2011-05-25 |
Family
ID=43424498
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010171096A Active JP4686645B2 (ja) | 2010-07-29 | 2010-07-29 | 半導体記憶装置およびその制御方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4686645B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014035673A (ja) * | 2012-08-09 | 2014-02-24 | Renesas Electronics Corp | 半導体記憶装置及び方法 |
US8812933B2 (en) | 2011-11-04 | 2014-08-19 | Samsung Electronics Co., Ltd. | Memory system and operating method thereof |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07248930A (ja) * | 1994-03-11 | 1995-09-26 | Fujitsu Ltd | 多数バイトのエラー訂正装置 |
JP2000101447A (ja) * | 1998-09-24 | 2000-04-07 | Sanyo Electric Co Ltd | 誤り訂正装置および誤り訂正方法 |
JP2009059422A (ja) * | 2007-08-31 | 2009-03-19 | Toshiba Corp | 半導体記憶装置およびその制御方法 |
JP2009211742A (ja) * | 2008-03-01 | 2009-09-17 | Toshiba Corp | 誤り訂正装置および誤り訂正方法 |
JP2010238363A (ja) * | 2010-07-29 | 2010-10-21 | Toshiba Corp | 半導体記憶装置 |
-
2010
- 2010-07-29 JP JP2010171096A patent/JP4686645B2/ja active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07248930A (ja) * | 1994-03-11 | 1995-09-26 | Fujitsu Ltd | 多数バイトのエラー訂正装置 |
JP2000101447A (ja) * | 1998-09-24 | 2000-04-07 | Sanyo Electric Co Ltd | 誤り訂正装置および誤り訂正方法 |
JP2009059422A (ja) * | 2007-08-31 | 2009-03-19 | Toshiba Corp | 半導体記憶装置およびその制御方法 |
JP2009211742A (ja) * | 2008-03-01 | 2009-09-17 | Toshiba Corp | 誤り訂正装置および誤り訂正方法 |
JP2010238363A (ja) * | 2010-07-29 | 2010-10-21 | Toshiba Corp | 半導体記憶装置 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8812933B2 (en) | 2011-11-04 | 2014-08-19 | Samsung Electronics Co., Ltd. | Memory system and operating method thereof |
JP2014035673A (ja) * | 2012-08-09 | 2014-02-24 | Renesas Electronics Corp | 半導体記憶装置及び方法 |
Also Published As
Publication number | Publication date |
---|---|
JP4686645B2 (ja) | 2011-05-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4564520B2 (ja) | 半導体記憶装置およびその制御方法 | |
JP4538034B2 (ja) | 半導体記憶装置、及びその制御方法 | |
JP4660632B2 (ja) | 半導体記憶装置 | |
JP4686645B2 (ja) | 半導体記憶装置およびその制御方法 | |
Skoncej | ECC with increased hard error correction capability for memory reliability improvement |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A871 | Explanation of circumstances concerning accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A871 Effective date: 20101110 |
|
A975 | Report on accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A971005 Effective date: 20101124 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101130 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101222 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110118 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110214 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140218 Year of fee payment: 3 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 4686645 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140218 Year of fee payment: 3 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |