JP2013016148A - メモリコントローラ、不揮発性記憶装置 - Google Patents
メモリコントローラ、不揮発性記憶装置 Download PDFInfo
- Publication number
- JP2013016148A JP2013016148A JP2012058666A JP2012058666A JP2013016148A JP 2013016148 A JP2013016148 A JP 2013016148A JP 2012058666 A JP2012058666 A JP 2012058666A JP 2012058666 A JP2012058666 A JP 2012058666A JP 2013016148 A JP2013016148 A JP 2013016148A
- Authority
- JP
- Japan
- Prior art keywords
- data
- error correction
- parity
- nonvolatile memory
- correction code
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
- G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
- G06F11/1004—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's to protect a block of data words, e.g. CRC or checksum
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
- G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
- G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
Abstract
【解決手段】不揮発性記憶装置1は、データを記憶する不揮発性メモリ12と、不揮発性メモリ12の制御を行うメモリコントローラ11とを備え、メモリコントローラ11は、データと同一ページに格納する第1の誤り訂正符号とは別に、第2の誤り訂正符号をも格納する。第2の誤り訂正符号の単位となるパリティグループよりもサイズの小さい書き込みにおいては、パリティグループとは別の領域に暫定的な第2の誤り訂正符号を格納する。データの読み出し時にはデータに付与された第1及び/または第2の誤り訂正符号を用いてエラー訂正を行う。
【選択図】図11
Description
データを記憶する1つ以上の不揮発性メモリと、
前記不揮発性メモリの制御を行うメモリコントローラとを備え、
前記不揮発性メモリは、
消去単位であるブロックを複数含み、
前記ブロックはデータの書き込み単位であるページを複数含み、
前記メモリコントローラは、
前記不揮発性メモリの一の記録領域に複数の前記ページから構成される誤り訂正グループを複数割り当て、前記誤り訂正グループには第1のサイズのデータと、前記第1のサイズのデータに対する誤り訂正符号とを割り当て、
更に、前記不揮発性メモリの別の記録領域にパリティテーブルを割り当て、
データを書き込むときに、データサイズが前記第1のサイズ未満である場合は、データを前記誤り訂正グループに書き込み、該データに対する暫定的な誤り訂正符号を前記パリティテーブルに書き込む。
前記不揮発性メモリは、
消去単位であるブロックを複数含み、
前記ブロックはデータの書き込み単位であるページを複数含み、
前記メモリコントローラは、
前記不揮発性メモリの一の領域に複数の前記ページから構成される誤り訂正グループを複数割り当て、前記誤り訂正グループには第1のサイズのデータと、前記第1のサイズのデータに対する誤り訂正符号とを割り当て、
更に、前記不揮発性メモリの別の領域にパリティテーブルを割り当て、
データを書き込むときに、データサイズが前記第1のサイズ未満である場合は、データを前記誤り訂正グループに書き込み、該データに対する暫定的な誤り訂正符号を前記パリティテーブルに書き込む。
1.1.不揮発性記憶システムの構成
本発明の実施の形態1に係る不揮発性記憶システム1000の構成について、図1から図4を用いて説明する。
次に、メモリコントローラ11が不揮発性メモリ12にデータを格納する際の、第1及び第2の誤り訂正符号の配置について図5から図9を用いて説明する。
次に、不揮発性記憶システム1000の動作について図10から図13を用いて説明する。
アクセス装置2が不揮発性記憶装置1に書き込みコマンドを発行し、書き込みデータを転送することにより、不揮発性記憶装置1では書き込み処理が行われる。図10は、本発明の実施の形態1に係る不揮発性記憶装置1の書き込み処理の手順を示すフローチャートである。
図11は、本発明の実施の形態1に係る不揮発性記憶装置1の書き込み処理時の状態の例を示す図である。
アクセス装置2が不揮発性記憶装置1に読み出しコマンドを発行することにより、不揮発性記憶装置1では読み出し処理が行われる。読み出しデータは、順次、不揮発性記憶装置1からアクセス装置2に転送される。図12は、本発明の実施の形態1における不揮発性記憶装置1の読み出し処理の手順を示すフローチャートである。
アクセス装置2に不揮発性記憶装置1が装着され、アクセス装置2から不揮発性記憶装置1への電源供給が開始された後、アクセス装置2が不揮発性記憶装置1に初期化コマンドを発行することにより、アクセス装置2から不揮発性記憶装置1へのデータの読み書きが可能となる。図13は、本発明の実施の形態1に係る不揮発性記憶装置1の初期化処理の手順を示すフローチャートである。
本実施の形態に係る不揮発性記憶装置は、アクセス装置2と通信可能であり、アクセス装置2からの指示によりデータの読み出し及び/又は書き込みを行う不揮発性記憶装置1である。不揮発性記憶装置1は、データを記憶する1つ以上の不揮発性メモリ12と、不揮発性メモリ12の制御を行うメモリコントローラ11とを備える。不揮発性メモリ12は、消去単位であるブロック121を複数含み、ブロック121はデータの書き込み単位であるページ122を複数含む。メモリコントローラ11は、不揮発性メモリ12の一の領域に複数のページ122から構成される誤り訂正グループを複数割り当て、誤り訂正グループには所定のサイズのデータと、所定のサイズのデータに対する誤り訂正符号とを割り当て、更に、不揮発性メモリ12の別の領域にパリティテーブルを割り当て、データを書き込むときに、データサイズが所定のサイズ未満である場合は、データを誤り訂正グループに書き込み、該データに対する暫定的な誤り訂正符号を前記パリティテーブルに書き込む。
なお、本発明について、上述の実施の形態に基づいて説明してきたが、本発明は、勿論、上述の実施の形態のみに限定されるものではなく、本発明の技術的思想を逸脱しない範囲で実施の形態を変更することができる。また、以下のように変更することも可能である。
1 不揮発性記憶装置
2 アクセス装置
11 メモリコントローラ
12 不揮発性メモリ
101 CPU
102 RAM
103 ROM
104 アクセス装置IF部
105 バッファ
106 不揮発性メモリIF部
111 コマンド処理部
112 アドレス管理部
113 符号処理部
114 不揮発性メモリ制御部
121 ブロック
122 ページ
125 データ記録領域
126 パリティテーブル領域
127 アドレス管理テーブル領域
128 ワーク領域
129 システム情報領域
Claims (6)
- アクセス装置と通信可能であり、前記アクセス装置からの指示によりデータの読み出し及び/又は書き込みを行う不揮発性記憶装置であって、
データを記憶する1つ以上の不揮発性メモリと、
前記不揮発性メモリの制御を行うメモリコントローラとを備え、
前記不揮発性メモリは、
消去単位であるブロックを複数含み、
前記ブロックはデータの書き込み単位であるページを複数含み、
前記メモリコントローラは、
前記不揮発性メモリの一の記録領域に複数の前記ページから構成される誤り訂正グループを複数割り当て、前記誤り訂正グループには第1のサイズのデータと、前記第1のサイズのデータに対する誤り訂正符号とを割り当て、
更に、前記不揮発性メモリの別の記録領域にパリティテーブルを割り当て、
データを書き込むときに、データサイズが前記第1のサイズ未満である場合は、データを前記誤り訂正グループに書き込み、該データに対する暫定的な誤り訂正符号を前記パリティテーブルに書き込むこと
を特徴とする不揮発性記憶装置。 - 請求項1に記載の不揮発性記憶装置であって、
前記メモリコントローラは、
前記パリティテーブルに格納した暫定的な誤り訂正符号を、前記誤り訂正グループにデータを追記するタイミングで更新又は削除すること
を特徴とする不揮発性記憶装置。 - 請求項1に記載の不揮発性記憶装置であって、
前記メモリコントローラは、
複数の前記パリティテーブルが格納された場合に、最後に格納されたパリティテーブル以外のパリティテーブルを無効として扱うこと
を特徴とする不揮発性記憶装置。 - データを記憶する1つ以上の不揮発性メモリの制御を行うメモリコントローラであって、
前記不揮発性メモリは、
消去単位であるブロックを複数含み、
前記ブロックはデータの書き込み単位であるページを複数含み、
前記メモリコントローラは、
前記不揮発性メモリの一の記録領域に複数の前記ページから構成される誤り訂正グループを複数割り当て、前記誤り訂正グループには第1のサイズのデータと、前記第1のサイズのデータに対する誤り訂正符号とを割り当て、
更に、前記不揮発性メモリの別の記録領域にパリティテーブルを割り当て、
データを書き込むときに、データサイズが前記第1のサイズ未満である場合は、データを前記誤り訂正グループに書き込み、該データに対する暫定的な誤り訂正符号を前記パリティテーブルに書き込むこと
を特徴とするメモリコントローラ。 - 請求項4に記載のメモリコントローラであって、
前記パリティテーブルに格納した暫定的な誤り訂正符号を、前記誤り訂正グループにデータを追記するタイミングで更新又は削除すること
を特徴とするメモリコントローラ。 - 請求項4に記載のメモリコントローラであって、
複数の前記パリティテーブルが格納された場合に、最後に格納されたパリティテーブル以外のパリティテーブルを無効として扱うこと
を特徴とするメモリコントローラ。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012058666A JP5329689B2 (ja) | 2011-06-08 | 2012-03-15 | メモリコントローラ、不揮発性記憶装置 |
US13/464,194 US8898420B2 (en) | 2011-06-08 | 2012-05-04 | Non-volatile storage device and a memory controller controlling parity tables of recording regions of the non-volatile storage device |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011127887 | 2011-06-08 | ||
JP2011127887 | 2011-06-08 | ||
JP2012058666A JP5329689B2 (ja) | 2011-06-08 | 2012-03-15 | メモリコントローラ、不揮発性記憶装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013016148A true JP2013016148A (ja) | 2013-01-24 |
JP5329689B2 JP5329689B2 (ja) | 2013-10-30 |
Family
ID=47294141
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012058666A Expired - Fee Related JP5329689B2 (ja) | 2011-06-08 | 2012-03-15 | メモリコントローラ、不揮発性記憶装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US8898420B2 (ja) |
JP (1) | JP5329689B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015079402A (ja) * | 2013-10-18 | 2015-04-23 | ソニー株式会社 | 記憶制御装置、記憶装置、情報処理システムおよびその記憶制御方法 |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101801147B1 (ko) * | 2011-08-30 | 2017-11-27 | 삼성전자주식회사 | 데이터 신뢰성을 개선하는 데이터 관리 방법 및 그에 따른 데이터 저장 장치 |
US9626517B2 (en) * | 2013-01-23 | 2017-04-18 | Seagate Technology Llc | Non-deterministic encryption |
TWI501243B (zh) * | 2013-11-12 | 2015-09-21 | Phison Electronics Corp | 資料寫入方法、記憶體儲存裝置、記憶體控制電路單元 |
US9520901B2 (en) * | 2014-03-06 | 2016-12-13 | Kabushiki Kaisha Toshiba | Memory controller, memory system, and memory control method |
US10545825B2 (en) * | 2016-04-29 | 2020-01-28 | Synamedia Limited | Fault-tolerant enterprise object storage system for small objects |
KR20180031412A (ko) | 2016-09-20 | 2018-03-28 | 삼성전자주식회사 | 메모리 컨트롤러의 동작 방법과, 이를 포함하는 장치들의 동작 방법들 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1097471A (ja) * | 1996-09-20 | 1998-04-14 | Toshiba Corp | メモリデータのエラー訂正方法、及びエラー訂正方式 |
JP2005292925A (ja) * | 2004-03-31 | 2005-10-20 | Tdk Corp | メモリコントローラ、フラッシュメモリシステム、並びに、フラッシュメモリの制御方法 |
JP2009059422A (ja) * | 2007-08-31 | 2009-03-19 | Toshiba Corp | 半導体記憶装置およびその制御方法 |
JP2011090504A (ja) * | 2009-10-22 | 2011-05-06 | Fujitsu Semiconductor Ltd | メモリコントローラおよび半導体メモリの制御方法 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7350044B2 (en) * | 2004-01-30 | 2008-03-25 | Micron Technology, Inc. | Data move method and apparatus |
US8055982B2 (en) * | 2007-02-21 | 2011-11-08 | Sigmatel, Inc. | Error correction system and method |
US8185685B2 (en) * | 2007-12-14 | 2012-05-22 | Hitachi Global Storage Technologies Netherlands B.V. | NAND flash module replacement for DRAM module |
JP2009238320A (ja) * | 2008-03-27 | 2009-10-15 | Fujitsu Ltd | 記憶装置および記憶方法 |
JP2009301148A (ja) | 2008-06-10 | 2009-12-24 | Nec Corp | 分配記憶制御システム、分配記憶制御方法、および分配記憶制御プログラム |
US8386697B2 (en) * | 2008-09-09 | 2013-02-26 | Phison Electronics Corp. | Memory managing method for non-volatile memory and controller using the same |
-
2012
- 2012-03-15 JP JP2012058666A patent/JP5329689B2/ja not_active Expired - Fee Related
- 2012-05-04 US US13/464,194 patent/US8898420B2/en not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1097471A (ja) * | 1996-09-20 | 1998-04-14 | Toshiba Corp | メモリデータのエラー訂正方法、及びエラー訂正方式 |
JP2005292925A (ja) * | 2004-03-31 | 2005-10-20 | Tdk Corp | メモリコントローラ、フラッシュメモリシステム、並びに、フラッシュメモリの制御方法 |
JP2009059422A (ja) * | 2007-08-31 | 2009-03-19 | Toshiba Corp | 半導体記憶装置およびその制御方法 |
JP2011090504A (ja) * | 2009-10-22 | 2011-05-06 | Fujitsu Semiconductor Ltd | メモリコントローラおよび半導体メモリの制御方法 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015079402A (ja) * | 2013-10-18 | 2015-04-23 | ソニー株式会社 | 記憶制御装置、記憶装置、情報処理システムおよびその記憶制御方法 |
Also Published As
Publication number | Publication date |
---|---|
US8898420B2 (en) | 2014-11-25 |
JP5329689B2 (ja) | 2013-10-30 |
US20120317341A1 (en) | 2012-12-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10402318B2 (en) | Mapping table updating method, memory control circuit unit and memory storage device | |
JP5426711B2 (ja) | メモリコントローラ及び不揮発性記憶装置 | |
JP5364807B2 (ja) | メモリコントローラ及び不揮発性記憶装置 | |
JP5329689B2 (ja) | メモリコントローラ、不揮発性記憶装置 | |
US8510502B2 (en) | Data writing method, and memory controller and memory storage apparatus using the same | |
US9952806B2 (en) | Mapping table loading method and memory storage apparatus | |
US9021218B2 (en) | Data writing method for writing updated data into rewritable non-volatile memory module, and memory controller, and memory storage apparatus using the same | |
US10592167B2 (en) | Data merge method which reads first physical unit twice for respectively performing first stage programming operation and second stage programming operation on second physical unit, memory storage device and memory control circuit unit | |
CN109491588B (zh) | 存储器管理方法、存储器控制电路单元与存储器存储装置 | |
US9619380B2 (en) | Data writing method, memory control circuit unit and memory storage apparatus | |
US9965400B2 (en) | Memory management method, memory control circuit unit and memory storage device | |
US10884652B2 (en) | Trim command recording method, memory control circuit unit and memory storage device | |
US11467758B2 (en) | Data writing method using different programming modes based on the number of available physical erasing units, memory control circuit unit and memory storage device | |
US8943289B2 (en) | Data moving method for flash memory module, and memory controller and memory storage apparatus using the same | |
US9223688B2 (en) | Data storing method and memory controller and memory storage device using the same | |
CN113885808B (zh) | 映射信息记录方法以及存储器控制电路单元与存储装置 | |
US8417909B2 (en) | Block management and data writing method, and flash memory storage system and controller using the same | |
CN110837339A (zh) | 数据整并方法、存储器存储装置及存储器控制电路单元 | |
US8589620B2 (en) | Data writing method, memory controller, and memory storage apparatus | |
US8738847B2 (en) | Data writing method, and memory controller and memory storage apparatus using the same | |
US9946491B2 (en) | Memory erase method, memory control circuit unit and memory storage apparatus, including an erase index table and mother-child physical erasing units | |
US10942680B2 (en) | Data writing method, memory storage device and memory control circuit unit | |
CN113419683B (zh) | 存储器存取方法、存储器存储装置及存储器控制电路单元 | |
US11573908B1 (en) | Mapping table management method, memory control circuit unit and memory storage device | |
US11954329B2 (en) | Memory management method, memory storage device and memory control circuit unit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130628 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130716 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130724 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5329689 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |