JP2011165063A - 半導体記憶装置 - Google Patents
半導体記憶装置 Download PDFInfo
- Publication number
- JP2011165063A JP2011165063A JP2010029114A JP2010029114A JP2011165063A JP 2011165063 A JP2011165063 A JP 2011165063A JP 2010029114 A JP2010029114 A JP 2010029114A JP 2010029114 A JP2010029114 A JP 2010029114A JP 2011165063 A JP2011165063 A JP 2011165063A
- Authority
- JP
- Japan
- Prior art keywords
- data
- semiconductor memory
- written
- page
- unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
- G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
- G11C29/38—Response verification devices
- G11C29/42—Response verification devices using error correcting codes [ECC] or parity check
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/52—Protection of memory contents; Detection of errors in memory contents
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
- G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
- G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
- G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
- G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
- G06F11/1068—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices in sector programmable memories, e.g. flash disk
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
- Read Only Memory (AREA)
- Memory System (AREA)
Abstract
【解決手段】半導体記憶装置50は、複数の半導体記憶素子58A〜58Fを備え、ホストからのデータの書き込みの要求に応じて、ページ単位の書き込み対象データを半導体記憶素子58A〜58Eに各々書き込み、冗長情報を半導体記憶素子58Fに書き込むことによって、誤り訂正符号を構成する。
【選択図】 図1
Description
み対象データが書き込まれるチャネルはチャネルCH0〜CH4の5つであり、1物理ブロック当たり64ページとすると1論理ブロック当たりでは320ページとなるので、対応するビットベクタは、1論理ブロック当たり320個となる。同図に示されるように、このようなビットベクタテーブルは、上述した論理ブロック番号をインデックスとして、これと、当該論理ブロック番号が付与された論理ブロックに関連付けられたチャネルCH0〜CH4の各物理ブロックに各々含まれる各ページに対するビットベクタと、カウンタとを、論理ブロック毎に含む。尚、ここでは、論物変換テーブルのインデックスと、ビットベクタテーブルのインデックスとが一致するように、論物変換テーブル内のエントリとビットベクタテーブル内のビットベクタが予め配置されるものとする。同図においては、左から、チャネルCH0の1番目のページ、2番目のページ、…、チャネルCH0の最後のページ、チャネルCH1の1番目のページ、2番目のページ…、チャネルCH1の最後のページ、…、というように、チャネルCH0〜CH4の各物理ブロックの各ページの順にビットベクタが配置される。カウンタは、値が「1」であるビットベクタの総数を示す。ビットベクタの値が「1」であるページは有効ページであるから、このカウンタは、論理ブロック内の有効ページの数を示す(以降、有効ページ数カウンタと呼ぶ)。このような構成において、ビットベクタテーブルは、ホストからのデータの書き込みの要求がある度に、更新される。どのように更新されるかは後述する。
なお、本発明は前記実施形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、前記実施形態に開示されている複数の構成要素の適宜な組み合わせにより、種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。さらに、異なる実施形態にわたる構成要素を適宜組み合わせてもよい。また、以下に例示するような種々の変形が可能である。
51 プロセッサ
52 BootROM
53 メモリコントローラ
54 DRAM
55 SATA/SASインタフェース
56 バス
57,57A〜57F NANDコントローラ
58,58A〜58F 半導体記憶素子
60 ホストインタフェース部
61 バッファ制御部
62 アドレス変換部
63 CH振り分け部
64 コンパクション候補検出部
65 管理テーブル更新部
66,66A〜66F NAND制御部
67 データバッファ
68 コンパクションreadキュー
69 管理テーブル
Claims (13)
- 複数の半導体記憶チップを備え、情報処理装置から書き込みが要求されたデータを前記半導体記憶チップへ書き込む半導体記憶装置であって、
前記データは、1つ以上の所定の単位の第1データを有し、
所定の単位毎の前記第1データと、所定の数の前記第1データを用いて計算され当該所定の数の第1データの誤りを訂正するために使われる冗長情報とを異なる半導体記憶チップに各々書き込む制御部と、
前記所定の数の前記第1データ及び前記冗長情報を関連付けるための識別情報と、関連付けられた前記第1データ及び前記冗長情報が書き込まれる前記半導体記憶素子内の複数の記憶領域を各々特定する領域特定情報とを対応付けて記憶する記憶部とを備える
ことを特徴とする半導体記憶装置。 - 前記書き込み制御部は、複数の前記半導体記憶チップのそれぞれにおいて、消去が行なわれた前記記憶領域で書き込みがまだ行なわれていない位置に前記第1データを書き込む
ことを特徴とする請求項1に記載の半導体記憶装置。 - 複数の前記半導体記憶チップのそれぞれにおいて、消去が行なわれた前記記憶領域で書き込みを行なうべき位置を示すポインタを前記所定の単位毎に各々設定する設定部を更に備え、
前記設定部は、各前記半導体記憶チップの記憶領域への書き込みが行われた場合、当該書き込みが行われた位置に続く新たな位置を示すよう前記ポインタを各々更新する
ことを特徴とする請求項1又は2に記載の半導体記憶装置。 - 情報処理装置から読み出した要求されたデータを前記半導体記憶チップから読み出す読み出し制御部であって、所定の単位毎の第2データを前記半導体記憶チップから読み出し、当該第2データに誤りがある場合、前記領域特定情報を参照して、当該第2データと関連付けられた他の第2データ及び前記冗長情報を読み出して、前記他の第2データ及び前記冗長情報を用いて、前記第2データを復元する読み出し制御部と、
前記第2データを前記情報処理装置に送信する送信部とを更に備える
ことを特徴とする請求項1乃至3のいずれか一項に記載の半導体記憶装置。 - 前記書き込み制御部は、前記第1データの誤りを検出する誤り検出符号を付加した当該第1データを前記半導体記憶チップの記憶領域に書き込み、
前記読み出し制御部は、
前記第2データを前記半導体記憶チップの記憶領域から読み出す読み出し部と、
前記第2データに付加された前記誤り検出符号を用いて、当該第2データの誤りを検出する検出部と、
前記第2データの誤りが検出された場合に、当該第2データを他の第2データ及び前記冗長情報と関連付けるための前記識別情報に対応付けられて記憶されている前記領域特定情報を参照して、前記第2データを復元する復元部とを有する
ことを特徴とする請求項4に記載の半導体記憶装置。 - 前記書き込み制御部は、
書き込みが要求された前記データのサイズが前記所定の単位より大きい場合、当該データを前記所定の単位毎に分割する分割部と、
分割された各前記データである各前記第1データのそれぞれに対して、複数の前記半導体記憶チップのうち、書き込む対象の半導体記憶チップを各々決定する決定部と、
各前記第1データを、決定された前記半導体記憶チップの記憶領域に各々書き込む書き込み部とを有する
ことを特徴とする請求項1乃至5のいずれか一項に記載の半導体記憶装置。 - 前記決定部は、各前記第1データのそれぞれに対して、書き込む対象の半導体記憶チップをラウンドロビン方式で各々決定する
ことを特徴とする請求項6に記載の半導体記憶装置。 - 前記情報処理装置で用いられる論理アドレスが指定されて前記データの書き込みが要求され、
前記記憶部は、前記論理アドレスと、前記識別情報と、前記第1データ及び前記冗長情報が前記半導体記憶チップにおいて各々書き込まれる位置を示す物理アドレスである前記領域特定情報とを対応付けて記憶しており、
同じ値を示す前記論理アドレスが指定された新たなデータの書き込みの要求に応じて、新たな前記第1データの書き込みが行なわれた場合、前記論理アドレスと新たな前記第1データに対する前記物理アドレスとの対応付けを記憶するよう前記記憶部を更新する第1更新部を更に備える
ことを特徴とする請求項1乃至7のいずれか一項に記載の半導体記憶装置。 - 前記所定の単位は、ページであり、
前記第1データは、ページ毎のデータであり、
同じ値を示す前記論理アドレスに対応して新たな書き込みが行われた場合、以前に書き込みが行なわれた前記ページは無効であり、
前記記憶部は、前記記憶領域においてどのページが無効でないかを示すビットベクタを更に記憶し、
前記論理アドレスに対応して新たな書き込みが行われた場合、前記ビットベクタを更新する第2更新部とを更に備える
ことを特徴とする請求項8に記載の半導体記憶装置。 - 前記書き込み制御部は、前記記憶領域において、前記ビットベクタによって無効ではないことが示される前記ページに書き込まれた前記第1データを、消去が行われた新たな前記記憶領域に書き込むことにより、ガベージコレクションを行う
ことを特徴とする請求項8又は9に記載の半導体記憶装置。 - 前記ビットベクタは、前記第1データ及び前記冗長情報の関連毎に、関連付けられた前記第1データ及び前記冗長情報が書き込まれた前記半導体記憶素子内の複数の各記憶領域の各ページについてどのページが有効であるかを示し、
前記書き込み制御部は、前記関連毎の無効ではない前記ページの数に応じて、関連付けられた前記第1データ及び前記冗長情報を選択して、当該第1データ及び当該冗長情報が書き込まれた各前記記憶領域のそれぞれについて、前記ビットベクタによって無効ではないことが示される前記ページに書き込まれた前記第1データ及び前記冗長情報を、消去が行われた新たな前記記憶領域に書き込むことにより、ガベージコレクションを行なう
ことを特徴とする請求項10に記載の半導体記憶装置。 - 前記書き込み制御部は、選択した前記第1データ及び前記冗長情報が書き込まれていた各前記記憶領域のそれぞれに対して、無効ではない前記ページの新たな前記記憶領域への書き込みが終了した後、消去を行なう
ことを特徴とする請求項11に記載の半導体記憶装置。 - 前記書き込み制御部は、前記論理アドレスを付加した前記第1データを前記半導体記憶チップの記憶領域に書き込み、
前記第1更新部は、前記ガベージコレクションが行なわれることにより、無効ではない前記ページに書き込まれた前記第1データが新たな前記記憶領域に書き込まれた場合、当該第1データに付加された前記論理アドレスと、新たな前記記憶領域において当該第1データが書き込まれた位置を示す新たな前記物理アドレスとの対応付けを記憶するよう前記記憶部を更新する
ことを特徴とする請求項8乃至12のいずれか一項に記載の半導体記憶装置。
Priority Applications (9)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010029114A JP5066199B2 (ja) | 2010-02-12 | 2010-02-12 | 半導体記憶装置 |
US12/888,822 US8448034B2 (en) | 2010-02-12 | 2010-09-23 | Semiconductor memory device |
TW100104483A TWI428737B (zh) | 2010-02-12 | 2011-02-10 | 半導體記憶體裝置 |
EP11153978A EP2360592B1 (en) | 2010-02-12 | 2011-02-10 | Semiconductor memory device |
KR1020110012562A KR101265410B1 (ko) | 2010-02-12 | 2011-02-11 | 반도체 메모리 장치 |
CN201110036760.4A CN102163458B (zh) | 2010-02-12 | 2011-02-12 | 半导体存储器装置 |
US13/868,620 US8788900B2 (en) | 2010-02-12 | 2013-04-23 | Semiconductor memory device |
US14/313,652 US9165685B2 (en) | 2010-02-12 | 2014-06-24 | Semiconductor memory device |
US14/313,782 US9136020B2 (en) | 2010-02-12 | 2014-06-24 | Semiconductor memory device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010029114A JP5066199B2 (ja) | 2010-02-12 | 2010-02-12 | 半導体記憶装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011165063A true JP2011165063A (ja) | 2011-08-25 |
JP5066199B2 JP5066199B2 (ja) | 2012-11-07 |
Family
ID=44226035
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010029114A Active JP5066199B2 (ja) | 2010-02-12 | 2010-02-12 | 半導体記憶装置 |
Country Status (6)
Country | Link |
---|---|
US (4) | US8448034B2 (ja) |
EP (1) | EP2360592B1 (ja) |
JP (1) | JP5066199B2 (ja) |
KR (1) | KR101265410B1 (ja) |
CN (1) | CN102163458B (ja) |
TW (1) | TWI428737B (ja) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011203878A (ja) * | 2010-03-24 | 2011-10-13 | Toshiba Corp | 半導体記憶装置 |
JP2012155541A (ja) * | 2011-01-26 | 2012-08-16 | Toshiba Corp | データ記憶装置、メモリ制御装置及びメモリ制御方法 |
JP2013137713A (ja) * | 2011-12-28 | 2013-07-11 | Toshiba Corp | メモリコントローラ、メモリシステムおよびメモリ書込み方法 |
JP2015531509A (ja) * | 2012-09-06 | 2015-11-02 | アドバンスト・マイクロ・ディバイシズ・インコーポレイテッドAdvanced Micro Devices Incorporated | チャネル回転エラー訂正コード |
US9318224B2 (en) | 2012-12-06 | 2016-04-19 | Samsung Electronics Co., Ltd. | Non-volatile memory device and operating method thereof |
JP2018163450A (ja) * | 2017-03-24 | 2018-10-18 | 日本電気株式会社 | データ記憶制御装置、データ記憶システム、データ記憶方法およびプログラム |
US10366003B2 (en) | 2011-12-28 | 2019-07-30 | Toshiba Memory Corporation | Controller, storage device, and computer program product for writing and transfer process |
Families Citing this family (37)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5066199B2 (ja) * | 2010-02-12 | 2012-11-07 | 株式会社東芝 | 半導体記憶装置 |
JP5269932B2 (ja) | 2011-03-01 | 2013-08-21 | 株式会社東芝 | コントローラ、データ記憶装置およびプログラム |
JP5319723B2 (ja) | 2011-03-24 | 2013-10-16 | 株式会社東芝 | メモリシステムおよびプログラム |
US8640013B2 (en) | 2011-09-22 | 2014-01-28 | Kabushiki Kaisha Toshiba | Storage device |
US20140325315A1 (en) * | 2012-01-31 | 2014-10-30 | Hewlett-Packard Development Company, L.P. | Memory module buffer data storage |
US20140068378A1 (en) * | 2012-08-31 | 2014-03-06 | Kabushiki Kaisha Toshiba | Semiconductor storage device and memory controller |
JP6034183B2 (ja) * | 2012-12-27 | 2016-11-30 | 株式会社東芝 | 半導体記憶装置 |
EP2951700A4 (en) | 2013-01-30 | 2016-08-31 | Hewlett Packard Entpr Dev Lp | NONVOLATILE MEMORY WRITING MECHANISM |
US20140244897A1 (en) * | 2013-02-26 | 2014-08-28 | Seagate Technology Llc | Metadata Update Management In a Multi-Tiered Memory |
US20140250277A1 (en) * | 2013-03-04 | 2014-09-04 | Kabushiki Kaisha Toshiba | Memory system |
US20140281160A1 (en) * | 2013-03-14 | 2014-09-18 | Kabushiki Kaisha Toshiba | Non-volatile semiconductor storage apparatus |
US10642795B2 (en) * | 2013-04-30 | 2020-05-05 | Oracle International Corporation | System and method for efficiently duplicating data in a storage system, eliminating the need to read the source data or write the target data |
US20150046772A1 (en) * | 2013-08-06 | 2015-02-12 | Sandisk Technologies Inc. | Method and device for error correcting code (ecc) error handling |
JP6102632B2 (ja) * | 2013-08-14 | 2017-03-29 | ソニー株式会社 | 記憶制御装置、ホストコンピュータ、情報処理システムおよび記憶制御装置の制御方法 |
US9218282B2 (en) | 2013-10-31 | 2015-12-22 | Micron Technology, Inc. | Memory system data management |
US20150193301A1 (en) * | 2014-01-06 | 2015-07-09 | Kabushiki Kaisha Toshiba | Memory controller and memory system |
JP6378111B2 (ja) * | 2014-12-29 | 2018-08-22 | 東芝メモリ株式会社 | 情報処理装置及びプログラム |
WO2016115737A1 (en) | 2015-01-23 | 2016-07-28 | Hewlett-Packard Development Company, L.P. | Aligned variable reclamation |
JP6391172B2 (ja) * | 2015-09-10 | 2018-09-19 | 東芝メモリ株式会社 | メモリシステム |
US10095423B2 (en) | 2015-09-30 | 2018-10-09 | Toshiba Memory Corporation | Storage system that tracks mapping to a memory module to be detached therefrom |
US10101925B2 (en) * | 2015-12-23 | 2018-10-16 | Toshiba Memory Corporation | Data invalidation acceleration through approximation of valid data counts |
WO2017126091A1 (ja) * | 2016-01-21 | 2017-07-27 | 株式会社日立製作所 | 記憶装置及びその制御方法並びに記憶装置を備えたストレージシステム |
KR102527992B1 (ko) | 2016-03-14 | 2023-05-03 | 삼성전자주식회사 | 데이터 저장 장치와 이를 포함하는 데이터 처리 시스템 |
US10120583B2 (en) * | 2016-06-07 | 2018-11-06 | Facebook, Inc. | Performance penalty avoidance for solid state drive |
US10169126B2 (en) * | 2016-10-12 | 2019-01-01 | Samsung Electronics Co., Ltd. | Memory module, memory controller and systems responsive to memory chip read fail information and related methods of operation |
KR102356307B1 (ko) * | 2017-09-06 | 2022-01-26 | 에스케이텔레콤 주식회사 | 플래시 저장 장치에서의 선택적 소거 코딩을 이용한 데이터 손실 복원 방법 및 장치 |
JP2019057178A (ja) * | 2017-09-21 | 2019-04-11 | 東芝メモリ株式会社 | メモリシステムおよび制御方法 |
KR20200096613A (ko) * | 2017-12-11 | 2020-08-12 | 마이크론 테크놀로지, 인크. | 캐싱된 플래시 변환 계층에서의 가비지 수집의 효율을 개선하기 위한 기법 |
JP2019159791A (ja) * | 2018-03-13 | 2019-09-19 | 東芝メモリ株式会社 | メモリシステム |
TWI686698B (zh) * | 2018-05-24 | 2020-03-01 | 大陸商深圳大心電子科技有限公司 | 邏輯轉實體表更新方法及儲存控制器 |
CN109445681B (zh) * | 2018-08-27 | 2021-05-11 | 华为技术有限公司 | 数据的存储方法、装置和存储系统 |
US11574659B2 (en) * | 2018-09-11 | 2023-02-07 | Micron Technology, Inc. | Parallel access to volatile memory by a processing device for machine learning |
KR102694952B1 (ko) * | 2018-09-20 | 2024-08-14 | 에스케이하이닉스 주식회사 | 메모리 시스템 및 그것의 동작방법 |
CN109933374B (zh) * | 2019-01-23 | 2021-10-22 | 西安微电子技术研究所 | 一种计算机启动方法 |
KR102657760B1 (ko) * | 2019-09-23 | 2024-04-17 | 에스케이하이닉스 주식회사 | 메모리 시스템 및 그 메모리 시스템의 동작 방법 |
JP2022137811A (ja) * | 2021-03-09 | 2022-09-22 | キオクシア株式会社 | 情報処理システム、ストレージデバイスおよびホスト |
US11630727B2 (en) * | 2021-03-24 | 2023-04-18 | Micron Technology, Inc. | Generating die block mapping after detected failure |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008204041A (ja) * | 2007-02-19 | 2008-09-04 | Hitachi Ltd | ストレージ装置及びデータ配置制御方法 |
JP2008226149A (ja) * | 2007-03-15 | 2008-09-25 | Hitachi Ltd | ストレージシステム及びストレージシステムのライト性能低下防止方法 |
JP2008287404A (ja) * | 2007-05-16 | 2008-11-27 | Hitachi Ltd | 読み出しによる非アクセスメモリセルのデータ破壊を検出及び回復する装置、及びその方法 |
WO2009042554A1 (en) * | 2007-09-25 | 2009-04-02 | Sandisk Corporation | Nonvolatile memory with self recovery |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US367377A (en) * | 1887-08-02 | duffey | ||
US367416A (en) * | 1887-08-02 | Bridle-bit attachment | ||
US367475A (en) * | 1887-08-02 | Roof for suspended electric conductors | ||
KR0135082B1 (ko) * | 1988-04-28 | 1998-04-20 | 오가 노리오 | 정보 기억방법 및 그 장치 |
JP4110000B2 (ja) * | 2003-01-28 | 2008-07-02 | 株式会社ルネサステクノロジ | 記憶装置 |
JP4025275B2 (ja) * | 2003-09-24 | 2007-12-19 | シャープ株式会社 | メモリ装置およびメモリシステム |
CN101281788A (zh) * | 2007-04-06 | 2008-10-08 | 群联电子股份有限公司 | 闪存系统及其控制方法 |
JP2009211234A (ja) | 2008-03-01 | 2009-09-17 | Toshiba Corp | メモリシステム |
US8185778B2 (en) * | 2008-04-15 | 2012-05-22 | SMART Storage Systems, Inc. | Flash management using separate metadata storage |
JP5066199B2 (ja) * | 2010-02-12 | 2012-11-07 | 株式会社東芝 | 半導体記憶装置 |
JP4901968B2 (ja) * | 2010-03-01 | 2012-03-21 | 株式会社東芝 | 半導体記憶装置 |
-
2010
- 2010-02-12 JP JP2010029114A patent/JP5066199B2/ja active Active
- 2010-09-23 US US12/888,822 patent/US8448034B2/en active Active
-
2011
- 2011-02-10 TW TW100104483A patent/TWI428737B/zh not_active IP Right Cessation
- 2011-02-10 EP EP11153978A patent/EP2360592B1/en active Active
- 2011-02-11 KR KR1020110012562A patent/KR101265410B1/ko not_active IP Right Cessation
- 2011-02-12 CN CN201110036760.4A patent/CN102163458B/zh active Active
-
2013
- 2013-04-23 US US13/868,620 patent/US8788900B2/en active Active
-
2014
- 2014-06-24 US US14/313,652 patent/US9165685B2/en active Active
- 2014-06-24 US US14/313,782 patent/US9136020B2/en active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008204041A (ja) * | 2007-02-19 | 2008-09-04 | Hitachi Ltd | ストレージ装置及びデータ配置制御方法 |
JP2008226149A (ja) * | 2007-03-15 | 2008-09-25 | Hitachi Ltd | ストレージシステム及びストレージシステムのライト性能低下防止方法 |
JP2008287404A (ja) * | 2007-05-16 | 2008-11-27 | Hitachi Ltd | 読み出しによる非アクセスメモリセルのデータ破壊を検出及び回復する装置、及びその方法 |
WO2009042554A1 (en) * | 2007-09-25 | 2009-04-02 | Sandisk Corporation | Nonvolatile memory with self recovery |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011203878A (ja) * | 2010-03-24 | 2011-10-13 | Toshiba Corp | 半導体記憶装置 |
JP2012155541A (ja) * | 2011-01-26 | 2012-08-16 | Toshiba Corp | データ記憶装置、メモリ制御装置及びメモリ制御方法 |
US8713410B2 (en) | 2011-01-26 | 2014-04-29 | Kabushiki Kaisha Toshiba | Data storage apparatus, memory control apparatus and method for controlling flash memories |
JP2013137713A (ja) * | 2011-12-28 | 2013-07-11 | Toshiba Corp | メモリコントローラ、メモリシステムおよびメモリ書込み方法 |
US10366003B2 (en) | 2011-12-28 | 2019-07-30 | Toshiba Memory Corporation | Controller, storage device, and computer program product for writing and transfer process |
JP2015531509A (ja) * | 2012-09-06 | 2015-11-02 | アドバンスト・マイクロ・ディバイシズ・インコーポレイテッドAdvanced Micro Devices Incorporated | チャネル回転エラー訂正コード |
US9318224B2 (en) | 2012-12-06 | 2016-04-19 | Samsung Electronics Co., Ltd. | Non-volatile memory device and operating method thereof |
JP2018163450A (ja) * | 2017-03-24 | 2018-10-18 | 日本電気株式会社 | データ記憶制御装置、データ記憶システム、データ記憶方法およびプログラム |
Also Published As
Publication number | Publication date |
---|---|
TWI428737B (zh) | 2014-03-01 |
KR20110093732A (ko) | 2011-08-18 |
CN102163458A (zh) | 2011-08-24 |
CN102163458B (zh) | 2014-09-10 |
KR101265410B1 (ko) | 2013-05-16 |
EP2360592B1 (en) | 2012-09-05 |
JP5066199B2 (ja) | 2012-11-07 |
US9165685B2 (en) | 2015-10-20 |
US9136020B2 (en) | 2015-09-15 |
US20140310575A1 (en) | 2014-10-16 |
TW201145012A (en) | 2011-12-16 |
US20130232391A1 (en) | 2013-09-05 |
US20110202812A1 (en) | 2011-08-18 |
EP2360592A1 (en) | 2011-08-24 |
US20140310576A1 (en) | 2014-10-16 |
US8788900B2 (en) | 2014-07-22 |
US8448034B2 (en) | 2013-05-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5066199B2 (ja) | 半導体記憶装置 | |
JP4901968B2 (ja) | 半導体記憶装置 | |
JP5388976B2 (ja) | 半導体記憶制御装置 | |
US9684468B2 (en) | Recording dwell time in a non-volatile memory system | |
JP5010723B2 (ja) | 半導体記憶制御装置 | |
KR101459861B1 (ko) | 스트라이프 기반 메모리 작동 | |
US9304685B2 (en) | Storage array system and non-transitory recording medium storing control program | |
US20150161036A1 (en) | Programming non-volatile memory using a relaxed dwell time | |
JP2008009635A (ja) | ストレージシステム及びそのデータ保護方法 | |
US9390003B2 (en) | Retirement of physical memory based on dwell time | |
US20130179750A1 (en) | Semiconductor storage device and method of controlling the same | |
JP2014052978A (ja) | 不揮発性半導体メモリの制御方法及びメモリシステム | |
JP2012053571A (ja) | 情報処理装置、コントローラカード、および情報処理装置の制御方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110916 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111206 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120206 |
|
A871 | Explanation of circumstances concerning accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A871 Effective date: 20120206 |
|
A975 | Report on accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A971005 Effective date: 20120319 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120327 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120528 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120717 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120810 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5066199 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150817 Year of fee payment: 3 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |