KR101265410B1 - 반도체 메모리 장치 - Google Patents

반도체 메모리 장치 Download PDF

Info

Publication number
KR101265410B1
KR101265410B1 KR1020110012562A KR20110012562A KR101265410B1 KR 101265410 B1 KR101265410 B1 KR 101265410B1 KR 1020110012562 A KR1020110012562 A KR 1020110012562A KR 20110012562 A KR20110012562 A KR 20110012562A KR 101265410 B1 KR101265410 B1 KR 101265410B1
Authority
KR
South Korea
Prior art keywords
data
semiconductor memory
page
memory device
recorded
Prior art date
Application number
KR1020110012562A
Other languages
English (en)
Other versions
KR20110093732A (ko
Inventor
시게히로 아사노
겐이치로 요시이
가즈히로 후쿠토미
신이치 간노
Original Assignee
가부시끼가이샤 도시바
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시끼가이샤 도시바 filed Critical 가부시끼가이샤 도시바
Publication of KR20110093732A publication Critical patent/KR20110093732A/ko
Application granted granted Critical
Publication of KR101265410B1 publication Critical patent/KR101265410B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/52—Protection of memory contents; Detection of errors in memory contents
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/38—Response verification devices
    • G11C29/42—Response verification devices using error correcting codes [ECC] or parity check
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1068—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices in sector programmable memories, e.g. flash disk

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Read Only Memory (AREA)
  • Memory System (AREA)

Abstract

일 실시형태에 따르면, 반도체 메모리 장치는, 기록이 요구되는 데이터가 기록되는 반도체 메모리 칩을 포함한다. 이 데이터는 정해진 단위의 하나 이상의 제1 데이터를 가진다. 이 반도체 메모리 장치는, 제1 데이터와, 정해진 수의 제1 데이터를 이용하여 계산되고 그 정해진 수의 제1 데이터의 오류를 정정하기 위하여 사용되는 용장 정보를 다른 반도체 메모리 칩에 기록하는 기록 제어기; 및 식별 정보 및 영역 지정 정보를 서로 연관시키기 위하여 기억하는 기억부를 포함한다. 그 식별 정보는 제1 데이터와 용장 정보를 연관시키고, 영역 지정 정보는 서로 연관된 정해진 수의 제1 데이터와 용장 정보가 기록된 반도체 메모리 칩 내의 복수의 기록 영역을 지정한다.

Description

반도체 메모리 장치{SEMICONDUCTOR MEMORY DEVICE}
본 발명은, 반도체 메모리 장치에 관한 것이다.
반도체 메모리 칩에서는, 확률적인 고장이 발생하는 것으로 알려져 있다. 고장은, 알파선에 의해 야기되는 소프트 에러와 같은 메모리 셀의 고장 및 판독 회로 또는 입/출력 버퍼(I/O 버퍼)의 고장과 같은 큰 단위의 고장을 포함한다. 메모리 셀에서의 고장에 대하여, 종래에는, ECC(Error Correction Code)와 같은 용장 정보를 데이터에 부가함으로써, 고장에 의해 야기된 오류 데이터는 정해진 에러 수 내에서 정해진 단위로 정정될 수 있다. 판독 회로 또는 I/O 버퍼에서의 고장과 같은 큰 단위의 고장에 대해서, 오류 수가 매우 많아지기 때문에, 현실적인 회로 규모로 오류 정정을 실행하는 것은 어렵다.
복수의 HDD(Hard Disk Drive)를 이용하는 시스템에 있어서, HDD의 고장은 문제가 된다. RAID(Redundant Array of Inexpensive Disks)는, 복수의 HDD에 의해 구성되는 오류 정정 코드를 이용하여 HDD 단위의 이러한 고장을 주소지정(addressing)하기 위한 기술로서 널리 알려져 있다[예를 들어, ("A Case for Redundant Arrays of Inexpensive Disks(RAID)", UC Berkeley Technical Report UCB/CSD-87-391, 1987)을 참조]. 이 기술에서, 복수의 HDD에 데이터를 기록하고 이 데이터를 이용함으로써 획득된 용장 정보를 HDD들 중 하나에 기억시킴으로써, 복수의 HDD에 의해 오류 정정 코드를 구성한다. 복수의 HDD가 고장난 경우에 RAID로 데이터를 복원하는 방법으로서, 리드 솔로몬(Reed Solomon) 코드를 사용하는 방법도 알려져 있다[예를 들어, (“A Tutorial on Reed-Solomon Coding for Fault-Tolerance in RAID-like Systems”, James S. Plank, Technical Report CS-96-332, Department of Computer Science University of Tennessee)를 참조]
그러나, 복수의 반도체 기억칩을 메모리 칩으로서 이용한 반도체 메모리 장치에 있어서, 메모리 셀의 고장을 복구하기 위한 오류 정정 코드(ECC)를 이용하더라도, 메모리 칩의 고장을 방지할 수 없다. 그 결과, 반도체 메모리 장치가 고장이 나게 될 수도 있다. 메모리 칩에서의 고장을 주소지정하기 위하여, HDD와 유사한 방식으로 복수의 메모리 칩에 의해 오류 정정 코드를 구성하는 것이 고려된다. 그러나, 이 방법에서는, 각 기록 동작에 대하여, 용장 정보가 기록된 메모리 칩에 기록하는 동작은, 용장 정보를 갱신하기 위하여 수행된다. 구체적으로, HDD의 RAID에서는, 예를 들어, 데이터를 기록하는 4개의 HDD(A, B, C, D)와 용장 정보를 기록하는 하나의 HDD(P)에 의해 오류 정정 코드를 구성했을 때, 기록 동작이 이하와 같이 수행된다. HDD(A, B, C, D)중 HDD(A)에 데이터가 기록되면, 용장 정보를 업데이트하기 위하여 HDD(P)로의 기록도 또한 수행된다.
한편, 반도체 메모리 장치에 이용되는 NAND 형의 반도체 메모리 소자(NAND 메모리로 지칭됨)는 비트 당 면적이 작고 비휘발성이기 때문에 SSD(Solid State Drive)의 반도체 메모리 칩으로서 널리 이용되지만, 기록 횟수에 제한이 있다는 점이 널리 알려져 있다. 따라서, 반도체 메모리 장치의 설계 수명을 증가시키기 위하여 기록 횟수를 감소시켜야 한다.
HDD를 대신하여 이러한 NAND 메모리를 사용하여 RAID 기술을 적용시킨 경우에도, 데이터의 기록 마다, 용장 정보의 기록을 포함하여 기록 동작을 2회 수행한다. 또한, 데이터를 HDD(B, C, 및 D)에 기록할 때에도 용장 정보가 HDD(P)에 기록되므로, HDD(P)로의 용장 정보의 기록 동작은 HDD(A, B, C, 및 D)로의 데이터의 기록 동작의 4배로 수행된다. 용장 정보 P만이 4배로 피로해 지는 것을 방지하기위하여, RAID의 기술 중에서 RAID5를 사용할 수 있다. RAID5에서는, 용장 정보가 HDD(P)에 고정되지 않지만, 5개의 HDD(A, B, C, D, 및 P)는 용장 정보에 이용된다. 따라서, 하나의 NAND 메모리만이 다른 NAND 메모리보다 더 피로해지는 것을 방지할 수 있다. 그러나, 데이터의 기록 시에는, 기록 동작이 이와 유사하게 데이터 및 용장 정보에 대하여 2회 수행된다. 반도체 기억 장치의 설계 수명이 단축된다고 하는 문제점이 여전히 남아있다.
본 발명의 목적은 반도체 메모리 칩으로의 데이터 기록 횟수가 증가되는 것을 억제하면서 반도체 메모리 칩의 고장을 주소 지정할 수 있고, 신뢰성을 향상시킬 수 있는 반도체 메모리 장치를 제공하는 것이다.
일 실시형태에 따르면, 반도체 메모리 장치는 정보 처리 장치로부터 기록이 요구된 데이터가 기술되는 복수의 반도체 메모리 칩을 포함한다. 이 데이터는 정해진 단위의 하나 이상의 제1 데이터를 가진다. 반도체 메모리 장치는 정해진 단위의 제1 데이터, 및 정해진 수의 제1 데이터를 이용하여 계산되며 정해진 수의 제1 데이터의 오류를 정정하는데 사용되는 용장 정보를 다른 반도체 메모리 칩에 기록하도록 구성되는 기록 제어기; 및 정해진 수의 제1 데이터 및 용장 정보를 연관시키는 식별 정보와, 서로 연관된 정해진 수의 제1 데이터 및 용장 정보가 기록된 반도체 메모리 칩의 복수의 기억 영역을 지정하는 영역 지정 정보를 서로 연관시키기 위하여 내부에 기억하도록 구성되는 기억부를 포함한다.
전술한 구성의 반도체 메모리 장치에 따르면, 반도체 메모리 칩으로의 데이터의 기록 횟수가 증가되는 것을 억제하면서, 반도체 메모리 칩의 고장을 주소 지정할 수 있고, 신뢰성을 향상시킬 수 있다.
도 1은 실시형태의 반도체 메모리 장치의 하드웨어 구성을 나타내는 도면이다.
도 2는 압축(compaction)을 설명하기 위한 개념도.
도 3은 반도체 메모리 장치(50)의 기능 구성을 나타내는 도면.
도 4는 포워드 룩업 테이블의 데이터 구성을 나타내는 도면.
도 5는 비트 벡터 테이블의 데이터 구성을 나타내는 도면.
도 6은 기록 대상 데이터를 나타내는 도면.
도 7은 라운드-로빈 방식에 의해 수행된 기록 동작을 설명하기 위한 도면.
도 8은 오류 정정 코드의 구성을 설명하기 위한 도면.
도 9는 기록 대상 데이터를 기록하는 절차를 나타내는 흐름도.
도 10은 기록 대상 데이터가 기록되는 상태를 시간의 경과에 따라 나타내는 도면.
도 11은 데이터의 판독 절차를 나타내는 흐름도.
도 12는 이상이 발생한 데이터를 복원하는 상태를 나타내는 도면.
도 13은 압축 처리의 절차를 나타내는 흐름도.
이하, 반도체 기억 장치의 예시적인 실시형태를 첨부 도면들을 참조하여 상세히 설명한다.
실시형태에 따른 반도체 메모리 장치의 하드웨어 구성을 도 1을 참조하여 설명한다. 반도체 메모리 장치(50)는 프로세서(51), 부트(Boot) ROM(Read 0nly Memory)(52), SATA/SAS 인터페이스(55), 메모리 제어기(53), DRAM(Dynamic Random Access Memory)(54), NAND 제어기(57A 내지 57F), 복수의 반도체 메모리 소자(NAND)(58A 내지 58F), 및 이러한 구성요소들을 연결하는 버스(56)를 포함한다. 또한, NAND 제어기(57A 내지 57F)를 서로 구별할 필요가 없는 경우에, 단순히 NAND 제어기(57)로서 기재할 수 있다. 또한, 반도체 메모리 소자(58A 내지 58F)를 서로 구별할 필요가 없는 경우에, 단순히 반도체 메모리 소자(58)로서 기재할 수 있다.
SATA/SAS 인터페이스(55)는, 프로세서(51)의 제어 하에서, 반도체 메모리 장치(50)의 상위 장치로 있는 호스트와의 통신을 제어한다. 부트 ROM(52)은 전원의 투입시에 실행되는 프로그램을 기억한다. 여러 가지 시스템 프로그램은, 반도체 메모리 소자(58)에 기억된다. 프로세서(51)는, 전원의 투입시에 부트 ROM(52)으로부터 프로그램을 판독하고 이것을 실행하여, 그 프로그램에 따라서, 반도체 메모리 소자(58)에 기억된 여러 가지 시스템 프로그램을 DRAM(54)에 전송하여, DRAM(54)상의 시스템 프로그램을 실행함으로써, 반도체 메모리 장치(50) 전체를 제어하여, 여러 가지 기능을 실현시킨다. 구체적으로는, 프로세서(51)는, SATA/SAS 인터페이스(55)를 통해, 호스트로부터 송신된 커맨드를 해석하여, 그 커맨드에 따라서, 반도체 메모리 소자(58)에의 데이터의 기록 및 반도체 메모리 소자(58)부터의 데이터의 판독을 제어한다.
메모리 제어기(53)는, DRAM(54)을 제어한다. DRAM(54)는, 여러 가지 데이터 및 각종 프로그램을 기억한다. 이 실시형태에 있어서, DRAM(54)은, 후술하는 포워드 룩업 테이블과 비트 벡터 테이블을 기억한다. NAND 제어기(57)는 반도체 메모리 소자(58)를 제어하며, 오류 정정 회로를 포함한다.
반도체 메모리 소자(58)는, 반도체칩에 대응한다. 예를 들어, 상기 반도체 메모리 소자는 NAND 형 플래시 메모리 이용되는 메모리 소자이다. 이러한 반도체 메모리 소자(58)는, 랜덤하게 기록 및 판독을 행할 수 없지만, 페이지로 불리는 단위로 판독/기록을 수행할 수 있다. 복수의 페이지는 블록으로 불리는 단위로 기억 영역을 형성한다. 여기서는, 1페이지가 4KB로 구성되며, 1 블록은 64페이지로 형성된다고 가정한다. 반도체 메모리 소자(58) 각각은 복수의 블록에 의해 구성된다. 이 실시형태에서, 도 1에 도시된 바와 같이, 반도체 메모리 소자(58)의 수는 6개이다. 반도체 메모리 소자(58A 내지 58F)에는 각각 채널(CH0 내지 CH5)이 할당된다. 그 채널들 중 하나의 채널(CH5)을 용장 정보를 기록하기 위한 채널로서 할당하고, 나머지 채널(CH0 내지 CH4)을, 호스트로부터 기록이 요구된 데이터를 기록하기 위한 채널로서 할당한다. 채널(CH0 내지 CH5)의 페이지들은 하나의 세트로서 사용되어 오류 정정 코드를 구성한다. 채널(CH0 내지 CH4)은 반도체 메모리 소자(58A 내지 58E)에 각각 대응하며, 채널(CH5)은, 반도체 메모리 소자(58F)에 대응한다. 후술하는 바와 같이, 호스트로부터 기록이 요구된 데이터가 페이지의 사이즈보다 더 큰 경우에, 반도체 메모리 장치(50)는, 그 데이터를 복수개로 분할하고, 페이지 단위로 분할된 데이터(분할 데이터로 지칭됨)를 각 채널(CH0 내지 CH4)에 할당하여 기록한다. 즉, 이 실시형태의 기본 구성에 있어서, 반도체 메모리 장치(50)는, 정해진 단위로의 기록이 요구된 정해진 수의 데이터, 그 정해진 수의 데이터를 이용하여 계산되고 그 정해진 수의 데이터의 오류를 정정하기 위해서 이용되는 용장 정보를 다른 반도체 메모리 소자(58)에 각각 기록함으로써, 정해진 수의 데이터 및 용장 정보에 의해 오류 정정 코드를 구성한다. 오류 정정 코드로서, 예를 들어, 패리티 코드를 이용한다.
여기서는, 반도체 메모리 소자(58)에 기록하기 위한 기록 방법을 설명한다. 종래부터, NAND 형의 반도체 메모리 소자는, 추기(追記) 방법을 이용한다. 이 추기 방법에서는, 기록하기 전에, 블록을 소거해야 한다. 블록의 소거는, 블록을 구성하는 모든 비트의 값을“1”로 설정하는 것이다. 반도체 메모리 장치(50)는, 이러한 소거를 블록 단위로 수행하고, 소거가 행해진 블록에 대하여 페이지 단위로 기록을 수행한다. 따라서, NAND 형의 반도체 메모리 소자(58)에서, 소거가 행해진 블록에서 미기록된 페이지들에 데이터를 순차적으로 기록할 수 있고, 기록된 페이지들에는 페이지를 부가할 수 없다. 호스트로부터의 요구에 응답하여 데이터를 기록하는 것은, 호스트에 이용되는 논리 블록 어드레스에 의해 표시된다. 한편, 반도체 메모리 소자(58)에 데이터 및 용장 정보를 기록하는 것은 논리 블록 어드레스와 관계없이 페이지의 오름 차순으로 반도체 메모리 소자(58)의 물리 블록 어드레스에 따라 수행된다. 물리 블록 어드레스와 논리 블록 어드레스 사이의 연관 관계는 후술되는 포워드 룩업 테이블에 기억된다. 새로운 데이터를 기록하는 것이, 이전의 데이터 요구에서 지정된 논리 블록 어드레스가 다시 지정된 상태로, 호스트에 의해 요구되는 경우, 반도체 메모리 장치(50)는 소거가 행해진 블록의 미기록된 페이지에 새로운 데이터를 기록한다. 이 경우에, 이 논리 블록 어드레스에 대응하는 기록이 미리 수행되는 페이지는 무효한 것으로 설정되고 새로운 데이터가 기록되는 페이지는 유효한 것으로 설정된다. 반도체 메모리 장치(50)는 새로운 데이터 및 용장 정보를 기록하는 한편 전술한 오류 정정 코드를 구성한다.
이러한 추기 방법에 있어서, 기록을 계속함으로써 무효로된 페이지의 수가 증가하는 경우, 반도체 메모리 소자(58)에서 실현가능한 용량(실현 용량으로 지칭됨)은 작아지게 된다. 정보가 기록될 수 있는 새로운 소거 블록의 수 즉, 소거 이후에 정보가 아직 기록되지 않는 블록(자유 블록으로 지칭됨)의 수가 감소하고, 오류 정정 코드를 구성하는 블록들의 세트(논리 블록으로 지칭됨)의 확보가 불가능한 시점에서, 기록 불가능 상태가 발생한다. 이를 방지하기 위하여, 반도체 메모리 장치(50)에 있어서, 가비지 콜렉션(garbage collection)은 적절한 타이밍에서 행해진다. 반도체 메모리 소자(58)에서 행해진 가비지 콜렉션은 특히 압축(compaction)으로 지칭된다. 도 2는 압축을 설명하기 위한 개념도이다. 반도체 메모리 장치(50)는 무효로된 페이지들을 포함하는 블록들에서 무효가 아닌 물리 블록 어드레스에 기록된 데이터를 수집하고, 그 수집된 유효 데이터를 자유 블록에 새롭게 재기록하여 유효 데이터를 이동시킨다. 그 후, 반도체 메모리 장치(50)는 그 블록들을 소거하여, 새로운 자유 블록을 생성한다. 반도체 메모리 장치(50)에 있어서, 기록이 불가능한 블록들은 이러한 압축을 수행함으로써 다시 기록할 수 있게 되어, 자유 블록을 확보할 수 있게 된다. 즉, 압축을 수행함으로써 새로운 자유 블록들이 생성된다. 또한, 데이터 이동의 결과로서 유효 데이터가 기록된 블록에서 미기록된 페이지가 존재하면, 그 나머지의 미기록 페이지에 데이터를 새롭게 기록할 수 있다.
이러한 압축을 수행하기 위해서는 하나 이상의 자유 블록이 필요한데, 이는 NAND형 반도체 메모리 소자(58)에서 실장되는 용량(실장 용량으로 지칭됨)이 기록이 실제로 실현될 수 있는 용량 보다 더 작은 것을 의미한다. 이 실시형태에서, 실장 용량과 실현 용량 사이의 차는 여유 용량으로 지칭된다. 여유 용량이 작은 경우에, 반도체 메모리 장치(50)는, 압축을 빈번하게 수행해야 하고, 이는 그 성능에 큰 영향을 가진다. 도 2를 참조하여, 블록 단위의 압축을 설명하였다. 이 실시형태에서, 논리 블록이 기본 단위이므로, 자유 블록은 논리 블록을 구성하기 위하여 각 채널에 대하여 확보되고, 압축은 논리 블록 단위로 수행된다.
다음으로, 반도체 메모리 장치(50)에서 실현되는 기능을 도 3를 참조하여 설명한다. 반도체 메모리 장치(50)는, 호스트 인터페이스부(60), 버퍼 제어기(61), 어드레스 변환부(62), CH 할당부(63), 압축 후보 검출기(64), 관리 테이블 업데이트부(65), NAND 제어기(66A 내지 66F), 데이터 버퍼(67), 압축 판독 큐(queue)(68) 및 관리 테이블(69)을 포함한다. 호스트 인터페이스부(60)의 기능은, 프로세서(51)에 의한 프로그램의 실행과 SATA/SAS 인터페이스(55)의 기능에 의해 실현된다. 어드레스 변환부(62), CH 할당부(63), 관리 테이블 업데이트부(65), 압축 후보 검출기(64), 버퍼 제어기(61)의 기능은, 프로세서(51)가 프로그램을 실행하는 경우에, 실현된다. NAND 제어기(66A 내지 66F)의 기능은, NAND 제어기(57A 내지 57F)에 각각 대응하며, 프로세서(51)에 의한 프로그램의 실행과 NAND 제어기(66A 내지 66F)에 각각 대응하는 NAND 제어기(57A 내지 57F)의 기능에 의해 실현된다. NAND 제어기(66A 내지 66F)는, 채널(CH0 내지 CH5)이 각각 할당된 반도체 메모리 소자(58A 내지 58F)에 1대1 대응 방식으로 대응한다. NAND 제어기(66A 내지 66F)를 서로 구별할 필요가 없는 경우에는, 이들은 단순히 NAND 제어기(66)로서 기재될 수 있다. 데이터 버퍼(67), 압축 판독 큐(68) 및 관리 테이블(69)은 예를 들어 DRAM(54)에 기억된 정보이다.
호스트 인터페이스부(60)는 호스트와 반도체 메모리 장치(50) 사이의 통신을 제어하는 인터페이스이다. 호스트 인터페이스부(60)는, 호스트로부터 송신된 커맨드를 수신한다. 그 커맨드가 논리 블록 어드레스가 지정된 데이터의 기록을 요구하는 경우, 호스트 인터페이스부(60)는 그 커맨드(기록 커맨드로 지칭됨)를 후술되는 어드레스 변환부(62)에 송신한다. 기록이 요구된 데이터 사이즈가 페이지 사이즈 이하이면, 호스트 인터페이스부(60)는 그 데이터를 후술되는 버퍼 제어기(61)에 송신한다. 데이터의 사이즈가 페이지 사이즈 보다 더 큰 경우, 호스트 인터페이스부(60)는 그 데이터를 페이지 단위로 분할하여, 그 분할된 데이터(분할 데이터로 지칭됨)를 버퍼 제어기(61)에 송신한다. 이는 논리 블록 어드레스와 물리 블록 어드레스 사이의 변환이 페이지 단위로 행해지기 때문이다. 예를 들어, 호스트 인터페이스부(60)는 128 KB의 데이터를 32 개의 4 KB 데이터로 분할한다. 기록 커맨드에 응답하여 버퍼 제어기(61)에 송신되는 데이터 또는 분할 데이터는 설명의 편의를 위하여 기록 대상 데이터로 지칭된다.
호스트로부터 송신된 커맨드가 논리 블록 어드레스가 지정된 데이터의 판독을 요구하는 경우에, 판독이 요구된 데이터의 사이즈가 페이지 사이즈 이하이면, 호스트 인터페이스부(60)는 커맨드(판독 커맨드로 지칭됨)를 어드레스 변환부(62)에 송신한다. 판독이 요구된 데이터의 사이즈가 페이지 사이즈보다 더 큰 경우에, 호스트 인터페이스부(60)는 페이지 단위로 데이터의 판독을 요구하는 커맨드(판독 커맨드)를 어드레스 변환부(62)에 송신한다. 호스트 인터페이스부(60)는 호스트로부터 송신된 커맨드에 의해 지정된 논리 블록 어드레스를 이용함으로써 판독 대상의 각 데이터의 논리 블록 어드레스를 계산하여, 계산된 논리 블록 어드레스의 데이터를 판독하도록 요구하는 판독 커맨드를 어드레스 변환부(62)에 송신한다. 호스트 인터페이스부(60)는 후술하는 버퍼 제어기(61)에 의해서 데이터 버퍼(67)의 지정 영역에 기억된 판독 대상의 데이터를 판독하고, 그 데이터를 호스트에 송신한다.
관리 테이블(69)은, 포워드 룩업 테이블 및 비트 벡터 테이블을 포함한다. 포워드 룩업 테이블에는 내부에 서로 연관된 식별 정보 및 영역 지정 정보가 저장된다. 상기 식별 정보는 기록 대상 데이터와 용장 정보를 연관시키기 위한 것이며, 영역 지정 정보는 서로 연관되는 기록 대상 데이터 및 용장 정보가 기록되는 반도체 메모리 소자(58) 내의 복수의 기억 영역의 각각을 지정한다. 포워드 룩업 테이블은 기록 대상의 논리 어드레스와 반도체 기억 소자(58)에서 기록 대상 데이터가 기억되는 물리적인 기억 위치를 나타내는 물리 어드레스 사이의 연관 관계를 나타낸다. 이러한 포워드 룩업 테이블은, 호스트에 의해 지정된 논리 어드레스에 대응하는 데이터가 기억되는 반도체 기억 소자(58)의 위치를 나타내는 물리 어드레스를 지정하는 시점에서 사용된다. 도 4는 포워드 룩업 테이블의 데이터 구성을 나타내는 도면이다. 도 4에 도시된 바와 같이, 포워드 룩업 테이블은 LBA 테이블 및 논리적/물리적 변환 테이블을 갖는다. LBA 테이블은, 논리 어드레스를 인덱스로서 포함하고, 채널 번호, 페이지에 부여된 페이지 번호 및 데이터가 기억되는 논리 블록에 부여된 논리 블록 번호를 포함하는 엔트리를 구비한다.
논리 블록 번호는, 기록 대상 물리 블록 및 용장 정보 물리 블록을 서로 연관시키는 식별 정보이다. 고유한 번호인 논리 블록 번호에는 블록들이 생성되는 순서로 각 블록에 부여된다. 채널 번호는 이 실시형태에서 CHO 내지 CH4이며, 논리 블록 어드레스와 연관되는 데이터가 기억되는 물리 블록을 포함하는 반도체 메모리 소자(58)가 어느 채널에 연결되어 있는지를 나타낸다. 페이지 번호는 논리 블록 어드레스와 연관되는 데이터가 기억되는 논리 블록 번호 및 채널 번호에 의해 식별되는 물리 블록의 페이지가 저장되는 것을 나타낸다. 페이지 번호는 블록 블록 어드레스의 순서로 주어질 수 있고 또는 물리 블록 어드레스 자체는 예를 들어 페이지 번호로서 주어질 수 있다.
논리적/물리적 변환 테이블은 기록 대상 데이터와 용장 정보가 기록되는 반도체 메모리 소자(58) 내의 복수의 기억 영역을 특정하는 영역 특정 정보이고, 논리 블록 번호 및 그 논리 블록 번호와 연관되는 채널들의 물리 블록을 서로 대응시키기 위하여 내부에 기억한다. 논리적/물리적 변환 테이블은 논리 블록 번호를 인덱스로서 내부에 기억하고, 논리 블록과 연관되는 채널들의 물리 블록의 어드레스(물리 블록 어드레스)가 기억된다. 이러한 구성에 있어서, 하나의 논리 블록 어드레스에 대응되는 LBA 테이블의 엔트리에 기억되는 논리 블록 번호를 인덱스로서 이용하여, 그 인덱스로, 상기 논리 블록에 관한 논리적/물리적 변환 테이블의 엔트리를 지정한다. 다음으로, 논리적/물리적 변환 테이블의 엔트리에 기억되는 물리 블록들 중에서 LBA 테이블의 엔트리에 기록되는 채널 번호의 채널에 접속되는 반도체 메모리 소자(58)의 물리 블록을 지정한다. 논리 블록 어드레스에 대응하는 데이터가 기록되는 페이지는, 상기 LBA 테이블의 엔트리에 포함되는 페이지 번호에 의해 지정된다.
전술한 바와 같이, 채널(CH0 내지 CH4)에는 호스트로부터 기록이 요구된 데이터가 페이지 단위로 기억되고, 채널(CH5)에는 오류 정정 코드를 구성하기 위하여 부가되는 용장 정보가 기록된다. 따라서, 논리적/물리적 변환 테이블의 각 엔트리에 의해 표시되는 채널(CH5)의 물리 블록 어드레스의 기억 영역에는 용장 정보가 기록된다. 이 용장 정보에 대응하는 논리 블록 어드레스는 존재하지 않으므로, 이 용장 정보에 관한 엔트리는 LBA 테이블에 기록되지 않는다. 용장 정보에 관한 정보는, 논리적/물리적 변환 테이블의 엔트리에 기록된다. 포워드 룩업 테이블은 기록 대상 데이터 및 용장 정보가 반도체 메모리 소자(58)에 기록될 때 마다 업데이트된다. 포워드 룩업 테이블을 업데이트하는 방법은 후술한다.
다음으로, 비트 벡터 테이블을 도 5를 참조하여 설명한다. 비트 벡터 테이블은, 논리 블록과 연관되는 물리 블록들 중에서, 채널(CHO 내지 CH5)의 각각의 각 물리 블록의 어느 페이지가 유효 데이터가 기록되는 페이지(유효 페이지로 지칭됨)인지를 물리 블록의 순서로 2진으로 나타내는 테이블이다. 각 페이지에 대한 2진 표시는 비트 벡터로 지칭된다. 비트 벡터의 값이“1”이면, 이는 페이지가 유효 페이지임을 의미하고, 비트 벡터의 값이“0”이면, 이는 페이지가 유효 페이지가 아니라는 것(무효인 것)을 의미한다. 초기 상태에서, 비트 벡터들의 값은 모두“0”으로 설정된다.
이 실시형태에서, 논리 블록과 연관되는 물리 블록 중에서, 기록 대상 데이터가 기록되는 채널은 5개의 채널(CH0 내지 CH4)이며, 하나의 물리 블록이 64 페이지를 포함한다고 가정하면, 하나의 논리 블록은 320 페이지를 포함한다. 따라서, 대응하는 비트 벡터의 수는, 논리 블록 당 320개이다. 도 5에 도시된 바와 같이, 비트 벡터 테이블은, 각 논리 블록에 대하여, 전술한 논리 블록 번호를 인덱스로서 포함하고, 논리 블록 번호가 부여된 논리 블록과 연관되는 채널(CH0 내지 CH4)의 각 물리 블록에 포함되는 각 페이지와 연관되는 비트 벡터, 및 카운터를 포함한다. 이 실시형태에서는, 논리적/물리적 변환 테이블의 인덱스와 비트 벡터 테이블의 인덱스가 일치하도록, 논리적/물리적 변환 테이블의 엔트리와 비트 벡터 테이블의 비트 벡터가 미리 배치되어 있다. 도 5에 있어서, 좌측으로부터, 채널(CH0)의 제1 페이지, 제2 페이지,..., 및 최종 페이지, 채널(CH1)의 제1 페이지, 제2 페이지,..., 및 최종 페이지와 같은 방식으로, 비트 벡터는 채널(CH0 내지 CH4)의 각 물리 블록의 페이지 순서로 배치된다. 카운터는 값이“1”인 비트 벡터의 총수를 나타낸다. 대응하는 비트 벡터가 값“1”을 가지는 페이지가 유효 페이지이므로, 카운터는 논리 블록 내의 유효 페이지의 수를 나타낸다. 이러한 구성에 있어서, 비트 벡터 테이블은 호스트가 데이터의 기록을 요구할 때 마다 업데이트된다. 비트 벡터 테이블을 업데이트하는 방법은 후술한다.
도 3에 대한 설명으로 되돌아간다. 어드레스 변환부(62)는, 호스트 인터페이스부(60)로부터 커맨드를 수신한다. 그 커맨드가 판독 커맨드인 경우, 어드레스 변환부(62)는 판독 커맨드에 의해 지정된 논리 블록 어드레스를 이용하여 관리 테이블(62) 내의 포워드 룩업 테이블을 참조하고, 판독 커맨드에 의해 판독이 요구된 데이터가 기록되는 채널 및 페이지의 물리 블록 어드레스를 결정한다. 어드레스 변환부(62)는 채널 및 물리 블록 어드레스를 지정하여, 데이터를 판독하도록 요구하는 커맨드를 CH 할당부(63)를 통하여 NAND 제어기(66)에 송신한다. 이와 반대로, 호스트 인터페이스부(60)로부너 수신된 커맨드가 기록 커맨드인 경우, 어드레스 변환부(62)는 후술되는 CH 할당부(63)에 기록 커맨드를 송신한다.
후술되는 압축 판독 큐(68)에 기억된 압축 판독 커맨드에 응답하여, 어드레스 변환부(62)는 압축 판독 커맨드에 의해 지정된 물리 어드레스를 가진 유효 페이지의 데이터(유효 데이터)를 판독하도록 요구하는 커맨드를, 포워드 룩업 테이블을 참조하여, 유효 페이지를 포함하는 물리 블록을 가진 반도체 메모리 소자(58)가 접속되는 채널에 대응하는 NAND 제어기(66)에 송신한다. 상기 유효 데이터는 NAND 제어기(66)를 통하여 반도체 메모리 소자(58)로부터 판독되어, 버퍼 제어기(61)를 통하여 데이터 버퍼(67)에 기억된다. 어드레스 변환부(62)는 유효 데이터를 기록하도록 요구하는 커맨드(압축 기록 커맨드로 지칭됨)를 CH 할당부(63)에 송신한다.
CH 할당부(63)는 어드레스 변환부(62)로부터 커맨드를 수신하고, 그 커맨드가 기록 커맨드인 경우, 기록 대상 데이터를 기록하는 채널을 결정한다. 예를 들어, CH 할당부(63)는, 용장 정보가 기록되는 채널(이 경우에는, 채널 CH5) 이외의 채널로, 4 KB 마다 라운드 로빈 방식으로 기록 동작을 수행하고, 라운드 로빈의 순서에 따라 데이터가 기록되는 채널을 결정한다. 그 후, CH 할당부(63)는, 기록 대상 데이터를 기록하도록 요구하는 커맨드를 결정된 채널에 대응하는 NAND 제어기(66)에 송신한다. 이와 반대로, 어드레스 변환부(62)부터의 커맨드에 의해서, 채널 및 물리 블록 어드레스가 지정된 데이터의 판독이 요구되는 경우, 지정된 채널에 대응하는 NAND 제어기(66)에, 물리 블록 어드레스가 지정된 데이터를 판독하도록 요구하는 커맨드를 송신한다. 어드레스 변환부(62)로부터 수신된 커맨드가 압축 기록 커맨드인 경우에, CH 할당부(63)는, 라운드 로빈의 순서에 따라서, 데이터가 기록될 채널을 결정하여, 유효 데이터를 기록하도록 요구하는 커맨드를, 상기 결정된 채널에 대응하는 NAND 제어기(66)에 송신한다.
NAND 제어기(66)는 CH 할당부(63)로부터 커맨드를 수신하여, 그 커맨드에 따라 대응하는 반도체 메모리 소자(58)에 액세스한다. 구체적으로는, 그 커맨드가 데이터를 기록하도록 요구하는 경우, NAND 제어기(66)는, 버퍼 제어기(61)를 통하여 기록 대상 데이터를 획득하여, 그 기록 대상 데이터를 반도체 메모리 소자(58)에 기록한다. 기록에 있어서, NAND 제어기(66)는, 대응하는 반도체 메모리 소자(58)의 소거 완료된 블록에서의 미기록된 페이지로부터, 페이지 마다 기록 위치를 순차적으로 도시하는 기록 포인터를 설정하여, 기록 포인터에 의해 표시되는 위치의 페이지에 기록 대상 데이터를 기록한 후, 기록이 행해진 페이지에 이어지는 다음 페이지인 미기록 페이지의 위치를 도시하는 기록 포인터를 업데이트한다. 따라서, 기록 포인터의 값은 다음 기록 위치를 순차적으로 도시하기 위하여 변경된다. 예를 들어, 각 채널에서 15 비트의 물리 블록 어드레스에 의해 블록이 식별되고, 그 블록이 64페이지를 포함하는 경우, 기록 포인터는 합계 15 + 6 = 21 비트를 가진다.
여기서, 기록 대상 데이터 및 용장 정보의 데이터 구성에 대하여 설명한다. NAND 제어기(66)는, 기록 대상 데이터 자체의 오류를 검출하여 정정하기 위한 오류 정정 코드(페이지 ECC로 지칭됨) 및 기록 커맨드에 의해서 지정된 논리 블록 어드레스를 기록 대상 데이터에 부가한다. 페이지 ECC는, 데이터의 오류를 검출하기 위한 CRC 코드와, 데이터 오류를 정정하는 ECC 코드와 같은 코드를 포함한다고 가정한다. 페이지 ECC가 CRC 코드도 포함하는 이유는, 부적절한 데이터에 대하여 데이터가 정정되는 경우에 오정정의 가능성이 존재하기 때문이다. 도 6는 용장 정보가 부가된 기록 대상 데이터를 나타내는 도면이다. 전술된 바와 같이 결정된 채널의 반도체 메모리 소자(58)에 있어서, NAND 제어기(66)는, 이러한 페이지 ECC 및 논리 블록 어드레스를 부가한 기록 대상 데이터를, 전술한 바와 같이 결정된 각 채널의 반도체 메모리 소자(58) 내의 기록 포인터에 의해 표시되는 페이지에 기록한다. 기록 대상 데이터는 페이지 단위의 사이즈를 가진다. 반도체 메모리 소자(58)의 페이지 사이즈는, 기록 대상 데이터 및 부가된 페이지 ECC 및 논리 블록 어드레스를 포함하는 전체 데이터의 사이즈와 동일하다고 가정한다. 각 분할 데이터의 논리 블록 어드레스는 기록 커맨드에 의해 지정된 논리 블록 어드레스에 기초하여 각 NAND 제어기(66)에 의해 계산된다. 이와 반대로, 오류 정정 코드를 구성하기 위하여 계산된 용장 정보가 기록되는 채널(CH5)에 대응하는 NAND 제어기(66F)는, 용장 정보 자체의 오류를 검출하여 정정하기 위한 페이지 ECC를 용장 정보에 부가한다. NAND 제어기(66F)는 페이지 ECC가 페이에 부가되는 용장 정보를 기록 포인터에 의해 도시된 반도체 메모리 소자(58F)에 기록한다.
다음으로, 기록 대상 데이터로서의 복수의 분할 데이터를 라운드 로빈 처리에 의해 채널(CH0 내지 CH5)에 기록하는 것을 설명한다. 도 7은 라운드 로빈 처리에 의해 수행되는 기록을 설명하기 위한 도면이다. 도면의 간략화를 위하여, 분할 데이터에 부가된 논리 블록 어드레스는 도시하지 않는다. 도면에 도시된 바와 같이, 분할 데이터는, 시각 T1에서 채널 CH0에 최초의 분할 데이터 D1이 기록되고, 시각 T2에서 채널 CH1에 다음 분할 데이터 D2가 기록되도록 하는 방식으로, 채널 CH0에서부터 채널 CH4까지 라운드 로빈 방식으로 순차적으로 기록된다. 시각 T5에서 채널 CH4에 분할 데이터 D5가 기록되는 경우, 시각 T1에서 채널 CH0에 기록된 분할 데이터 D1, 시각 T2에서 채널 CH1에 기록된 분할 데이터 D2, 시각 T3에서 채널 CH2에 기록된 분할 데이터 D3, 시각 T4에서 채널 CH3에 기록된 분할 데이터 D4 및 시각 T5에서 채널 CH4에 기록된 분할 데이터 D5의 패리티 P가 용장 정보로서 계산되어, 그 용장 정보 P가 채널 CH5에 기록된다. 추가적으로 분할 데이터를 기록하는 할때에는, 채널(CH0)로부터 라운드 로빈 방식으로 데이터가 기록된다. 라운드 로빈 방식으로 분할 데이터를 기록함으로써, 채널의 기록 동작이 균일하게 수행된다. 도면의 일례에서, 시간의 경과에 대하여 채널의 순서로 데이터가 기록되는 상태를 도시한다. 그러나, 본 발명은 이러한 일례로 제한되지 않는다. 2 개 이상의 채널에 데이터를 동시에 기록할 수 있다.
다음으로, 오류 정정 코드의 구성을 도 8을 참조하여 설명한다. 설명의 편의를 위하여, 도면에서, 채널(CHO 내지 CH4)의 각각에 기록되는 분할 데이터에 부가되는 논리 블록 어드레스는 도시하지 않는다. 도 8에 도시된 바와 같이, 채널 (CH5)에 대응하는 NAND 제어기(66F)는 채널(CH0 내지 CH4)에 기록된 데이터에서 오프셋이 동일한 위치의 바이트 끼리 배타적 OR 연산을 수행하고, 이렇게 계산된 값을 용장 정보로서 채널(CH5)의 반도체 메모리 소자(58F)에서 동일한 오프셋 위치에 기록한다. 즉, 오류 정정 코드는, 채널(CH0 내지 CH5)에 있어서 오프셋이 동일한 위치의 바이트에 의해 구성된다.
도 3의 설명으로 되돌아간다. CH 할당부(63)으로부터 수신된 커맨드가 특정 물리 블록 어드레스를 가진 데이터를 판독하도록 요구하는 경우, NAND 제어기(66)는 물리 블록 어드레스를 이용하여 반도체 메모리 소자(58)의 물리 블록 어드레스에 대응하는 위치로부터 데이터를 판독하고, 그 판독된 데이터를 버퍼 제어기(61)에 송신한다. 반도체 메모리 소자(58)로부터 판독된 데이터에 오류가 있으면, NAND 제어기(66)는 오류를 검출하여 정정한다. 데이터의 오류를 검출하여 정정하는 방법은 후술한다. 어드레스 변환부(62)로부터 수신된 커맨드가 특정 물리 블록 어드레스를 가진 유효 페이지의 데이터(유효 데이터)를 판독하도록 요구한 경우, NAND 제어기(66)는 물리 블록 어드레스를 이용하여 반도체 메모리 소자(58)의 물리 블록 어드레스에 대응하는 페이지에 기록되는 데이터를 판독하고, 그 판독된 데이터를 데이터 버퍼(67)에 기억한다. CH 할당부(63)로부터 수신된 커맨드가 유효 데이터를 기록하도록 요구하는 경우, NAND 제어기(66)는 버퍼 제어기(61)를 통하여 기록 대상 유효 데이터를 취득하여 그 유효 데이터를 반도체 메모리 소자(58)에 기록한다.
압축 후보 검출기(64)는 관리 테이블(69)에 포함되는 비트 벡터 테이블을 참조하고, 압축의 후보가 되는 논리 블록을 결정하여, 논리 블록 내의 유효 페이지의 물리 블록 어드레스를 지정하여 상기 유효 페이지를 판독할 것을 요구하는 커맨드(압축 판독 커맨드로 지칭됨)를 압축 판독 큐(68)에 송신한다.
데이터 버퍼(67)는 기록 대상 데이터를 기억하는 버퍼이다. 압축 판독 큐(68)는 압축에 유효한 페이지를 판독할 것을 요구하는 커맨드를 기억하는 선입 선출형 버퍼이다.
버퍼 제어기(61)는 데이터 버퍼(67)를 복수의 영역으로서 관리하고, 그 커맨드에 대응하는 데이터가 기억되는 영역들을 관리한다. 구체적으로, 버퍼 제어기(61)는 기록 커맨드에 응답하여 호스트 인터페이스부(60)로부터 송신된 기록 대상 데이터를 데이터 버퍼(67)에 기억시켜, CH 할당부(63)에 의해 기록되도록 결정된 채널에 대응하는 NAND 제어기(66)에 기록 대상 데이터를 송신한다. 기록 대상 데이터는 NAND 제어기(66)를 통하여 반도체 메모리 소자(58)에 기록된다. 버퍼 제어기(61)는, 판독 커맨드에 응답하여 NAND 제어기(66)로부터 송신된 데이터를 데이터 버퍼(67)의 지정 영역에 기억시킨 후, 그 데이터를 호스트 인터페이스부(60)에 송신한다. 데이터는 호스트 인터페이스부(60)를 통하여 호스트에 송신된다. 압축 판독 커맨드에 응답하여, 버퍼 제어기(61)는 NAND 제어기(66)를 통하여 반도체 메모리 소자(58)로부터 판독된 데이터를 데이터 버퍼(67)에 기억시킨다.
논리 블록 어드레스가 지정된 데이터를 기록하도록 요구하는 커맨드(기록 커맨드)가 호스트로부터 수신되는 경우에, 관리 테이블 업데이트부(65)는 포워드 룩업 테이블을 참조하고, 비트 벡터 테이블을 업데이트하고, 추가적으로 포워드 룩업 테이블을 업데이트한다. 구체적으로, 관리 테이블 업데이트부(65)는 우선 포워드 룩업 테이블을 참조하여 논리 블록 어드레스에 대응하는 물리 블록 어드레스를 찾는다. 즉, 관리 테이블 업데이트부(64)는 논리 어드레스와 연관되는 데이터를 물리 블록의 어느 페이지에 기록하고 있느냐를 조사한다. 논리 블록 어드레스와 연관되는 물리 어드레스 블록이 포워드 룩업 데이터에 기억되지 않으면, 논리 블록 어드레스와 연관된 데이터의 기록은 행해지지 않는다. 이 경우에, 관리 테이블 업데이트부(65)는, 비트 벡터 테이블 내에서, 논리 블록 어드레스와 연관되는 기록 대상 데이터가 기록되는 페이지에 대응하는 비트 벡터의 값을“1”로 설정한다. 기록 대상 데이터가 기록되는 페이지는 기록 포인터에 의해 표시된다. 관리 테이블 업데이트부(65)는 상기 페이지를 포함하는 물리 블록과 연관되는 논리 블록의 유효 페이지의 수의 카운터의 값을 1만큼 증분시킨다.
이와 반대로, 관리 테이블 업데이트부(65)가 포워드 룩업 테이블을 참조하는 경우에 논리 블록 어드레스와 연관되는 물리 블록 어드레스가 포워드 룩업 테이블에 존재하면, 논리 블록 어드레스와 연관되는 데이터의 기록이 이전에 수행된다. 이 경우에, 현재의 기록을 위한 기록 커맨드로 인해 이전에 기록된 데이터를 무효로 할 필요가 있다. 이를 위하여, 관리 테이블 업데이트부(65)는 기록 커맨드에 의해 지정된 논리 블록 어드레스에 대하여 참조된 포워드 룩업 테이블의 엔트리들에 기억된 물리 블록 어드레스의 페이지에 대응하는 비트 벡터의 값을“0”으로 설정한다. 또한, 관리 테이블 업데이트부(65)는 페이지를 포함하는 물리 블록과 연관되는 논리 블록의 유효 페이지의 수를 나타내는 카운터의 값을 1만큼 감분시킨다. 관리 테이블 업데이트부(65)는 기록 대상 데이터가 기록되는 페이지에 대응하는 비트 벡터의 값을“1”로 설정하고, 페이지를 포함하는 물리 블록과 연관되는 논리 블록의 유효 페이지의 수를 나타내는 카운터의 값을 1만큼 증분시킨다. 데이터의 기록이 수행될 때 마다 업데이트를 수행함으로써, 비트 벡터 테이블 및 유효 페이지의 수를 나타내는 카운터는 항상 유효 페이지의 위치 및 유효 페이지의 수를 나타낸다. 최종적으로, 관리 테이블 업데이트부(65)는, 기록 대상 데이터가 기록되는 물리 블록 어드레스를 논리 블록 어드레스에 대응하는 포워드 룩업 테이블의 엔트리에 기록한다.
다음으로, 실시형태에 따른 반도체 메모리 장치(50)에 의해 수행되는 처리의 절차를 설명한다. 먼저, 호스트로부터의 기록 커맨드에 응답하여 반도체 메모리 장치(50)에 의해 반도체 메모리 소자(58)에 기록 대상 데이터를 기록하는 절차를 도 9를 참조하여 설명한다. 기록을 시작하기 전에, 반도체 메모리 장치(50)는 채널에 대한 자유 블록을 미리 확보해 둔다. 논리 블록 어드레스가 지정된 데이터를 기록하도록 요구하는 기록 커맨드가 호스트로부터 수신되는 경우(단계 S1), 반도체 메모리 장치(50)는 채널들의 각각에서 하나의 자유 블록을 선택하여, 채널(CH0 내지 CH5)의 자유 블록을 연관시킴으로써 논리 블록을 구성한다. 논리 블록 어드레스가 지정된 데이터를 기록하도록 요구하는 기록 커맨드가 호스트로부터 수신되고, 동작중인 논리 블록에 남겨지는 미기록 페이지가 존재하지 않는 경우, 반도체 메모리 장치(50)는 자유 블록을 확보할 수 있다. 동작중인 논리 블록에 남겨지는 어떤 미기록 페이지가 존재하는 경우, 반도체 메모리 장치(50)는 자유 블록을 확보 할 수 없고, 논리 블록의 미기록 페이지에 데이터를 기록한다. 반도체 메모리 장치(50)는 논리 블록에 논리 블록 번호를 부여하고, 상기 논리 블록 번호를 인덱스로서, 채널들의 물리 블록들 중에서 그 논리 블록과 연관되는 각각의 물리 블록 어드레스를 논리적/물리적 변환 테이블에 기록한다. 이 때, 반도체 메모리 장치(50)는, 논리적/물리적 변환 테이블의 인덱스를 이용하여 논리 블록과 연관되는 각 물리 블록의 비트 벡터를 참조할 수 있도록, 논리적/물리적 변환 테이블 엔트리의 정렬 순서로, 논리적/물리적 변환 테이블 엔트리 내에서의 채널들의 물리 블록의 물리 블록 어드레스의 정렬 순서로 배치하고, 비트 벡터 테이블 내의 비트 벡터를 배치한다. 반도체 메모리 장치(50)는, 논리 블록과 연관되는 물리 블록 어드레스와 함께, 각 물리 블록에서, 데이터가 기록되는 각 물리 블록의 페이지를 나타내는 기록 포인터를 각 채널마다 설정한다. 기록을 시작하기 이전에, 반도체 메모리 장치(50)는 채널의 선두의 물리 블록의 제1 페이지를 나타내기 위하여 각 채널의 기록 포인터를 설정한다.
반도체 메모리 장치(50)는, 기록 커맨드에 의해 기록되도록 요구된 데이터의 사이즈가 페이지 사이즈 이하인지 여부를 결정한다(단계 S2). 페이지 사이즈가 페이지의 사이즈 이하인 경우에(단계 S2에서 YES), 반도체 메모리 장치(50)는 데이터 버퍼(67)에 데이터(기록 대상 데이터)를 기억시킨다(단계 S4). 이와 반대로, 기록 커맨드에 의해 기록되도록 요구된 데이터의 사이즈가 페이지 사이즈 보다 더 큰 경우에(단계 S2에서 NO), 반도체 메모리 장치(50)는 데이터를 페이지 단위로 분할하고(단계 S3), 분할된 데이터(기록 대상 데이터)를 데이터 버퍼(67)에 기록한다(단계 S4).
반도체 메모리 장치(50)는, 기록 커맨드에 의해 지정된 논리 블록 어드레스에 기초하여 포워드 룩업 테이블을 참조하여, 기록 대상 데이터의 논리 블록 어드레스에 대응하는 물리 블록 어드레스가 이미 그 내부에 기록되어 있는 경우, 반도체 메모리 장치(50)는, 예를 들어 그 물리 블록 어드레스를 이전의 물리 블록 어드레스로서 기억한다(단계 S5). 반도체 메모리 장치(50)는 기록 대상 데이터가 라운드 로빈 방식으로 기록되는 채널들을 결정하고(단계 S6), 결정된 채널의 반도체 메모리 소자(58)에 있어서 기록 포인터에 의해 표시되는 페이지에, 페이지 ECC 및 논리 블록 어드레스가 부가된 기록 대상 데이터를 기록한다(단계 S7). 그 후, 반도체 메모리 장치(50)는 기록 대상 데이터가 기록되는 페이지에 이어지는 다음 미기록 페이지를 표시하도록 각 채널의 기록 포인터를 업데이트한다(단계 S8).
도 10은 채널(CH0)에서, 분할 데이터가 기록 대상 데이터로서 기록되는 상태를 나타내는 도면이다. 먼저, 시각 t0에서, 자유 블록이 확보된다. 시각 t1에서, 최초의 분할 데이터(D1)가, 시각 t0에서 확보된 자유 블록의 제1 페이지(선두 또는 말단)에 기록된다. 시각 t2에서, 라운드 로빈 방식으로 채널(CH0)의 제2 페이지에 새롭게 결정된 분할 데이터(D6)가 기록된다. 이와 유사하게, 시각 t3에서, 제3 페이지에 분할 데이터(D11)가 기록된다. 시각 t4에서, 제4 페이지에 분할 데이터(D 16)가 기록된다. 이러한 방식으로, 분할 데이터가 기록되는 페이지는, 논리 블록 어드레스와 관계없이, 물리 블록에서 오름 차순으로 결정된다. 기록 포인터는 데이터가 오름 차순으로 기록되는 페이지를 표시하기 위하여 기록이 수행될 때 마다 설정된다. 이 실시형태에서, 채널들에의 기록 동작은 라운드 로빈 방식으로 균일하게 수행되므로, 각 채널의 기록 포인터에 의해 표시되는 페이지 번호 사이의 차이는 최대로 1이다. 논리 블록의 최종 페이지에의 기록이 종료되는 경우, 채널들의 기록 포인터에 의해 표시되는 페이지 번호는 동일하다.
전술한 바와 같이, 호스트로부터의 기록 커맨드에 의해 지정된 논리 블록 어드레스의 값에 관계없이, 기록 대상 데이터를 기록한 페이지의 물리 블록 어드레스가 오름 차순으로 할당되고, 그 페이지에 데이터가 기록된다.
도 9의 설명으로 되돌아간다. 기록 대상 데이터가 기록됨에 따라, 반도체 메모리 장치(50)는, 기록 대상 데이터의 논리 블록 어드레스와 기록 대상 데이터가 기록된 페이지의 물리 블록 어드레스 사이의 연관 관계를 도 4에 예시된 포워드 룩업 테이블에 기록한다(단계 S9). 기록 대상 데이터가 분할 데이터이면, 반도체 메모리 장치(50)는 상기 분할 데이터의 물리 블록 어드레스의 각각을 기록 커맨드에 의해 지정된 논리 블록 어드레스에 기초하여 계산한다. 분할 데이터가 페이지 단위로 존재하므로, 반도체 메모리 장치(50)는 지정된 논리 블록 어드레스에 페이지 사이즈(4 KB)를 순차적으로 부가함으로써 획득된 값을 분할 데이터의 논리 블록 어드레스로서 계산한다. 그 후, 반도체 메모리 장치(50)는 논리 블록 어드레스, 기록 대상 데이터가 기록된 채널들 각각의 물리 블록과 연관되는 논리 블록의 논리 블록 번호, 및 기록 대상 데이터가 현재 처리에서 기록되는 채널 및 페이지를 나타내는 채널 번호 및 페이지 번호를 LBA 테이블에 기록한다. 전술한 예에서, 페이지 번호는 업데이트 이전의 기록 포인터의 하위 6비트에 의해 표시되므로, 그 값은 페이지 번호로서 사용될 수 있다. 기록 대상 데이터의 기록이 수행될 때 마다, 반도체 메모리 장치(50)는 전술한 바와 같이 포워드 룩업 테이블을 업데이트한다.
또한, 반도체 메모리 장치(50)는 비트 벡터 테이블을 참조하고, 단계 S5에서 DRAM(54)에 기억된 이전의 물리 블록 어드레스의 페이지에 대응하는 비트 벡터의 값을“0”으로 설정하고, 페이지를 포함하는 물리 블록과 연관되는 논리 블록의 유효 페이지의 수에 대한 카운터의 값을 감분시킨다(단계 S10). 이전 물리 블록 어드레스는 단계 S1O에서 수신된 기록 커맨드에 의해 지정된 논리 블록 어드레스와 관련하여 이전에 데이터가 기록된 페이지를 나타낸다. 또한, 반도체 메모리 장치(50)는 단계 S7에서 기록 대상 데이터가 기록되는 페이지에 대응하는 비트 벡터의 값을“1”로 설정하고, 그 페이지를 포함하는 논리 블록의 유효 페이지의 번호에 대한 카운터의 값을 1만큼 증분시킨다(단계 S11). 이러한 방식으로, 반도체 메모리 장치(50)는 기록 대상 데이터가 기록됨에 따라 비트 벡터 테이블을 업데이트한다.
단계 S7에서, 채널(CH0 내지 CH4)에의 기록 대상 데이터의 기록이 종료된 이후에, 반도체 메모리 장치(50)는 채널(CH0 내지 CH4)의 기록 대상 데이터에 있어서 오프셋 위치가 동일한 바이트끼리 배타적 OR 연산을 수행하고, 채널(CH5)에 있어서 동일한 오프셋 위치에 이 값을 기록함으로써, 용장 정보를 기록한다. 다른 방법으로, 반도체 메모리 장치(50)는 채널(CH0 내지 CH4))에 기록 대상 데이터를 기록하면서 배타적 OR 연산을 개시할 수 있다.
기록 포인터가 모든 채널(CH0 내지 CH5)의 블록의 마지막에 도달하고, 데이터가 논리 블록에 새롭게 기록될 수 없게 되는 경우에, 반도체 메모리 장치(50)는 새로운 논리 블록을 구성한다. 논리 블록을 구성하는 방법은 전술한 바와 같다. 또한, 분할 데이터 및 용장 정보를 새로운 논리 블록에 기록하는 방법도 전술한 바와 같다.
다음으로, 호스트부터의 판독 커맨드에 따라서 반도체 메모리 장치(50)에 의해 반도체 메모리 소자(58)로부터 데이터를 판독하는 절차를 도 11를 참조하여 설명한다. 반도체 메모리 장치(50)는, 논리 블록 어드레스가 지정된 데이터를 판독하도록 요구하는 판독 커맨드를 호스트로부터 수신하면(단계 S20), 판독 커맨드에 의해 판독되도록 요구된 데이터의 사이즈가 페이지 사이즈 이하인지 여부를 판정한다(단계 S21). 데이터의 사이즈가 페이지 사이즈 이하인 경우에(단계 S21에서 YES), 반도체 메모리 장치(50)는 판독 커맨드에 의해 지정된 논리 블록 어드레스를 이용함으로써 포워드 룩업 테이블의 LBA 테이블을 참조하여, 논리 블록 번호를 결정한다. 다음으로, 반도체 메모리 장치(50)는 결정된 논리 블록 번호를 이용함으로써 논리적/물리적 변환 테이블을 참조하여, 데이터가 판독되는 채널, 물리 블록 및 페이지를 결정한다(단계 S23). 반도체 메모리 장치(50)는 결정된 채널에 대응하는 반도체 메모리 소자(58)로부터 데이터를 판독한다(단계 S24).
이와 반대로, 판독 커맨드에 의해 판독되도록 요구된 데이터의 사이즈가 페이지 사이즈 보다 더 큰 경우(단계 S21에서 NO), 반도체 메모리 장치(50)는 판독될 데이터가 페이지 단위의 데이터가 되도록 판독을 분할한다. 즉, 반도체 메모리 장치(50)는 판독 커맨드에 의해 지정된 논리 블록 어드레스를 이용함으로써 판독되는 데이터의 논리 블록 어드레스의 각각을 계산한다(단계 S22). 반도체 메모리 장치(50)는 포워드 룩업 테이블의 LBA 테이블을 참조하여, 계산된 논리 블록 어드레스의 각각을 이용하여 논리 블록 번호의 각각을 결정한다. 다음으로, 반도체 메모리 장치(50)는 논리적/물리적 변환 테이블을 참조하고, 결정된 논리 블록 번호의 각각을 이용하여 데이터가 판독되는 채널, 물리 블록 및 페이지의 각각을 결정한다(단계 S23). 반도체 메모리 장치(50)는 결정된 채널에 대응하는 반도체 메모리 소자(58)로부터 데이터를 판독한다(단계 S24).
단계 S24에서 판독된 데이터의 정당성은 데이터에 부가된 페이지 ECC에 의해 보증된다. 즉, 반도체 메모리 장치(50)는 판독 데이터에 부가되는 페이지 ECC를 이용함으로써 데이터의 오류를 검출하고 그 오류를 정정할 수 있다. 그러나, 페이지 ECC로 정정될 수 없거나 또는 페이지 ECC로 오정정된 오류가 존재하는 경우에, 반도체 메모리 소자(58)에 고장이 발생하고, 데이터에 이상이 발생할 가능성이 있다. 이러한 경우에는(단계 S25에서 NO), 반도체 메모리 장치(50)는, 데이터의 판독시에 사용되는 논리 블록 어드레스를 이용하여, 포워드 룩업 테이블을 참조하고, 데이터가 판독되는 채널의 물리 블록과 연관되는 논리 블록을 결정하고(단계 S27), 결정된 논리 블록과 연관되는 다른 채널의 물리 블록에 기록되는 다른 데이터 및 용장 정보를 판독하고, 그 다른 데이터 및 용장 정보를 이용하여 정정할 수 없는 오류를 포함하는 데이터를 복원한다.
도 12는 예로서 채널(CH3)의 반도체 메모리 소자(58)에 발생한 고장으로 인해 이상이 발생한 데이터를 복원하는 상태를 도시한 도면이다. 구체적으로, 반도체 메모리 장치(50)는, 단계 S27에서 결정된 논리 블록과 연관되는 물리 블록로서 정정될 수 없는 오류 데이터를 판독하는 물리 블록 이외의 다른 채널의 물리 블록에 기록된 다른 데이터 및 용장 정보[채널(CH0, CH1, CH2, CH4)에 기록된 데이터 및 채널(CH5)에 기록된 용장 정보]를 판독한다. 반도체 메모리 장치(50)는, 다른 데이터 및 용장 정보에 있어서 동일한 오프셋으로 배타적 OR 연산 즉, 오프셋 위치가 동일한 바이트끼리 배타적 OR 연산을 수행함으로써 채널(CH3)의 데이터를 복원한다. 반도체 메모리 장치(50)는 복원한 데이터를 데이터 버퍼(67)에 기억시키고(단계 S28), 단계 S29로 진행한다.
오류가 있는 데이터가 판독되는 페이지에 이상이 발생할 가능성이 높으므로, 반도체 메모리 장치(50)는 복원된 데이터를 다른 페이지에 새롭게 기록한다. 반도체 메모리 장치(50)는 데이터의 판독시에 사용되는 논리 블록 어드레스를 이용하여 비트 벡터 테이블 및 포워드 룩업 테이블을 업데이트한다. 상기 테이블들을 업데이트하는 방법은 전술한 바와 같다. 업데이트의 결과로서, 오류가 있는 데이터가 판독되는 페이지의 비트 벡터는“0”으로 업데이트되고, 복원된 데이터가 기록되는 페이지의 비트 벡터는“1”로 업데이트되며, 판독 커맨드에 의해 지정된 논리 블록 어드레스에 대한 포워드 룩업 테이블의 엔트리에, 복원된 데이터가 기록되는 페이지의 물리 블록 어드레스가 기록된다.
단계 S24에서 판독된 데이터에 오류가 없는 경우에, 반도체 메모리 장치(50)는 지정된 영역의 데이터를 데이터 버퍼(67)에 기억시키고, 단계 S29로 진행한다. 단계 S24에서 판독된 데이터에 오류가 존재하는 경우에도, 반도체 메모리 장치(50)는 페이지 ECC로 데이터를 정정하고(단계 S26), 정정된 데이터를 데이터 버퍼(67)의 지정된 영역에 기억시키고, 단계 S29로 진행한다. 단계 S29에서, 반도체 메모리 장치(50)는 데이터 버퍼(67)의 지정된 영역에 기억된 데이터를 호스트에 송신한다.
단계 S20에서 수신된 판독 커맨드에 의해 복수의 데이터의 판독이 요구되는 경우, 반도체 메모리 장치(50)는 커맨드에 의해 지정된 논리 블록 어드레스에 따라서 다른 논리 블록과 연관되는 채널의 물리 블록으로부터 데이터를 판독할 수 있다. 전술한 바와 같이 데이터의 판독 시에 채널들이 독립적으로 액세스될 수 있으므로, 데이터는 호스트로부터의 요구에 응답하여 판독될 수 있고 응답성이 높게 호스트에 송신될 수 있다.
다음으로, 압축되는 대상의 논리 블록에 기록되는 유효 데이터를 자유 블록으로 이동시키는 절차를 도 13을 참조하여 설명한다. 반도체 메모리 장치(50)는 유효 페이지의 수의 최대값으로서“M=4096”을 설정하고, 비트 벡터 테이블에서의 각 논리 블록의 엔트리의 인덱스로서“K=0”을 설정한다(단계 S40). 반도체 메모리 장치(50)는 비트 벡터 테이블을 참조하여 각 논리 블록에 대한 유효 페이지 수의 카운터의 값을 순차적으로 하나씩 판독하고(단계 S41), 카운터의 값이 M보다 작은지 여부를 판정한다(단계 S42). 유효 페이지의 수의 카운터의 값이 M 이상인 경우(단계 S42에서 NO), 상기 장치는 단계 S44로 진행한다. 유효 페이지의 수의 카운터의 값이 M보다 작은 경우(단계 S42에서 YES), 반도체 메모리 장치(50)는 M의 값을 카운터의 값으로 대체하고, 단계 S41에서, 유효 페이지의 수의 카운터의 값이 판독된 엔트리의 인덱스의 값을 K로서 설정하고(단계 S43), 단계 S44로 진행한다.
단계 S44에서, 반도체 메모리 장치(50)는 비트 벡터 테이블의 모든 논리 블록들에 대하여 유효 페이지의 수의 카운터의 값이 판독되었는지 여부를 판정한다. 모든 논리 블록들에 대하여 유효 페이지의 수의 카운터의 값이 판독되는 경우에(단계 S44에서 NO), 반도체 메모리 장치(50)는 K의 값을 1만큼 증분시키고(단계 S45), 단계 S41로 되돌아간다. 단계 S41에서, 반도체 메모리 장치(50)는 비트 벡터 테이블에서 K의 순서로 아직 판독되지 않는 논리 블록의 유효 페이지의 수의 카운터의 값을 판독한다. 이와 반대로, 모든 논리 블록에 대하여 유효 페이지의 수의 카운터의 값이 판독된 경우(단계 S44에서 YES), 반도체 메모리 장치(50)는 논리적/물리적 변환 테이블에 있어서 압축 대상의 후보의 논리 블록의 인덱스로서 K의 값을 설정한다(단계 S46). 전술한 바와 같이, 논리적/물리적 변환 테이블의 인덱스를 이용하여 비트 벡터 테이블을 참조할 수 있도록, 엔트리들이 배치되므로, 비트 벡터 테이블에 있어서의 엔트리의 인덱스 K는 논리적/물리적 변환 테이블의 엔트리의 인덱스로서 사용될 수 있다. 반도체 메모리 장치(50)는 논리적/물리적 변환 테이블에 있어서 인덱스 K에 의해 표시되는 엔트리의 논리 블록과 연관되는 채널(CH0 내지 CH4)의 물리 블록의 각각에 대하여, 비트 벡터 테이블의 비트 벡터가“1”을 나타내는 페이지(유효 페이지)에 기억된 데이터(유효 데이터)를 결정하여, 데이터 버퍼(67)로부터 모든 유효 데이터를 판독한다. 반도체 메모리 장치(50)는 유효 데이터에 부가되는 논리 블록 어드레스를 추출한다(단계 S47).
반도체 메모리 장치(50)는 단계 S47에서 판독된 각 유효 데이터를, 전술한 바와 같이 기록 커맨드에 응답하여 수행되는 데이터의 기록과 유사한 방식으로 기록한다. 즉, 반도체 메모리 장치(50)는, 유효 데이터가 기록되는 채널을 채널들(CH0 내지 CH4)로부터 라운드 로빈 방식으로 결정하고, 그 유효 데이터를 상기 채널의 반도체 메모리 소자(58)의 소거가 행해진 블록의 기록 포인터에 의해 표시되는 페이지에 기록한다. 그 후, 반도체 메모리 장치(50)는 유효 데이터가 기록되는 페이지에 이어지는 다음의 미기록 페이지를 표시하도록 기록 포인터를 업데이트한다. 용장 정보는 채널들(CH0 내지 CH4)에 기록되는 데이터에 기초하여 계산되어, 채널(CH5)에 기록된다. 반도체 메모리 장치(50)는, 기록된 유효 데이터에 부가된 논리 블록 어드레스와 유효 데이터가 기록되는 페이지의 물리 블록 어드레스 사이의 연관 관계를 포워드 룩업 테이블에 기록하여 그 테이블을 업데이트한다(단계 S48). 포워드 룩업 테이블을 업데이트하는 방법은 전술한 바와 같다. 압축시에, 포워드 룩업 테이블을 업데이트함으로써, 데이터의 논리 블록 어드레스와 데이터의 물리 블록 어드레스 사이의 연관 관계를 항상 정규적으로 유지할 수 있다. 데이터에 논리 블록 어드레스가 부가되므로, 압축을 수행하는 경우에, 논리 블록 어드레스와 상기 데이터가 기록되는 물리 블록 어드레스 사이의 연관 관계를 용이하게 업데이트할 수 있다.
데이터 버퍼(67)에 적재되는 모든 유효 페이지의 데이터에 있어서 데이터 버퍼(67)로부터 판독이 완료되고(단계 S49에서 YES), 반도체 메모리 소자(58)로의 기록이 완료되면, 반도체 메모리 장치(50)는, 단계 S46에서 압축 대상의 후보로서의 논리 블록과 연관되는 채널들(CH0 내지 CH4)의 물리 블록에 대하여 소거 동작을 수행하여, 압축 처리를 종료한다.
압축 처리를 수행하는 타이밍은, 예를 들어 논리 블록의 구성시에 체크에 의해 획득되는 자유 블록의 수가 정해진 수 이하가 될 때의 타이밍일 수 있다.
전술한 바와 같이, 복수의 반도체 메모리 소자를 이용하여, 반도체 메모리 소자들 중 어느 하나가 고장인 경우에도 데이터를 액세스할 수 있는 구성에 있어서, 데이터는 페이지 단위로 기록된다. 페이지 사이즈보다 더 큰 데이터는 페이지 단위로 분할된다. 그 후, 분할된 데이터는, 반도체 메모리 소자(58)에 할당되고, 반도체 메모리 소자(58)로의 기록 동작들이 균일하게 수행되도록, 반도체 메모리 소자(58)의 각각의 페이지에 기록된다. 복수의 반도체 메모리 소자들의 페이지에 기록되는 데이터에 대한 용장 정보를 단일 반도체 메모리 소자의 페이지들에 기록함으로써, 복수의 반도체 메모리 소자들의 페이지에 의해 오류 정정 코드를 구성한다. 데이터 판독은 페이지 단위로 수행되고, 데이터에 이상이 발생하는 경우, 그 데이터가 기록된 반도체 메모리 소자(58)의 페이지에 이상이 발생했다고 간주하고, 이상 페이지를 포함하는 반도체 메모리 장치와 다른 반도체 메모리 소자 사이에서 구성된 오류 정정 코드를 이용하여 데이터를 복원한다.
이러한 구성에 따르면, 복수의 페이지(전술한 예에서는 5페이지)로의 데이터의 기록에 대하여, 데이터에 대응하는 용장 정보의 기록에 사용되는 페이지를, 데이터의 기록에 사용되는 페이지 보다 더 적은 페이지(전술한 예에서는 1페이지)로 억제할 수 있다. 이와 반대로, HDD의 RAID에 있어서, 1페이지의 데이터의 기록에 대하여, 그 데이터에 대응하는 용장 정보의 기록은 1페이지이다. 이 실시형태에서, 용장 정보의 기록은 1/N로 억제될 수 있다(전술한 예에서는 1/5). 전술한 바와 같이, NAND형의 반도체 메모리 소자에는 기록 횟수가 제한되므로, 용장 정보의 기록 횟수를 억제하면서, 반도체 메모리 장치(50)의 신뢰성을 향상시킬 수 있다.
HDD의 RAID에 있어서, 데이터에 이상이 발생하면, 그 데이터가 기억되는 전체 HDD에 이상이 발생했다고 간주하고, 그 HDD를 분리하고, 내부에 이상 데이터를 기억하는 HDD와 다른 HDD들 사이에 구성되는 오류 정정 코드를 이용하여 데이터를 복원한다. 이 실시형태에서, 데이터에 이상이 발생하는 경우에도, 전체 반도체 메모리 소자의 고장으로 취급하지 않고, 그 반도체 메모리 소자의 일부인 블록 또는 페이지의 고장으로 취급할 수 있다. 따라서, 더 작은 단위의 오류도 처리할 수 있다. 전체 반도체 메모리 소자가 고장인 경우에도, 반도체 메모리 소자에 기록되는 데이터를, 내부에 이상 데이터를 기억하는 반도체 메모리 소자와 다른 반도체 메모리 소자들 사이에 구성되는 오류 정정 코드를 이용하여 복원할 수 있다. 따라서, 매우 높은 신뢰성을 실현할 수 있다.
이러한 구성에 있어서, 반도체 메모리 소자의 고장 등으로 인해 데이터에 이상이 발생하는 경우에도, 오류 정정 코드를 이용하여 데이터를 복원할 수 있다. 따라서, 반도체 메모리 장치(50)의 신뢰성을 향상시킬 수 있고, 기록 횟수가 제한되는 반도체 메모리 소자의 기록 횟수가 증가하는 것을 억제할 수 있다.
이 실시형태에서, 비트 벡터 테이블을 제공함으로써, 압축은 효율적으로 고속으로 수행될 수 있다. 압축을 수행하기 위하여, 반도체 메모리 장치(50)는 블록에서 유효 데이터가 기록되는 유효 페이지를 식별하고, 그 유효 페이지에 대응하는 논리 블록 어드레스를 획득하고, 그 유효 데이터를 이동시키고, 논리 블록 어드레스와 상기 데이터가 이동되는 페이지의 물리 블록 어드레스를 연관시키는 업데이트 처리를 수행해야 한다. 유효 페이지의 식별 및 물리 블록 어드레스의 업데이트는 포워드 룩업 테이블을 통하여 수행될 수 있다. 그러나, 포워드 룩업 테이블은 논리 블록 어드레스를 인덱스로서 이용한 검색에 최적화됨으로써 구성된다. 따라서, 압축을 수행할 때에 포워드 룩업 테이블을 통하여 유효 페이지의 식별 및 물리 블록 어드레스의 업데이트는 검색 시간에 있어서의 패널티를 증가시킨다.
압축 대상의 논리 블록은 유효 페이지의 수가 작은 것이 바람직하다. 그 이유는 압축에 의해 유효 페이지를 이동시킴으로써, 많은 자유 블록이 획득되기 때문이다. 유효 페이지의 수가 적은 논리 블록을 선택하기 위하여,“1”의 값을 가지는 비트 벡터의 수가 적은 엔트리를 선택할 수도 있다. “1”의 값을 가지는 비트 벡터의 수를 카운트하기 위하여. 예를 들어, 파풀레이션(population) 연산(워드에서“1”의 값을 가지는 비트수를 카운팅)을 제공할 수도 있다. 그러나, 엔트리의 비트폭이 큰 경우(예를 들어, 320비트), 1사이클로 비트수를 계산하는 것은 어렵게 된다. 따라서, 이 실시형태에서, 반도체 메모리 장치(50)는 비트 벡터의 값의 변화에 따라서, 도 5에 도시되는 유효 페이지의 수의 카운터의 값을 업데이트한다. 압축 대상의 논리 블록을 검색할 때는, 비트 벡터 테이블의 유효 페이지의 카운터의 최소수를 가지는 엔트리를 검색함으로써, 논리 블록을 획득한다. 유효 페이지의 수의 카운터의 값이 최소인 엔트리는, 모든 논리 블록에 관련되는 엔트리의 유효 페이지의 수의 카운터의 값의 각각을 한번 판독함으로써 검색될 수 있다. 따라서, 이 실시형태의 반도체 메모리 장치(50)에 있어서, 비트 벡터 테이블을 참조함으로써, 유효 페이지의 수가 적은 논리 블록을 용이하게 검색할 수 있고, 압축을 효율적으로 고속으로 수행할 수 있다.
[변형예]
본 발명은 전술한 실시형태로 제한되지 않지만, 본 발명의 사상을 벗어나지 않고 실행에 있어서 여러 가지 변형된 구성요소들로 구현될 수 있다. 또한, 본 발명은 실시형태에 개시되는 복수의 구성요소를 적절하게 조합시킴으로써 여러 가지 형태로 구현될 수 있다. 예를 들어, 실시형태에 제공되는 구성요소의 일부를 생략할 수도 있다. 또한, 다른 실시형태들의 일부 구성요소를 적절하게 조합할 수 있다. 또한, 이하의 일례로서 설명되는 여러 가지 변형예들이 구성될 수 있다.
전술한 실시형태에서, 반도체 메모리 장치(50)에서 실행되는 여러 가지 프로그램은 인터넷과 같은 네트워크에 접속된 컴퓨터에 저장되어, 네트워크를 통하여 다운로드함으로써 제공될 수 있다. 여러 가지 프로그램은 설치되거나 또는 실행될 수 있는 파일의 형식으로 CD-ROM, 플렉시블 디스크(FD), CD-R 또는 DVD(digital versatile disk)와 같은 컴퓨터 판독가능한 기록 매체에 기록될 수 있다.
전술한 실시형태에서, 프로세서(51)의 기능의 일부는 하드웨어에 의해 실현될 수 있다. 반도체 메모리 장치(50)는 복수의 프로세서(51)를 가질 수 있고, 전술한 기능은 복수의 프로세서(51)에 의해 실현될 수 있다. 이러한 구성에 있어서, 더 높은 처리 속도를 달성할 수 있다.
전술한 실시형태에서, 포워드 룩업 테이블 및 비트 벡터 테이블은 DRAM(54)에 기억되지만, 본 발명은 이것으로 제한되지 않는다. 예를 들어, 상기 테이블들은 반도체 메모리 소자(58)에 기억될 수 있고, 그 테이블들이 프로세서(51)에 의해 이용되는 경우에는 DRAM(54)에 캐시될 수 있다.
전술한 실시형태에 있어서, ECC 코드는 페이지 ECC로서 페이지 단위로 각 데이터에 부가된다. 그러나, ECC 코드는 페이지(예를 들어, 512 byte의 섹터 단위) 보다 더 작은 단위로 부가될 수 있다. 이러한 구성에 있어서, 페이지 보다 더 작은 단위로 데이터의 오류를 정정할 수 없는 경우에는, 그 데이터에 이상이 발생했다고 간주하고, 복수의 채널에 의해 구성된 오류 정정 코드를 이용함으로써 데이터를 복원한다.
전술한 실시형태에 있어서, 복수의 채널로 오류 정정 코드를 구성하는 단위를, 바이트로 설정했지만, 본 발명은 이것으로 제한되지 않고, 단위로서 바이트보다 더 큰 사이즈 또는 더 작은 사이즈를 이용할 수 있다. 또한, 오류 정정 코드로서, 패리티 코드를 이용하더라도, 본 발명은 이 패리티 코드로 제한되지 않는다. 용장 정보를 복수로 설정할 수 있고, 리드 솔로몬 코드를 사용할 수 있다. 리드 솔로몬 코드에 있어서, 복수의 반도체 메모리 소자(58)의 고장으로 인해 이상이 발생한 데이터를 복원할 수 있다.
전술한 실시형태에 있어서, 데이터가 기록되는 채널 수가 4개이고, 데이터에 대한 용장 정보가 기록되는 채널 수가 1개이며, 오류 정정 코드를 구성하는 채널 수가 5개이지만, 본 발명은 이것으로 제한되지 않는다. 또한, 전술한 실시형태에 있어서, 오류 정정 코드를 구성하는 용장 정보가 기록되는 채널이 채널(CH5)로 고정되어 있지만, 본 발명은 이 채널로 제한되지 않는다. 채널들은 오류 정정 코드를 구성하는 단위 마다 할당될 수 있다.
전술한 실시형태에 있어서, 상기 채널들은 반도체 메모리 소자(58)들과 1대1 대응하지만, 본 발명은 이것으로 제한되지 않는다. 채널들은 반도체 메모리 소자(58)와 1대 다수로 대응될 수 있는데, 즉 복수의 반도체 메모리 소자(58)가 하나의 채널에 할당될 수 있다. 이 경우에, 각각의 반도체 메모리 소자(58)를 식별하기 위한 식별 번호를 반도체 메모리 소자(58)에 할당한다. 식별 번호 및 물리 블록 어드레스는 각 채널의 각 블록에 대하여 기록된다. 예를 들어, 각 채널에 8개의 반도체 메모리 소자가 할당되면, 반도체 메모리 소자들을 식별하기 위한 3비트 및 각 반도체 메모리 소자에 포함되는 4096 개의 블록을 식별하기 위한 12비트를 포함한 합계 15비트가, 각 채널의 블록들의 각각에 대한 식별 번호 및 물리 블록 어드레스로서 기록된다.
전술한 실시형태에서, 논리적/물리적 변환 테이블의 실장을 간단히 하기 위하여, 논리적/물리적 변환 테이블의 엔트리의 수 및 각 채널의 블록들의 수를 동일하게 하는 것이 바람직하다. 논리적/물리적 변환 테이블의 엔트리의 수와 채널(CH0)의 물리 블록들의 수가 서로 동일하므로, 논리적/물리적 변환 테이블은, 논리 블록의 엔트리가 기록되는 위치를 채널(CH0)의 물리 블록의 물리 블록 수에 의해 결정할 수 있도록 구성될 수 있다. 물리 블록 번호는 예를 들어 채널에 포함되는 물리 블록들에 오름 차순으로 부여된다. 이 경우에, 논리적/물리적 변환 테이블의 인덱스로서 기능하는 논리 블록 번호로서, 채널(CH0)의 물리 블록의 물리 블록 번호를 설정할 수 있다. 다른 방법으로, 논리적/물리적 변환 테이블의 엔트리는 자유 리스트 구조에 기록될 수 있다.
전술한 실시형태에 있어서, 반도체 메모리 장치(50)는 반도체 메모리 소자(58)의 기록 대상 데이터에 논리 블록 어드레스를 부가한다. 그러나, 반도체 메모리 장치(50)는, 논리 블록 어드레스를 부가하는 대신에, 인덱스로서의 반도체 메모리 소자(58)에 기록된 데이터의 물리 블록 어드레스와 상기 데이터의 논리 블록 어드레스 사이의 연관 관계를 나타내는 물리적/논리적 변환 테이블(논리적/물리적 변환 테이블과는 다름)을 더 포함할 수 있다. 그 후, 압축시에, 반도체 메모리 장치(50)는 반도체 메모리 소자(58)로부터 판독된 유효 데이터의 물리 블록 어드레스를 이용하고, 물리적/논리적 변환 테이블을 참조하여 물리 블록 어드레스에 대응하는 논리 블록 어드레스를 획득하고, 그 획득된 논리 블록 어드레스를 이용한 압축의 결과로서 포워드 룩업 테이블을 업데이트할 수 있다.
전술한 실시형태에서, 기록 대상 데이터에 채널들을 할당할 때, 채널들(CH0 내지 CH4)중 하나 이상에 데이터를 할당한 이후에 기록 대상 데이터가 없는 상태가 정해진 시간 동안 지속되는 경우에, 상기 채널들(CH0 내지 CH4) 중에서 기록 대상 데이터가 할당되지 않는 채널에 있어서, 대응하는 페이지에 더미 데이터(예를 들어, 모든 비트가“0”인 데이터)를 기록하고, 채널들(CH0 내지 CH4)에 있어서 대응하는 페이지의 데이터를 이용하여 계산된 용장 정보를, 채널(CH5)의 대응하는 페이지에 기록한다. 이러한 구성에 있어서, 데이터가 채널들(CH0 내지 CH4)의 대응하는 페이지에 이미 기록된 채널의 데이터에 대하여 오류 정정 코드가 구성되지 않아, 데이터에 오류가 발생하는 경우, 데이터를 복원할 수 없다는 우려를 피할 수 있다.
본 발명에 따르면, 반도체 메모리 칩에 데이터를 기록하는 횟수가 증가하는 것을 억제하면서, 반도체 메모리 칩의 고장을 주소 지정할 수 있고, 신뢰성을 향상시킬 수 있다.
특정 실시형태들을 설명하였지만, 이러한 실시형태들은 단지 예로서 표현되었으며, 발명의 범위를 제한하도록 의도되지 않는다. 실제로, 여기서 설명되는 신규한 실시형태들은 여러 가지의 다른 형태로 구현될 수도 있고, 또한 여기서 설명되는 실시형태들의 여러 가지의 생략, 대체 및 변경이 본 발명의 사상을 벗어나지 않고 행해질 수 있다. 첨부된 청구 범위 및 그 등가물은 본 발명의 범위 및 사상 내에 포함되는 바와 같이 이러한 형태 또는 변형을 커버하도록 의도된다.

Claims (13)

  1. 정보 처리 장치로부터 기록이 요구된 데이터가 기록되는 복수의 반도체 메모리 칩을 구비하는 반도체 메모리 장치로서,
    상기 데이터는 페이지 단위의 복수의 제1 데이터들을 가지며,
    상기 반도체 메모리 장치는,
    복수의 반도체 메모리 칩의 각각에 있어서 소거가 행해진 기억 영역에서 기록이 수행될 위치를 나타내는 포인터를 설정하도록 구성되는 설정부;
    상기 제1 데이터들 각각을 복수의 상기 반도체 메모리 칩의 상기 포인터가 나타내는 위치에 기록하고, 상기 제1 데이터들을 이용하여 계산되고 상기 제1 데이터들의 오류를 정정하기 위하여 사용되는 용장 정보를 상기 제1 데이터들이 기록되는 반도체 칩들과는 다른 반도체 메모리 칩의 상기 포인터가 나타내는 위치에 기록하도록 구성되는 제어기; 및
    상기 제1 데이터들과 상기 용장 정보를 연관시키는 식별 정보와, 서로 연관된 상기 제1 데이터들과 상기 용장 정보가 기록되는 상기 반도체 메모리 칩 내의 복수의 기억 영역을 지정하는 영역 지정 정보를 서로 연관시켜 내부에 기억하도록 구성되는 기억부를 포함하고,
    상기 설정부는, 상기 반도체 메모리 칩 각각의 기억 영역에의 기록이 수행되는 경우, 상기 설정부는 상기 기록이 수행된 위치에 이어지는 새로운 위치를 나타내는 상기 포인터를 업데이트하는 것인 반도체 메모리 장치.
  2. 제1항에 있어서, 상기 제어기는 복수의 상기 반도체 메모리 칩의 각각에 있어서, 소거가 행해진 기억 영역에서의 미기록 위치에 상기 제1 데이터를 기록하는 것인 반도체 메모리 장치.
  3. 제1항 또는 제2항에 있어서,
    상기 제어기는,
    정보 처리 장치로부터 판독이 요구된 데이터를 상기 반도체 메모리 칩으로부터 판독하고,
    상기 반도체 메모리 칩으로부터 페이지 단위로 상기 제1 데이터를 판독하고, 상기 반도체 메모리 칩으로부터 판독된 상기 제1 데이터에 오류가 있는 경우, 상기 영역 지정 정보를 참조하여 상기 제1 데이터와 연관된 데이터와 상기 용장 정보를 판독하고,
    상기 연관된 데이터와 상기 용장 정보를 이용하여 상기 제1 데이터를 복원시키며,
    복원된 상기 제1 데이터를 상기 정보 처리 장치에 송신하는 것인 반도체 메모리 장치.
  4. 제3항에 있어서, 상기 제어기는, 상기 제1 데이터의 오류를 검출하는 오류 검출 코드를 부가한 상기 제1 데이터를 상기 반도체 메모리 칩의 기억 영역에 기록하며,
    상기 제1 데이터를 상기 반도체 메모리 칩의 상기 기억 영역으로부터 판독하고,
    상기 제1 데이터에 부가된 오류 검출 코드를 이용함으로써, 상기 제1 데이터의 오류를 검출하며,
    상기 제1 데이터의 오류가 검출된 경우에, 상기 영역 지정 정보를 참조함으로써, 상기 제1 데이터를 복원하는 것인 반도체 메모리 장치.
  5. 제1항에 있어서, 상기 제어기는, 기록이 요구된 데이터의 사이즈가 페이지 단위보다 더 큰 경우, 상기 데이터를 상기 페이지 단위로 분할하고,
    분할된 데이터들인 상기 제1 데이터들이 기록되는 반도체 메모리 칩들을, 복수의 상기 반도체 메모리 칩으로부터 각각 결정하며,
    상기 제1 데이터들을, 결정된 상기 반도체 메모리 칩들의 기억 영역에 기록하는 것인 반도체 메모리 장치.
  6. 제5항에 있어서, 상기 제어기는 상기 제1 데이터들이 기록되는 반도체 메모리 칩들을 라운드 로빈(round-robin) 방식으로 결정하는 것인 반도체 메모리 장치.
  7. 제1항 또는 제2항에 있어서, 상기 반도체 메모리 장치는 상기 정보 처리 장치에 사용되는 논리 블록 어드레스가 지정된 데이터를 기록하라는 요구를 수신하고,
    상기 기억부는, 내부에 상기 논리 블록 어드레스와, 상기 식별 정보와, 상기 제1 데이터 및 상기 용장 정보가 상기 반도체 메모리 칩들에 기록되는 위치를 나타내는 물리 어드레스인 상기 영역 지정 정보를 서로 연관시켜 기억하고,
    상기 반도체 메모리 장치는, 이전의 데이터 요구에서 지정된 논리 블록 어드레스와 동일한 논리 블록 어드레스를 가진 새로운 데이터를 기록하라는 요구에 응답하여 새로운 제1 데이터가 기록되는 경우, 상기 논리 블록 어드레스와 새로운 제1 데이터의 물리 블록 어드레스 사이의 연관 관계를 기억하도록 상기 기억부를 업데이트시키도록 구성되는 제1 업데이트부를 더 포함하는 것인 반도체 메모리 장치.
  8. 제7항에 있어서, 상기 제1 데이터는 각 페이지에서의 데이터이며,
    동일한 논리 어드레스에 대응하여 새로운 기록이 수행되는 경우, 이전에 기록이 수행된 페이지는 무효가 되고,
    상기 기억부는 상기 기억 영역에서의 페이지가 유효 페이지라는 것을 나타내는 비트 벡터를 내부에 더 기억하며,
    상기 제1 업데이트부는, 상기 논리 어드레스에 대응하여 새로운 기록이 수행되는 경우, 상기 비트 벡터를 업데이트하는 것인 반도체 메모리 장치.
  9. 제8항에 있어서, 상기 제어기는, 상기 기억 영역에서, 비트 벡터에 의해 유효인 것으로 표시되는 페이지에 기록된 상기 제1 데이터를, 소거가 행하여진 다른 기억 영역에 기록함으로써, 가비지 콜렉션(garbage collection)을 수행하는 것인 반도체 메모리 장치.
  10. 제9항에 있어서, 상기 비트 벡터는, 상기 제1 데이터와 상기 용장 정보 사이의 연관 관계 마다, 서로 연관된 상기 제1 데이터 및 상기 용장 정보가 기록된 상기 반도체 메모리 칩의 각각에서의 기억 영역의 각각의 페이지가 유효 페이지임을 나타내고,
    상기 제어기는, 상기 연관 관계 마다 유효인 페이지의 수에 따라서, 서로 연관된 상기 제1 데이터 및 상기 용장 정보를 선택하여, 상기 제1 데이터 및 상기 용장 정보가 기록된 상기 기억 영역의 각각에 대하여, 상기 비트 벡터에 의해서 유효인 것으로 표시되는 페이지에 기록된 상기 제1 데이터 및 상기 용장 정보를 소거가 행하여진 다른 기억 영역에 기록함으로써, 가비지 콜렉션을 수행하는 것인 반도체 메모리 장치.
  11. 제10항에 있어서, 상기 제어기는, 유효인 페이지를 포함하는 다른 기억 영역에의 기록을 완료한 이후에, 선택된 상기 제1 데이터 및 상기 용장 정보가 기록된 상기 기억 영역의 각각을 소거하는 것인 반도체 메모리 장치.
  12. 제9항에 있어서, 상기 제어기는, 상기 논리 블록 어드레스가 부가된 상기 제1 데이터를 상기 반도체 메모리 칩의 기억 영역에 기록하며,
    상기 제1 업데이트부는, 유효인 페이지에 기록된 제1 데이터가 가비지 콜렉션을 수행함으로써 다른 기억 영역에 기록되는 경우, 상기 제1 데이터에 부가된 논리 블록 어드레스와, 다른 기억 영역에서 상기 제1 데이터가 기록되는 위치를 나타내는 새로운 물리 어드레스 사이의 연관 관계를 다른 기억 영역에서 기억하기 위하여 상기 기억부를 업데이트하는 것인 반도체 메모리 장치.
  13. 삭제
KR1020110012562A 2010-02-12 2011-02-11 반도체 메모리 장치 KR101265410B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2010-029114 2010-02-12
JP2010029114A JP5066199B2 (ja) 2010-02-12 2010-02-12 半導体記憶装置

Publications (2)

Publication Number Publication Date
KR20110093732A KR20110093732A (ko) 2011-08-18
KR101265410B1 true KR101265410B1 (ko) 2013-05-16

Family

ID=44226035

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110012562A KR101265410B1 (ko) 2010-02-12 2011-02-11 반도체 메모리 장치

Country Status (6)

Country Link
US (4) US8448034B2 (ko)
EP (1) EP2360592B1 (ko)
JP (1) JP5066199B2 (ko)
KR (1) KR101265410B1 (ko)
CN (1) CN102163458B (ko)
TW (1) TWI428737B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190027279A (ko) * 2017-09-06 2019-03-14 에스케이텔레콤 주식회사 플래시 저장 장치에서의 선택적 소거 코딩을 이용한 데이터 손실 복원 방법 및 장치

Families Citing this family (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5066199B2 (ja) * 2010-02-12 2012-11-07 株式会社東芝 半導体記憶装置
JP5017407B2 (ja) * 2010-03-24 2012-09-05 株式会社東芝 半導体記憶装置
JP2012155541A (ja) * 2011-01-26 2012-08-16 Toshiba Corp データ記憶装置、メモリ制御装置及びメモリ制御方法
JP5269932B2 (ja) 2011-03-01 2013-08-21 株式会社東芝 コントローラ、データ記憶装置およびプログラム
JP5319723B2 (ja) 2011-03-24 2013-10-16 株式会社東芝 メモリシステムおよびプログラム
US8640013B2 (en) 2011-09-22 2014-01-28 Kabushiki Kaisha Toshiba Storage device
JP2013137713A (ja) * 2011-12-28 2013-07-11 Toshiba Corp メモリコントローラ、メモリシステムおよびメモリ書込み方法
JP5674634B2 (ja) 2011-12-28 2015-02-25 株式会社東芝 コントローラ、記憶装置およびプログラム
GB2512786B (en) * 2012-01-31 2016-07-06 Hewlett Packard Development Co Lp Memory module buffer data storage
US20140068378A1 (en) * 2012-08-31 2014-03-06 Kabushiki Kaisha Toshiba Semiconductor storage device and memory controller
US9069698B2 (en) * 2012-09-06 2015-06-30 Advanced Micro Devices, Inc. Channel rotating error correction code
KR102049076B1 (ko) 2012-12-06 2020-01-09 삼성전자주식회사 비휘발성 메모리 장치 및 그것의 동작 방법
JP6034183B2 (ja) * 2012-12-27 2016-11-30 株式会社東芝 半導体記憶装置
US9665496B2 (en) 2013-01-30 2017-05-30 Hewlett Packard Enterprise Development Lp Non-volatile memory write mechanism
US20140244897A1 (en) * 2013-02-26 2014-08-28 Seagate Technology Llc Metadata Update Management In a Multi-Tiered Memory
US20140250277A1 (en) * 2013-03-04 2014-09-04 Kabushiki Kaisha Toshiba Memory system
US20140281160A1 (en) * 2013-03-14 2014-09-18 Kabushiki Kaisha Toshiba Non-volatile semiconductor storage apparatus
US10642795B2 (en) * 2013-04-30 2020-05-05 Oracle International Corporation System and method for efficiently duplicating data in a storage system, eliminating the need to read the source data or write the target data
US20150046772A1 (en) * 2013-08-06 2015-02-12 Sandisk Technologies Inc. Method and device for error correcting code (ecc) error handling
JP6102632B2 (ja) * 2013-08-14 2017-03-29 ソニー株式会社 記憶制御装置、ホストコンピュータ、情報処理システムおよび記憶制御装置の制御方法
US9218282B2 (en) * 2013-10-31 2015-12-22 Micron Technology, Inc. Memory system data management
US20150193301A1 (en) * 2014-01-06 2015-07-09 Kabushiki Kaisha Toshiba Memory controller and memory system
JP6378111B2 (ja) * 2014-12-29 2018-08-22 東芝メモリ株式会社 情報処理装置及びプログラム
WO2016115737A1 (en) 2015-01-23 2016-07-28 Hewlett-Packard Development Company, L.P. Aligned variable reclamation
JP6391172B2 (ja) * 2015-09-10 2018-09-19 東芝メモリ株式会社 メモリシステム
US10095423B2 (en) 2015-09-30 2018-10-09 Toshiba Memory Corporation Storage system that tracks mapping to a memory module to be detached therefrom
US10101925B2 (en) * 2015-12-23 2018-10-16 Toshiba Memory Corporation Data invalidation acceleration through approximation of valid data counts
US10802958B2 (en) * 2016-01-21 2020-10-13 Hitachi, Ltd. Storage device, its controlling method, and storage system having the storage device
KR102527992B1 (ko) 2016-03-14 2023-05-03 삼성전자주식회사 데이터 저장 장치와 이를 포함하는 데이터 처리 시스템
US10120583B2 (en) * 2016-06-07 2018-11-06 Facebook, Inc. Performance penalty avoidance for solid state drive
US10169126B2 (en) * 2016-10-12 2019-01-01 Samsung Electronics Co., Ltd. Memory module, memory controller and systems responsive to memory chip read fail information and related methods of operation
JP2018163450A (ja) * 2017-03-24 2018-10-18 日本電気株式会社 データ記憶制御装置、データ記憶システム、データ記憶方法およびプログラム
JP2019057178A (ja) * 2017-09-21 2019-04-11 東芝メモリ株式会社 メモリシステムおよび制御方法
WO2019113729A1 (en) * 2017-12-11 2019-06-20 Micron Technology, Inc. Scheme to improve efficiency of garbage collection in cached flash translation layer
JP2019159791A (ja) * 2018-03-13 2019-09-19 東芝メモリ株式会社 メモリシステム
TWI686698B (zh) * 2018-05-24 2020-03-01 大陸商深圳大心電子科技有限公司 邏輯轉實體表更新方法及儲存控制器
CN109445681B (zh) * 2018-08-27 2021-05-11 华为技术有限公司 数据的存储方法、装置和存储系统
US11574659B2 (en) * 2018-09-11 2023-02-07 Micron Technology, Inc. Parallel access to volatile memory by a processing device for machine learning
KR102694952B1 (ko) * 2018-09-20 2024-08-14 에스케이하이닉스 주식회사 메모리 시스템 및 그것의 동작방법
CN109933374B (zh) * 2019-01-23 2021-10-22 西安微电子技术研究所 一种计算机启动方法
KR102657760B1 (ko) * 2019-09-23 2024-04-17 에스케이하이닉스 주식회사 메모리 시스템 및 그 메모리 시스템의 동작 방법
JP2022137811A (ja) * 2021-03-09 2022-09-22 キオクシア株式会社 情報処理システム、ストレージデバイスおよびホスト
US11630727B2 (en) * 2021-03-24 2023-04-18 Micron Technology, Inc. Generating die block mapping after detected failure

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008204041A (ja) * 2007-02-19 2008-09-04 Hitachi Ltd ストレージ装置及びデータ配置制御方法
WO2009042554A1 (en) * 2007-09-25 2009-04-02 Sandisk Corporation Nonvolatile memory with self recovery

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US367377A (en) * 1887-08-02 duffey
US367475A (en) * 1887-08-02 Roof for suspended electric conductors
US367416A (en) * 1887-08-02 Bridle-bit attachment
KR0135082B1 (ko) * 1988-04-28 1998-04-20 오가 노리오 정보 기억방법 및 그 장치
JP4110000B2 (ja) * 2003-01-28 2008-07-02 株式会社ルネサステクノロジ 記憶装置
JP4025275B2 (ja) * 2003-09-24 2007-12-19 シャープ株式会社 メモリ装置およびメモリシステム
JP4897524B2 (ja) * 2007-03-15 2012-03-14 株式会社日立製作所 ストレージシステム及びストレージシステムのライト性能低下防止方法
CN101281788A (zh) * 2007-04-06 2008-10-08 群联电子股份有限公司 闪存系统及其控制方法
JP2008287404A (ja) * 2007-05-16 2008-11-27 Hitachi Ltd 読み出しによる非アクセスメモリセルのデータ破壊を検出及び回復する装置、及びその方法
JP2009211234A (ja) * 2008-03-01 2009-09-17 Toshiba Corp メモリシステム
US8185778B2 (en) * 2008-04-15 2012-05-22 SMART Storage Systems, Inc. Flash management using separate metadata storage
JP5066199B2 (ja) * 2010-02-12 2012-11-07 株式会社東芝 半導体記憶装置
JP4901968B2 (ja) * 2010-03-01 2012-03-21 株式会社東芝 半導体記憶装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008204041A (ja) * 2007-02-19 2008-09-04 Hitachi Ltd ストレージ装置及びデータ配置制御方法
WO2009042554A1 (en) * 2007-09-25 2009-04-02 Sandisk Corporation Nonvolatile memory with self recovery

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190027279A (ko) * 2017-09-06 2019-03-14 에스케이텔레콤 주식회사 플래시 저장 장치에서의 선택적 소거 코딩을 이용한 데이터 손실 복원 방법 및 장치
KR102356307B1 (ko) 2017-09-06 2022-01-26 에스케이텔레콤 주식회사 플래시 저장 장치에서의 선택적 소거 코딩을 이용한 데이터 손실 복원 방법 및 장치

Also Published As

Publication number Publication date
TW201145012A (en) 2011-12-16
EP2360592A1 (en) 2011-08-24
TWI428737B (zh) 2014-03-01
KR20110093732A (ko) 2011-08-18
US9136020B2 (en) 2015-09-15
JP5066199B2 (ja) 2012-11-07
CN102163458B (zh) 2014-09-10
US20110202812A1 (en) 2011-08-18
US8788900B2 (en) 2014-07-22
JP2011165063A (ja) 2011-08-25
CN102163458A (zh) 2011-08-24
US20140310575A1 (en) 2014-10-16
US20140310576A1 (en) 2014-10-16
US8448034B2 (en) 2013-05-21
US9165685B2 (en) 2015-10-20
EP2360592B1 (en) 2012-09-05
US20130232391A1 (en) 2013-09-05

Similar Documents

Publication Publication Date Title
KR101265410B1 (ko) 반도체 메모리 장치
EP2375330B1 (en) Semiconductor memory device
US11507281B2 (en) Method and apparatus for flexible RAID in SSD
US9213604B2 (en) Semiconductor memory controlling device which writes data and error correction codes into different semiconductor storage drives
US10157016B2 (en) Memory management system and method
US9684468B2 (en) Recording dwell time in a non-volatile memory system
TWI459199B (zh) 半導體記憶體控制裝置
KR101459861B1 (ko) 스트라이프 기반 메모리 작동
US9390003B2 (en) Retirement of physical memory based on dwell time
CN118708121A (zh) 一种基于纠删码的Raid卡自适应容错优化方法和系统

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160408

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee