JP5674634B2 - コントローラ、記憶装置およびプログラム - Google Patents
コントローラ、記憶装置およびプログラム Download PDFInfo
- Publication number
- JP5674634B2 JP5674634B2 JP2011289304A JP2011289304A JP5674634B2 JP 5674634 B2 JP5674634 B2 JP 5674634B2 JP 2011289304 A JP2011289304 A JP 2011289304A JP 2011289304 A JP2011289304 A JP 2011289304A JP 5674634 B2 JP5674634 B2 JP 5674634B2
- Authority
- JP
- Japan
- Prior art keywords
- memory cell
- cell group
- write
- data
- page
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
- G06F12/023—Free address space management
- G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
- G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
- G06F12/0844—Multiple simultaneous or quasi-simultaneous cache accessing
- G06F12/0855—Overlapped cache accessing, e.g. pipeline
- G06F12/0859—Overlapped cache accessing, e.g. pipeline with reload from main memory
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
- G06F12/0866—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches for peripheral storage systems, e.g. disk cache
- G06F12/0868—Data transfer between cache memory and other subsystems, e.g. storage devices or host systems
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
- G06F12/0866—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches for peripheral storage systems, e.g. disk cache
- G06F12/0871—Allocation or management of cache space
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
- G06F12/0866—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches for peripheral storage systems, e.g. disk cache
- G06F12/0873—Mapping of cache memory to specific storage devices or parts thereof
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
- G06F2212/60—Details of cache memory
- G06F2212/604—Details relating to cache allocation
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
- G06F2212/72—Details relating to flash memory management
- G06F2212/7202—Allocation control and policies
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
- G06F2212/72—Details relating to flash memory management
- G06F2212/7203—Temporary buffering, e.g. using volatile buffer or dedicated buffer blocks
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Read Only Memory (AREA)
- Memory System (AREA)
Description
第1の実施形態にかかる記憶装置は、任意の転記対象データが初めて必要とされる、任意のメモリセル群の任意の書き込みステージが開始されるまでに、当該転記対象データの転記位置情報を生成し、生成した転記位置情報に従ってデータを転記する。第1の実施形態にかかる記憶装置では、メモリセル群に対するデータの書き込みは、複数回の書き込み処理が実行された時点で完了するものとする。複数回(P回、Pは2以上の整数)の書き込み処理のそれぞれを書き込みステージという。転記位置情報とは、転記元のデータの位置情報と転記先の位置情報とを対応付けた情報である(詳細は後述)。
(参考文献)"A 5.6MB/s 64Gb 4b/Cell NAND Flash memory in 43nm CMOS", Solid-State Circuits Conference - Digest of Technical Papers, 2009. ISSCC 2009. IEEE International, 8-12 Feb. 2009, pp.246 - 247, 247a.
ところで、同一の論理アドレスのデータに対してホスト装置から書き込み要求されたデータを書き込む処理と転記処理とが重なる可能性があり、管理情報の整合性を担保する必要がある。そこで、第2の実施形態では、転記処理における管理情報の更新処理において、管理情報の整合性を担保する例について説明する。
110、110−2 コントローラ
111 読み込み制御部
112 書き込み制御部
113、113−2 転記制御部
114 決定部
115、115−2 更新部
116 読み込み部
117 書き込み部
121 記憶媒体
131 媒体アクセス制御部
141 第1メモリ
142 第2メモリ
143 第3メモリ
151 第1アクセス制御部
152 第2アクセス制御部
153 第3アクセス制御部
160 ホストインタフェース部
Claims (13)
- データを記憶する外部記憶装置に接続され、複数のメモリセルを含むメモリセル群をN個(Nは2以上の整数)含む複数のブロックを含む半導体記憶装置に対するアクセスを制御するコントローラであって、
前記ブロックは複数のページを有し、
前記ページは所定の単位の記憶領域であり、
前記メモリセル群には複数のページが対応付けられており、
前記メモリセル群に対する書き込み処理は、前記メモリセル群に対してデータを書き込む処理の単位である書き込みステージをP個(Pは2以上の整数)含み、
前記書き込みステージのそれぞれは、書き込み対象となる前記メモリセル群の書き込み処理に必要なページが予め定められており、
前記書き込みステージのそれぞれは、実行する順序が予め定められており、
前記メモリセル群に含まれる第1メモリセル群の書き込み処理に必要なページが、前記順序で実行する場合に初めて必要となる前記書き込みステージが開始される前までに、前記第1メモリセル群の書き込み処理に必要なページに転記するデータを決定する決定部と、
前記書き込みステージが開始される前までに、決定された前記データを前記半導体記憶装置から読み込んで前記外部記憶装置に記憶する読み込み部と、
前記書き込みステージの実行順序となった場合に、前記外部記憶装置に記憶された前記データを前記第1メモリセル群の前記書き込みステージの書き込み処理に必要なページのデータとして、前記第1メモリセル群の前記書き込みステージの書き込み処理を実行する書き込み部と、
を備えることを特徴とするコントローラ。 - 前記書き込み部が前記第1メモリセル群の前記書き込みステージの書き込み処理に必要なページのデータとして書き込んだ前記データを記憶する前記外部記憶装置内の記憶領域を、前記書き込みステージの書き込み処理が完了後、解放する転記制御部をさらに備えること、
を特徴とする請求項1に記載のコントローラ。 - 前記転記制御部は、前記書き込み部が前記第1メモリセル群の前記書き込みステージの書き込み処理に必要なページのデータとして書き込んだ前記データを記憶する前記外部記憶装置内の記憶領域を、前記書き込みステージの書き込み処理が完了後、前記書き込みステージの次の前記書き込みステージの書き込み処理に必要なページのデータを読み込む処理が開始される前までに解放すること、
を特徴とする請求項2に記載のコントローラ。 - 前記読み込み部は、決定された前記データが記憶されている前記外部記憶装置内の記憶領域が解放されていない場合は、決定された前記データを前記半導体記憶装置から読み込まないこと、
を特徴とする請求項2に記載のコントローラ。 - 前記半導体記憶装置に記憶されるデータの論理アドレスと物理アドレスとを対応づけた管理情報を記憶する管理情報記憶部に接続され、
前記第1メモリセル群における最後の書き込みステージの書き込み処理が完了後、前記決定部により決定された前記データの前記論理アドレスに対応する前記管理情報の前記物理アドレスを、前記第1メモリセル群内に対応付けられたページでの前記データを書き込んだ位置を表す前記物理アドレスに更新する更新部をさらに備えること、
を特徴とする請求項1〜4のいずれか1つに記載のコントローラ。 - 前記更新部は、複数の前記第1メモリセル群における最後の書き込みステージの書き込み処理が完了した後に、複数の前記第1メモリセル群に対応付けられたページに書き込んだ前記データの前記物理アドレスをまとめて更新すること、
を特徴とする請求項5に記載のコントローラ。 - 前記更新部は、前記半導体記憶装置に対するアクセス処理と、前記物理アドレスの更新処理とを適宜切り替えながら実行すること、
を特徴とする請求項5に記載のコントローラ。 - 前記更新部は、前記第1メモリセル群に対応付けられたページに書き込む前の前記データの前記メモリセル群内に対応付けられたページでの書き込み位置を表す前記物理アドレスと、前記データの前記論理アドレスに対応する前記管理情報の前記物理アドレスと、が一致する場合に、前記データの前記論理アドレスに対応する前記管理情報の前記物理アドレスを、前記第1メモリセル群内に対応付けられたページでの前記データを書き込んだ位置を表す前記物理アドレスに更新すること、
を特徴とする請求項5〜7のいずれか1つに記載のコントローラ。 - 前記論理アドレスに変換可能なアドレス情報である記憶装置アドレスに対するデータの書き込み要求を外部装置から受付けるインタフェース部と、
前記書き込み要求が受付けられた前記データを前記メモリセル群に対応付けられたページに書き込むように前記メモリセル群の書き込みステージの書き込み処理を実施する書き込み制御部と、をさらに備えること、
を特徴とする請求項5〜8のいずれか1つに記載のコントローラ。 - 前記書き込み制御部が前記データを書き込む前記メモリセル群が属するブロックと、前記第1メモリセル群が属するブロックとが異なること、
を特徴とする請求項9に記載のコントローラ。 - 前記書き込み制御部が前記データを書き込む前記メモリセル群が属するブロックと、前記第1メモリセル群が属するブロックとが同一であること、
を特徴とする請求項9に記載のコントローラ。 - データを記憶する外部記憶装置と、
複数のメモリセルを含むメモリセル群をN個(Nは2以上の整数)含む複数のブロックを含む半導体記憶装置と、
前記半導体記憶装置に対するアクセスを制御するコントローラと、を備え、
前記ブロックは複数のページを有し、
前記ページは所定の単位の記憶領域であり、
前記メモリセル群には複数のページが対応付けられており、 前記メモリセル群に対する書き込み処理は、前記メモリセル群に対してデータを書き込む処理の単位である書き込みステージをP個(Pは2以上の整数)含み、
前記書き込みステージのそれぞれは、書き込み対象となる前記メモリセル群の書き込み処理に必要なページが予め定められており、
前記書き込みステージのそれぞれは、実行する順序が予め定められており、
前記コントローラは、
前記メモリセル群に含まれる第1メモリセル群の書き込み処理に必要なページが、前記順序で実行する場合に初めて必要となる前記書き込みステージが開始される前までに、前記第1メモリセル群の書き込み処理に必要なページに転記するデータを決定する決定部と、
前記書き込みステージが開始される前までに、決定された前記データを前記半導体記憶装置から読み込んで前記外部記憶装置に記憶する読み込み部と、
前記書き込みステージの実行順序となった場合に、前記外部記憶装置に記憶された前記データを前記第1メモリセル群の前記書き込みステージの書き込み処理に必要なページのデータとして、前記第1メモリセル群の前記書き込みステージの書き込み処理を実行する書き込み部と、
を備えることを特徴とする記憶装置。 - データを記憶する外部記憶装置に接続され、複数のメモリセルを含むメモリセル群をN個(Nは2以上の整数)含む複数のブロックを含む半導体記憶装置に対するアクセスを制御するコンピュータで実行されるプログラムであって、
前記ブロックは複数のページを有し、
前記ページは所定の単位の記憶領域であり、
前記メモリセル群には複数のページが対応付けられており、
前記メモリセル群に対する書き込み処理は、前記メモリセル群に対してデータを書き込む処理の単位である書き込みステージをP個(Pは2以上の整数)含み、
前記書き込みステージのそれぞれは、書き込み対象となる前記メモリセル群の書き込み処理に必要なページが予め定められており、
前記書き込みステージのそれぞれは、実行する順序が予め定められており、
前記コンピュータを、
前記メモリセル群に含まれる第1メモリセル群の書き込み処理に必要なページが、前記順序で実行する場合に初めて必要となる前記書き込みステージが開始される前までに、前記第1メモリセル群の書き込み処理に必要なページに転記するデータを決定する決定部と、
前記書き込みステージが開始される前までに、決定された前記データを前記半導体記憶装置から読み込んで前記外部記憶装置に記憶する読み込み部と、
前記書き込みステージの実行順序となった場合に、前記外部記憶装置に記憶された前記データを前記第1メモリセル群の前記書き込みステージの書き込み処理に必要なページのデータとして、前記第1メモリセル群の前記書き込みステージの書き込み処理を実行する書き込み部、
として機能させるためのプログラム。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011289304A JP5674634B2 (ja) | 2011-12-28 | 2011-12-28 | コントローラ、記憶装置およびプログラム |
US13/603,989 US20130238838A1 (en) | 2011-12-28 | 2012-09-05 | Controller, storage device, and computer program product |
US15/215,154 US10366003B2 (en) | 2011-12-28 | 2016-07-20 | Controller, storage device, and computer program product for writing and transfer process |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011289304A JP5674634B2 (ja) | 2011-12-28 | 2011-12-28 | コントローラ、記憶装置およびプログラム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013137721A JP2013137721A (ja) | 2013-07-11 |
JP5674634B2 true JP5674634B2 (ja) | 2015-02-25 |
Family
ID=48913375
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011289304A Expired - Fee Related JP5674634B2 (ja) | 2011-12-28 | 2011-12-28 | コントローラ、記憶装置およびプログラム |
Country Status (2)
Country | Link |
---|---|
US (2) | US20130238838A1 (ja) |
JP (1) | JP5674634B2 (ja) |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6034183B2 (ja) * | 2012-12-27 | 2016-11-30 | 株式会社東芝 | 半導体記憶装置 |
US9170939B1 (en) | 2013-09-26 | 2015-10-27 | Western Digital Technologies, Inc. | Early de-allocation of write buffer in an SSD |
US9588701B2 (en) | 2014-09-09 | 2017-03-07 | Sandisk Technologies Llc | Multi-stage programming at a storage device using multiple instructions from a host |
JP6331976B2 (ja) * | 2014-11-04 | 2018-05-30 | 富士通株式会社 | 起動制御プログラム、起動制御方法および起動制御装置 |
KR20160070920A (ko) * | 2014-12-10 | 2016-06-21 | 에스케이하이닉스 주식회사 | 맵 테이블을 갖는 컨트롤러 및 반도체 메모리 장치를 포함하는 메모리 시스템 및 그것의 동작 방법 |
US20160321010A1 (en) | 2015-04-28 | 2016-11-03 | Kabushiki Kaisha Toshiba | Storage system having a host directly manage physical data locations of storage device |
US9946596B2 (en) | 2016-01-29 | 2018-04-17 | Toshiba Memory Corporation | Global error recovery system |
US10101939B2 (en) | 2016-03-09 | 2018-10-16 | Toshiba Memory Corporation | Storage system having a host that manages physical data locations of a storage device |
US10116051B2 (en) * | 2017-03-17 | 2018-10-30 | Isotropic Systems Ltd. | Lens antenna system |
CN109062822B (zh) * | 2018-07-18 | 2021-09-07 | 北京世纪东方通讯设备有限公司 | 一种机车无线通信数据的存储方法及装置 |
JP2020154525A (ja) | 2019-03-19 | 2020-09-24 | キオクシア株式会社 | メモリシステムおよび情報処理システム |
Family Cites Families (28)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7797064B2 (en) * | 2002-12-13 | 2010-09-14 | Stephen Loomis | Apparatus and method for skipping songs without delay |
JP4188744B2 (ja) * | 2003-04-08 | 2008-11-26 | 株式会社ルネサステクノロジ | メモリカード |
JP2005085011A (ja) * | 2003-09-09 | 2005-03-31 | Renesas Technology Corp | 不揮発性メモリ制御装置 |
JP4410188B2 (ja) * | 2004-11-12 | 2010-02-03 | 株式会社東芝 | 半導体記憶装置のデータ書き込み方法 |
JP4874566B2 (ja) * | 2005-04-11 | 2012-02-15 | 株式会社東芝 | 半導体記憶装置 |
JP5130646B2 (ja) * | 2005-06-06 | 2013-01-30 | ソニー株式会社 | 記憶装置 |
WO2007000862A1 (ja) * | 2005-06-24 | 2007-01-04 | Matsushita Electric Industrial Co., Ltd. | メモリコントローラ、不揮発性記憶装置、不揮発性記憶システム、及びデータ書き込み方法 |
US7725437B2 (en) * | 2007-07-31 | 2010-05-25 | Hewlett-Packard Development Company, L.P. | Providing an index for a data store |
JP4533968B2 (ja) * | 2007-12-28 | 2010-09-01 | 株式会社東芝 | 半導体記憶装置及びその制御方法、コントローラ、情報処理装置 |
JP4519923B2 (ja) * | 2008-02-29 | 2010-08-04 | 株式会社東芝 | メモリシステム |
JP4498426B2 (ja) * | 2008-03-01 | 2010-07-07 | 株式会社東芝 | メモリシステム |
JP4439569B2 (ja) * | 2008-04-24 | 2010-03-24 | 株式会社東芝 | メモリシステム |
JP2010015195A (ja) * | 2008-06-30 | 2010-01-21 | Toshiba Corp | 記憶制御装置及び記憶制御方法 |
US9280466B2 (en) * | 2008-09-09 | 2016-03-08 | Kabushiki Kaisha Toshiba | Information processing device including memory management device managing access from processor to memory and memory management method |
JP4461187B1 (ja) | 2008-12-24 | 2010-05-12 | 株式会社東芝 | 不揮発性半導体メモリドライブ装置、情報処理装置および不揮発性半導体メモリドライブ装置における記憶領域の管理方法 |
TWI379194B (en) * | 2009-01-15 | 2012-12-11 | Phison Electronics Corp | Block management method for flash memory, and storage system and controller using the same |
JP5341584B2 (ja) * | 2009-03-17 | 2013-11-13 | 株式会社東芝 | コントローラ、及びメモリシステム |
US8219776B2 (en) | 2009-09-23 | 2012-07-10 | Lsi Corporation | Logical-to-physical address translation for solid state disks |
US8166258B2 (en) * | 2009-07-24 | 2012-04-24 | Lsi Corporation | Skip operations for solid state disks |
US8478945B2 (en) * | 2010-02-01 | 2013-07-02 | International Business Machines Corporation | Dynamic management of destage tasks in a storage controller |
JP5066199B2 (ja) | 2010-02-12 | 2012-11-07 | 株式会社東芝 | 半導体記憶装置 |
JP2011192260A (ja) | 2010-02-16 | 2011-09-29 | Toshiba Corp | 半導体記憶装置 |
JP4901968B2 (ja) * | 2010-03-01 | 2012-03-21 | 株式会社東芝 | 半導体記憶装置 |
JP5066209B2 (ja) | 2010-03-18 | 2012-11-07 | 株式会社東芝 | コントローラ、データ記憶装置、及びプログラム |
US8543757B2 (en) * | 2010-06-23 | 2013-09-24 | Sandisk Technologies Inc. | Techniques of maintaining logical to physical mapping information in non-volatile memory systems |
JP5066241B2 (ja) | 2010-09-24 | 2012-11-07 | 株式会社東芝 | メモリシステム |
WO2012147136A1 (en) * | 2011-04-28 | 2012-11-01 | Hitachi, Ltd. | Semiconductor storage apparatus and method for controlling semiconductor storage apparatus |
US9037753B2 (en) * | 2013-08-29 | 2015-05-19 | International Business Machines Corporation | Automatic pinning and unpinning of virtual pages for remote direct memory access |
-
2011
- 2011-12-28 JP JP2011289304A patent/JP5674634B2/ja not_active Expired - Fee Related
-
2012
- 2012-09-05 US US13/603,989 patent/US20130238838A1/en not_active Abandoned
-
2016
- 2016-07-20 US US15/215,154 patent/US10366003B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US10366003B2 (en) | 2019-07-30 |
JP2013137721A (ja) | 2013-07-11 |
US20130238838A1 (en) | 2013-09-12 |
US20170004070A1 (en) | 2017-01-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5674634B2 (ja) | コントローラ、記憶装置およびプログラム | |
TWI515561B (zh) | 使用快閃記憶體之頁結構的資料樹儲存方法、系統以及電腦產品 | |
JP5687639B2 (ja) | コントローラ、データ記憶装置及びプログラム | |
JP5708216B2 (ja) | フラッシュメモリ装置、メモリ制御装置、メモリ制御方法、ストレージシステム | |
TWI657338B (zh) | 用來管理一記憶裝置之方法 | |
JP4740216B2 (ja) | 不揮発性メモリ管理方法及び装置 | |
US9983794B2 (en) | Memory device and host device | |
US20080320211A1 (en) | Nonvolatile memory control device, nonvolatile memory control method, and storage device | |
US20110060863A1 (en) | Controller | |
US20170017395A1 (en) | Storage apparatus, data processing method and storage system | |
US20120290772A1 (en) | Storage control apparatus for controlling data writing and deletion to and from semiconductor storage device, and control method and storage medium therefor | |
JP4751037B2 (ja) | メモリカード | |
TWI463495B (zh) | 資料寫入方法、記憶體控制器與儲存裝置 | |
CN112463055B (zh) | 一种优化并使用固态硬盘l2p表的方法、系统、设备及介质 | |
CN107203479B (zh) | 层级化存储系统、存储控制器及层级化控制方法 | |
US8589620B2 (en) | Data writing method, memory controller, and memory storage apparatus | |
US20130297859A1 (en) | Control device, storage device, and storage control method | |
JP6518159B2 (ja) | バイナリイメージをメモリデバイスに転写する方法および装置 | |
WO2020039927A1 (ja) | 不揮発性記憶装置、ホスト装置、及びデータ記憶システム | |
JP4888333B2 (ja) | フラッシュディスク装置 | |
JP4898252B2 (ja) | 不揮発性記憶装置及びそのデータ管理方法 | |
JP2020170477A (ja) | 記憶装置、その制御方法、及びプログラム | |
JP2013101455A (ja) | 記憶制御装置、記憶装置、情報処理システム、および、それらにおける処理方法 | |
JP2008191855A (ja) | 半導体記憶装置及びメモリ制御方法 | |
JP2016151803A (ja) | ストレージ制御装置、ストレージ制御プログラム、およびストレージ制御方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140129 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140813 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140909 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20141107 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20141125 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20141222 |
|
LAPS | Cancellation because of no payment of annual fees |