JP2013137721A - コントローラ、記憶装置およびプログラム - Google Patents

コントローラ、記憶装置およびプログラム Download PDF

Info

Publication number
JP2013137721A
JP2013137721A JP2011289304A JP2011289304A JP2013137721A JP 2013137721 A JP2013137721 A JP 2013137721A JP 2011289304 A JP2011289304 A JP 2011289304A JP 2011289304 A JP2011289304 A JP 2011289304A JP 2013137721 A JP2013137721 A JP 2013137721A
Authority
JP
Japan
Prior art keywords
memory cell
write
cell group
data
page
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2011289304A
Other languages
English (en)
Other versions
JP5674634B2 (ja
Inventor
Kazuhiro Fukutomi
和弘 福冨
Shinichi Sugano
伸一 菅野
Shigehiro Asano
滋博 浅野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2011289304A priority Critical patent/JP5674634B2/ja
Priority to US13/603,989 priority patent/US20130238838A1/en
Publication of JP2013137721A publication Critical patent/JP2013137721A/ja
Application granted granted Critical
Publication of JP5674634B2 publication Critical patent/JP5674634B2/ja
Priority to US15/215,154 priority patent/US10366003B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0844—Multiple simultaneous or quasi-simultaneous cache accessing
    • G06F12/0855—Overlapped cache accessing, e.g. pipeline
    • G06F12/0859—Overlapped cache accessing, e.g. pipeline with reload from main memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0866—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches for peripheral storage systems, e.g. disk cache
    • G06F12/0868—Data transfer between cache memory and other subsystems, e.g. storage devices or host systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0866—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches for peripheral storage systems, e.g. disk cache
    • G06F12/0871—Allocation or management of cache space
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0866—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches for peripheral storage systems, e.g. disk cache
    • G06F12/0873—Mapping of cache memory to specific storage devices or parts thereof
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/60—Details of cache memory
    • G06F2212/604—Details relating to cache allocation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7202—Allocation control and policies
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7203—Temporary buffering, e.g. using volatile buffer or dedicated buffer blocks

Abstract

【課題】適切なタイミングで必要なデータを準備し、適切な順番で半導体記憶媒体に対して読み書き処理を実行する。
【解決手段】コントローラは、決定部と、読み込み部と、書き込み部と、を備える。決定部は、メモリセル群に含まれる第１メモリセル群の書き込み処理に必要なページが、所定の順序で実行する場合に初めて必要となる書き込みステージが開始される前までに、第１メモリセル群の書き込み処理に必要なページに転記するデータを決定する。読み込み部は、書き込みステージが開始される前までに、決定されたデータを半導体記憶装置から読み込んで外部記憶装置に記憶する。書き込み部は、書き込みステージの実行順序となった場合に、外部記憶装置に記憶されたデータを第１メモリセル群の書き込みステージの書き込み処理に必要なページのデータとして、第１メモリセル群の書き込みステージの書き込み処理を実行する。
【選択図】図１

Description

本発明の実施形態は、コントローラ、記憶装置およびプログラムに関する。
ＮＡＮＤ型フラッシュメモリのような半導体記憶媒体を用いて記憶装置を構成しようとする場合、転記処理（コンパクション処理、ガーベージコレクション処理）が行われる。
特開２０１１−１６５０６３号公報
ＮＡＮＤ型フラッシュメモリのような半導体記憶媒体は、内部のメモリセル群に複数対応付けられているページを単位としてデータを入出力する。そして、このような半導体記憶媒体では、メモリセル群へのデータ書き込み処理が完了するために、複数の書き込みステージを経る必要があったり、各書き込みステージにおいてメモリセル群の書き込み順番が規定されていたり、各書き込みステージにおいて必要なデータの対応付けが規定されていたりする。
このような半導体記憶媒体で転記処理を実現するには、適切なタイミングで必要なデータを準備し、適切な順番で半導体記憶媒体に対して読み書き処理を実行しなければならない。
実施形態のコントローラは、複数のメモリセルを含むメモリセル群をＮ個含む複数のブロックを含む半導体記憶装置に対するアクセスを制御する。コントローラは、決定部と、読み込み部と、書き込み部と、を備える。決定部は、メモリセル群に含まれる第１メモリセル群の書き込み処理に必要なページが、所定の順序で実行する場合に初めて必要となる書き込みステージが開始される前までに、第１メモリセル群の書き込み処理に必要なページに転記するデータを決定する。読み込み部は、書き込みステージが開始される前までに、決定されたデータを半導体記憶装置から読み込んで外部記憶装置に記憶する。書き込み部は、第１書き込みステージの実行順序となった場合に、外部記憶装置に記憶されたデータを第１メモリセル群の書き込みステージの書き込み処理に必要なページのデータとして、第１メモリセル群の書き込みステージの書き込み処理を実行する。
第１の実施形態の記憶装置のブロック図。 記憶媒体の構成例を示す図。 メモリセルに記憶される情報と強弱レベルとの対応を示す図。 メモリセル群とページとの対応を示す図。 書き込みステージで書き込みの対象となるページの例を示す図。 書き込み順序の例を示す図。 アドレス正引きテーブルの構成例を示す図。 転記位置情報の構成例を示す図。 第１の実施形態の書き込み処理のフローチャート。 第１の実施形態の読み込み処理のフローチャート。 第１の実施形態の転記処理のフローチャート。 書き込みステージで書き込みの対象となるページの他の例を示す図。 書き込み順序の他の例を示す図。 書き込みステージで書き込みの対象となるページの他の例を示す図。 第２の実施形態の記憶装置のブロック図。 第２の実施形態の転記処理のフローチャート。
以下、添付図面を参照しながら、本発明にかかるコントローラ、記憶装置およびプログラムの実施形態を詳細に説明する。なお、以下の各実施形態では、記憶装置としてＳＳＤ（Solid State Drive）を例にとり説明するが、これに限定されるものではない。
（第１の実施形態）
第１の実施形態にかかる記憶装置は、任意の転記対象データが初めて必要とされる、任意のメモリセル群の任意の書き込みステージが開始されるまでに、当該転記対象データの転記位置情報を生成し、生成した転記位置情報に従ってデータを転記する。第１の実施形態にかかる記憶装置では、メモリセル群に対するデータの書き込みは、複数回の書き込み処理が実行された時点で完了するものとする。複数回（Ｐ回、Ｐは２以上の整数）の書き込み処理のそれぞれを書き込みステージという。転記位置情報とは、転記元のデータの位置情報と転記先の位置情報とを対応付けた情報である（詳細は後述）。
図１は、第１の実施形態の記憶装置１００の機能構成の概要の一例を示すブロック図である。図１に示すように、記憶装置１００は、コントローラ１１０と、第１アクセス制御部１５１と、第１メモリ１４１と、第２アクセス制御部１５２と、第２メモリ１４２と、第３アクセス制御部１５３と、第３メモリ１４３と、媒体アクセス制御部１３１と、記憶媒体１２１と、ホストインタフェース部１６０と、を有する。
コントローラ１１０は、読み込み制御部１１１と、書き込み制御部１１２と、転記制御部１１３と、決定部１１４と、更新部１１５と、読み込み部１１６と、書き込み部１１７と、を有する。
記憶媒体１２１は、ＮＡＮＤ型フラッシュメモリのような半導体記憶媒体（半導体記憶装置）である。図２は、記憶媒体１２１の構成例を示す図である。図２に示すように、記憶媒体１２１は、複数のブロック２０１を有する。ブロック２０１は、例えば記憶媒体１２１の消去処理の単位のような、データの読み書き処理における単位の１つである。また、図２に示すように、各ブロック２０１は、複数（Ｎ個、Ｎは２以上の整数）のメモリセル群２０２を有する。メモリセル群２０２は、記憶媒体１２１内部のデータ入出力単位である。各メモリセル群２０２は、複数（Ｍ個、Ｍは２以上の整数）のメモリセル２０３を有する。ブロック２０１に含まれるいずれのメモリセル群２０２であるかを識別するために、メモリセル群番号が設定されている。また、メモリセル群２０２に含まれるいずれのメモリセル２０３であるかを識別するために、カラム番号が設定されている。
メモリセル２０３には、多値の情報が記録される。図３は、メモリセル２０３に記憶される情報（ビット列）と強弱レベルとの対応の一例を示す図である。例えば、１セルあたり４ビット（４ビット／セル）の情報が記録される場合、図３に示すように、メモリセル２０３に、１６通りの強弱レベルのうちいずれかの強弱レベルの電荷等が記録される。また、それぞれの強弱レベルには所定の規則に従って４ビットのビット列を対応付ける。図３には、ビット列の対応付けの例が示されている。
メモリセル群２０２には１つ以上のページが対応付けられている。ページは、記憶媒体１２１と外部とのデータの入出力単位である。図４は、メモリセル群２０２とページとの対応の一例を示す図である。例えば、１つのメモリセル群２０２に対し、４つのページが対応付けられている場合は、図４に示すように、各メモリセル群２０２に対して、第１ページ、第２ページ、第３ページ、および、第４ページの４つのページが対応付けられる。また、図４に示すように、ブロック２０１における各ページには、通しのページ番号が付与される。
また、ページのデータは、メモリセル群２０２に記録された強弱レベルに対応付けられたビット列と、所定の規則に従って対応付けられる。例えば、１つのメモリセル群２０２に対し、４つのページが対応付けられている場合は、第１ページ、第２ページ、第３ページ、および、第４ページのデータは、それぞれ、当該メモリセル群２０２に記録された強弱レベルに対応付けられたビット列の上位から１ビット目、２ビット目、３ビット目、および、４ビット目からなるように対応付けられる。図４のメモリセル群番号０のメモリセル群２０２の例では、４つのページのカラム１のビットは、第１ページ、第２ページ、第３ページ、第４ページの順番に、１、１、０、１である。このため、図３に示すようなビット列の対応付けの場合は、メモリセル群番号０のメモリセル群２０２のカラム１のメモリセル２０３には、"１１０１"のビット列に対応する強弱レベル２の強弱レベルが記録される。なお、ページのデータと、メモリセル群２０２に記録された強弱レベルに対応付けられたビット列との、対応付けの規則はこれに限られない。
記憶媒体１２１への書き込み処理（書き込みシーケンス）には、以下の（１）〜（３）の３点の制約が含まれる。
（１）あるメモリセル群２０２に対し、複数の書き込みステージを実行することで、当該メモリセル群２０２への書き込みシーケンスが完了する。例えば、あるメモリセル群２０２への書き込みシーケンスを完了するために必要な書き込みステージ数が３のときは、第１ステージ、第２ステージ、および、第３ステージの書き込みステージを実行することで、当該メモリセル群２０２への書き込みが完了する。書き込みシーケンスを完了するために必要な書き込みステージ数は、記憶媒体１２１のブロック２０１毎に同じでもよいし異なっていてもよい。また、書き込みシーケンスを完了するために必要な書き込みステージ数は、あるブロック２０１のメモリセル群２０２毎に同じでもよいし異なっていてもよい。
（２）各書き込みステージでは、当該メモリセル群２０２に対応付けられている１つ以上のページのうちの０個以上のページを含む、１つ以上のページのデータが各書き込みステージの書き込み処理において必要とされる。図５は、各書き込みステージの書き込み処理に必要となるページ（書き込みの対象となるページ（対象ページ））の例を示す図である。図５では、例えば、メモリセル群番号１のメモリセル群２０２の第１ステージでは、メモリセル群番号１のメモリセル群２０２の第１ページと、メモリセル群番号２のメモリセル群２０２の第１ページとが対象ページとなることが示されている。また、メモリセル群番号２のメモリセル群２０２の第３ステージの書き込みステージでは、メモリセル群番号２のメモリセル群２０２の第３ページと、メモリセル群番号２のメモリセル群２０２の第４ページとが対象ページとなる例を示している。図５に示すように、複数の書き込みステージの対象ページに同じページが含まれていてもよいし、書き込み対象のメモリセル群２０２とは異なるメモリセル群２０２に対応付けられているページが含まれていてもよい。また、各書き込みステージの対象ページは、記憶媒体１２１のブロック２０１毎に同じでもよいし異なっていてもよい。
（３）所定の順序で、あるブロック２０１における、各メモリセル群２０２の各書き込みステージを実行する。図６は、書き込み順序の例を示す図である。図６では、例えば、メモリセル群番号０のメモリセル群２０２の第１ステージを実行した後は、順に、メモリセル群番号１のメモリセル群２０２の第１ステージ、メモリセル群番号０のメモリセル群２０２の第２ステージを実行しなければならないことが示されている。図６に示すように、あるメモリセル群２０２のある書き込みステージと次の書き込みステージの書き込み順番の間に、別のメモリセル群２０２のある書き込みステージが挟まっていてもよい。また、書き込み順序は、記憶媒体１２１のブロック２０１毎に同じでもよいし異なっていてもよい。
図１の説明に戻る。媒体アクセス制御部１３１は、要求元から指示される記憶媒体１２１からの読み込み命令を受け付け、読み込み命令に対応するデータを記憶媒体１２１から読み込み、要求元に返却する。また、媒体アクセス制御部１３１は、要求元から指示される記憶媒体１２１への書き込み命令を受け付け、書き込み命令に対応するデータを記憶媒体１２１に書き込む。
第１メモリ１４１は、管理情報を記憶する管理情報記憶部として機能する。管理情報は、例えばアドレス正引きテーブルを含む。なお、管理情報は、以降の種々の処理を簡単にするために、アドレス正引きテーブルの情報から導出可能な情報を別途含んでいてもよい。また、以降の種々の処理において、処理を簡単にするために、アドレス正引きテーブルの情報から導出可能な情報を用いて種々の処理を実行してもよい。
アドレス正引きテーブルは、記憶装置１００内部のデータの管理単位である論理アドレス情報と、論理アドレスのデータが格納されている記憶媒体１２１の物理的なアドレス情報とを対応付けたテーブルである。図７は、アドレス正引きテーブルの構成例を示す図である。例えば、論理アドレスのデータのサイズが記憶媒体１２１のページのサイズよりも小さい場合は、図７に示すように、論理アドレス情報を昇順に並べたものをテーブルのインデックスとする。そして、テーブルの要素として、記憶媒体１２１の物理的なアドレス情報であるブロック番号とページ番号とページ上オフセットとの組を記憶する。論理アドレスのデータのサイズは、例えば、１０２４バイトのように定められているが、これに限られない。
ページ上オフセットは、論理アドレスのデータのサイズが記憶媒体１２１のページのサイズより小さい場合に指定される。例えば、論理アドレスのデータのサイズが記憶媒体１２１のページのサイズの２分の１の場合、ページ上オフセットとして「０」または「１」を指定することにより、それぞれ、データがページの前半または後半に記憶されていることが表される。ページ上オフセットの指定方法は２値に限られるものではない。例えば、論理アドレスのデータのサイズがページのサイズのｎ分の１（ｎは２以上の整数）の場合に、ｎ値でページ上オフセットを指定するように構成してもよい。
なお、アドレス正引きテーブルの構成は、図７に示される構成に限られない。例えば、論理アドレスのデータのサイズが記憶媒体１２１のページのサイズと同じ場合は、ページ上オフセットは不要である。また、例えば記憶媒体１２１に並列アクセスして速度向上を図るために記憶媒体１２１を複数搭載するような場合は、各記憶媒体１２１から選出したブロック群を束ねた論理ブロックという単位で種々の情報を管理してもよい。また、論理ブロックを構成するブロック２０１の同一ページ番号のページを束ねた論理ページという単位で種々の情報を管理してもよい。この場合、管理情報に、論理ブロック情報から論理ブロックを構成するブロック２０１の情報を導出するための論物変換表（図示せず）をさらに含ませてもよい。この場合、記憶媒体１２１の物理的なアドレス情報として、論理ブロック番号と、論理ページ番号と、論理ページ上オフセットとが含まれてもよい。このように、アドレス正引きテーブルの構成は種々変形可能である。以降は、記憶媒体１２１の物理的なアドレス情報として、ブロック番号と、ページ番号と、ページ上オフセットとが含まれる構成で説明する。物理的なアドレス情報は、アドレス正引きテーブルの種々の構成に適宜読みかえることが可能である。
第１アクセス制御部１５１は、要求元から指示される第１メモリ１４１からの読み込み命令を受け付け、読み込み命令に対応するデータを第１メモリ１４１から読み込み、要求元に返却する。また、第１アクセス制御部１５１は、要求元から指示される第１メモリ１４１への書き込み命令を受け付け、書き込み命令に対応するデータを第１メモリ１４１に書き込む。
第２メモリ１４２は、転記位置情報を記憶する。転記位置情報は、転記元のデータの位置情報と転記先の位置情報とを対応づけた情報である。図８は、転記位置情報の構成例を示す図である。図８は、転記先のブロック２０１が決定された後、当該ブロック２０１に含まれる各メモリセル群２０２に対する書き込み処理で参照される転記位置情報の例を示している。
メモリセル群番号は、転記先のメモリセル群２０２のメモリセル群番号を表す。対象ページは、当該メモリセル群２０２の各書き込みステージで書き込みの対象となるページを表す。転記元アドレス情報は、対象ページに転記するデータ（転記元データ）を特定する情報である。転記元アドレス情報は、論理アドレス情報と、ブロック番号と、ページ番号と、ページ上オフセットと、を含む。
例えば、論理アドレスのデータのサイズが記憶媒体１２１のページのサイズの２分の１の場合で、各書き込みステージの対象ページが図５に示されるような場合、図８に示すように、転記先のメモリセル群２０２の各書き込みステージの各対象ページに対して書き込む転記元データとして、２つ分の論理アドレスのデータが対応付けられる。
対応付けられる情報は、転記元データの論理アドレス情報と、物理的なアドレス情報（ブロック番号、ページ番号、ページ上オフセット）である。例えば、図８の場合、対応付けられている２つ分の論理アドレスのデータのうち、１つ目の論理アドレスのデータが対象ページのオフセット０の位置に転記され、２つ目の論理アドレスのデータが対象ページのオフセット１の位置に転記されることになる。オフセットの対応付けはこの例に限られない。なお、重複する情報は１つにまとめることで、転記位置情報のサイズを削減してもよい。なお、図８に示される転記位置情報は、論理アドレスのデータのサイズが記憶媒体１２１のページのサイズの２分の１の場合の構成例であり、転記位置情報の構成は種々変形可能である。以降は、論理アドレスのデータのサイズが記憶媒体１２１のページのサイズの２分の１の場合の構成で説明するが、転記位置情報の種々の構成に適宜読みかえることが可能である。
なお、第２メモリ１４２が記憶する情報には、以降の種々の処理を簡単にするために、転記位置情報の情報から導出可能な情報を別途含んでいてもよい。また、以降の種々の処理において、処理を簡単にするために、転記位置情報の情報から導出可能な情報を用いて種々の処理を実行してもよい。
第２アクセス制御部１５２は、要求元から指示される第２メモリ１４２からの読み込み命令を受け付け、読み込み命令に対応するデータを第２メモリ１４２から読み込み、要求元に返却する。また、第２アクセス制御部１５２は、要求元から指示される第２メモリ１４２への書き込み命令を受け付け、書き込み命令に対応するデータを第２メモリ１４２に書き込む。
第３メモリ１４３は、転記データバッファとして機能するメモリ（外部記憶装置）であり、転記するデータ（転記元データ）を一時記憶する。
第３アクセス制御部１５３は、要求元から指示される第３メモリ１４３からの読み込み命令を受け付け、読み込み命令に対応するデータを第３メモリ１４３から読み込み、要求元に返却する。また、第３アクセス制御部１５３は、要求元から指示される第３メモリ１４３への書き込み命令を受け付け、書き込み命令に対応するデータを第３メモリ１４３に書き込む。
ホストインタフェース部１６０は、図示しないホスト装置から、書き込み命令（書き込み要求）および読み込み命令（書き込み要求）を含む各種命令を受け付ける。書き込み命令は、記憶装置アドレス情報および書き込みデータを含む。読み込み命令は、記憶装置アドレス情報を含む。記憶装置アドレス情報は、記憶装置１００がホスト装置に提供するアドレス情報である。例えば、ＨＤＤ（Hard Disk Drive）やＳＳＤでの記憶装置アドレス情報の例としては、ＬＢＡ（Logical Block Address）が適用できる。記憶装置アドレスのデータのサイズは、例えば、５１２バイトのように定められているが、これに限られない。
ホストインタフェース部１６０は、受け付けた命令が書き込み命令であったときは、書き込み制御部１１２に書き込み命令を転送する。ホストインタフェース部１６０は、受け付けた命令が読み込み命令であったときは、読み込み制御部１１１に読み込み命令を転送する。
ホストインタフェース部１６０は、読み込み制御部１１１からデータを受信すると、受信したデータをホスト装置に転送する。
書き込み制御部１１２は、ホストインタフェース部１６０から書き込み命令を受信すると、受信した書き込み命令から記憶装置アドレス情報および書き込みデータを抽出する。書き込み制御部１１２は、抽出した書き込みデータを、記憶媒体１２１の所定の物理的なアドレスに書き込むように、媒体アクセス制御部１３１に書き込みを指示する。書き込み制御部１１２は、書き込みデータを書き込む物理的なアドレスを、任意の方法で決定すればよい。
なお、物理的なアドレス情報が示す記憶領域が含まれるブロック２０１、すなわち、ホスト装置からの書き込み先として使用するブロック２０１と、後述する転記先として使用するブロック２０１とは、同一のブロック２０１であっても異なるブロック２０１であってもよい。なお、同一のブロック２０１である場合は、書き込み制御部１１２は、決定する物理的なアドレスが転記先の物理的なアドレスと重複しないように、転記制御部１１３と連携処理する。
書き込み制御部１１２は、抽出した記憶装置アドレス情報を、対応する論理アドレス情報に変換する。書き込み制御部１１２は、予め定められた記憶装置アドレス情報と論理アドレス情報との対応関係に従い、記憶装置アドレス情報を論理アドレス情報に変換する。例えば、記憶装置アドレス情報が５１２バイトごとに割り当てられ、論理アドレス情報が１０２４バイトごとに割り当てられている場合、書き込み制御部１１２は、記憶装置アドレス情報を２で除算したときの商を求めることにより、記憶装置アドレス情報を論理アドレス情報に変換できる。
書き込み制御部１１２は、アドレス正引きテーブルにおける、変換した論理アドレス情報が示す記憶媒体１２１の物理的なアドレス情報を、書き込み先の記憶媒体１２１の物理的なアドレス情報に更新するように、第１アクセス制御部１５１に書き込みを指示する。
読み込み制御部１１１は、ホストインタフェース部１６０から読み込み命令を受信すると、受信した読み込み命令から記憶装置アドレス情報を抽出する。読み込み制御部１１１は、抽出した記憶装置アドレス情報を、対応する論理アドレス情報に変換する。
読み込み制御部１１１は、アドレス正引きテーブルにおける、変換した論理アドレス情報が示す記憶媒体１２１の物理的なアドレス情報を読み込むように、第１アクセス制御部１５１に読み込みを指示し、記憶媒体１２１の物理的なアドレス情報を取得する。
読み込み制御部１１１は、取得した記憶媒体１２１の物理的なアドレスに記録されているデータを読み込むように、媒体アクセス制御部１３１に読み込みを指示し、データを取得する。読み込み制御部１１１は、取得したデータをホストインタフェース部１６０に送信する。
転記制御部１１３と決定部１１４と読み込み部１１６と書き込み部１１７と更新部１１５とが連携して、メモリセル群に含まれる第１メモリセル群の書き込み処理に必要なページが、所定の書き込み順序で実行する場合に初めて必要となる書き込みステージが開始される前までに、第１メモリセル群の書き込み処理に必要なページに転記するデータを決定し、書き込みステージが開始される前までに、決定されたデータを半導体記憶装置から読み込んで外部記憶装置に記憶し、書き込みステージの実行順序となった場合に、外部記憶装置に記憶されたデータを第１メモリセル群の書き込みステージの書き込み処理に必要なページのデータとして、第１メモリセル群の書き込みステージの書き込み処理を実行し、書き込み部が第１メモリセル群の書き込みステージの書き込み処理に必要なページのデータとして書き込んだデータを記憶する外部記憶装置内の記憶領域を、書き込みステージの書き込み処理が完了後、解放し、第１メモリセル群における最後の（Ｐ個目の）書き込みステージの書き込み処理が完了後、決定されたデータの論理アドレスに対応する管理情報の物理アドレスを、第１メモリセル群内に対応付けられたページでのデータを書き込んだ位置を表す物理アドレスに更新する。また、必要に応じて、第１メモリセル群の書き込みステージの書き込み処理に必要なページのデータとして書き込んだデータを記憶する外部記憶装置内の記憶領域を、書き込みステージの書き込み処理が完了後、書き込みステージの次の書き込みステージの書き込み処理に必要なページのデータを読み込む処理が開始される前までに解放する。また、必要に応じて、決定されたデータが記憶されている外部記憶装置内の記憶領域が解放されていない場合は、決定されたデータを半導体記憶装置から読み込まない。また、必要に応じて、複数の第１メモリセル群における最後の（Ｐ個目の）書き込みステージに対するデータの書き込み処理が完了した後に、複数の第１メモリセル群に対応付けられたページに書き込んだデータの物理アドレスをまとめて更新する。また、必要に応じて、半導体記憶装置に対するアクセス処理等の処理と、物理アドレスの更新処理とを適宜切り替えながら実行する。以降、詳細な一例を説明する。
転記制御部１１３は、転記の必要性が生じると、転記処理を制御する。前述したように、各書き込みステージで書き込み対象となる対象ページは１個以上存在する。転記制御部１１３は、所定の順序で各書き込みステージを実行する場合に、あるページが初めて対象ページとなる書き込みステージが開始される前までに、当該対象ページに転記するデータを決定するように、決定部１１４に指示する。
一例として、各書き込みステージでの対象ページが図５に示される場合で、各メモリセル群２０２の各書き込みステージの所定の順序が図６に示される場合について説明する。この場合、書き込み順が１番目であるメモリセル群番号０のメモリセル群２０２の第１ステージの対象ページは、メモリセル群番号０のメモリセル群２０２の第１ページとメモリセル群番号１のメモリセル群２０２の第１ページである。そして、メモリセル群番号０のメモリセル群２０２の第１ページとメモリセル群番号１のメモリセル群２０２の第１ページの両方が、転記先のブロック２０１における、各メモリセル群２０２の各書き込みステージを所定の順序で実行する場合に初めて対象ページとなるページである。
また、書き込み順が２番目であるメモリセル群番号１のメモリセル群２０２の第１ステージの対象ページは、メモリセル群番号１のメモリセル群２０２の第１ページとメモリセル群番号２のメモリセル群２０２の第１ページである。このうちメモリセル群番号２のメモリセル群２０２の第１ページが、転記先のブロック２０１における、各メモリセル群２０２の各書き込みステージを所定の順序で実行する場合に初めて対象ページとなるページである。
したがって、書き込み順が１番目であるメモリセル群番号０のメモリセル群２０２の第１ステージになるまでの間に、メモリセル群番号０のメモリセル群２０２の第１ページとメモリセル群番号１のメモリセル群２０２の第１ページに転記すべきデータを決定するように、転記制御部１１３は決定部１１４に指示する。また、書き込み順が２番目であるメモリセル群番号１のメモリセル群２０２の第１ステージになるまでの間に、メモリセル群番号２のメモリセル群２０２の第１ページに転記すべきデータを決定するように、転記制御部１１３は決定部１１４に指示する。
ここで、メモリセル群番号１のメモリセル群２０２の第１ページに転記すべきデータ（転記データ）は、書き込み順が２番目であるメモリセル群番号１のメモリセル群２０２の第１ステージで必要になる。この転記データは、書き込み順が１番目であるメモリセル群番号０のメモリセル群２０２の第１ステージになるまでの間に決定されていることになる。
なお、図５に示す例と異なり、例えば、あるメモリセル群２０２へのある書き込みステージ数の書き込み処理の対象ページに、書き込み対象のメモリセル群２０２とは異なるメモリセル群２０２に対応付けられているページが含まれず、かつ、あるメモリセル群２０２の２番目以降の書き込みステージにおいて書き込み対象になるページがすべて、当該メモリセル群２０２の１番目の書き込みステージで書き込み対象になるページに含まれる場合は、ある転記先のメモリセル群２０２の１番目の書き込みステージになるまでの間に、ある転記先のメモリセル群２０２に対応付けられているページに転記すべきデータを決定するように、転記制御部１１３は決定部１１４に指示することになる。
転記制御部１１３は、転記先のメモリセル群２０２のある書き込みステージに必要なデータ（転記データ）が決定されてから、当該転記先のメモリセル群２０２の当該書き込みステージになるまでの間に、読み込み部１１６に対して当該転記データの読み込みを指示する。なお、転記データの読み込み処理は、１個以上の対象ページのそれぞれのページについて、決定部１１４によって転記データが全て決定されてから読み込むようにしてもよいし、決定部１１４によって転記データの少なくとも一部が決定され次第、適宜読み込むようにしてもよい。
転記データを格納している第３メモリ１４３のバッファ領域がまだ解放されていない場合は、読み込み処理を省略して、当該バッファ領域に既に読み込まれている転記データを今後の処理で利用してもよい。
転記制御部１１３は、転記先のあるメモリセル群２０２のある書き込みステージになったら、書き込み部１１７に、当該メモリセル群２０２への当該書き込みステージの実行を指示する。
転記制御部１１３は、転記先のブロック２０１における、各メモリセル群２０２の各書き込みステージを所定の順序で実行する場合に、転記先のあるメモリセル群２０２のある書き込みステージの書き込み処理の完了以降に、第３メモリ１４３内の転記データが格納されているバッファ領域を解放する。なお、当該バッファ領域は書き込みステージの完了後に直ちに解放してもよい。すなわち、ある書き込みステージの完了後、当該書き込みステージで使用したバッファ領域を、次の書き込みステージが開始する前までに解放してもよい。この場合、第３メモリ１４３のメモリ使用量を削減できる。また、当該バッファ領域の解放を遅延させてもよい。当該バッファ領域に格納されているデータが以降の書き込みステージでも必要になる場合、当該バッファ領域を、当該書き込みステージまで解放させないことで、読み込み処理のコストを削減できる。
転記制御部１１３は、転記先のメモリセル群２０２に対して定められた所定の順序の書き込みステージのうち最後の書き込みステージの書き込み処理の完了以降に、更新部１１５に対して、当該メモリセル群２０２に対応する１個以上のページに関する管理情報の更新を指示する。例えば、図４に示されるメモリセル群番号０のメモリセル群２０２の場合は、メモリセル群番号０のメモリセル群２０２に対応する第１ページ、第２ページ、第３ページ、第４ページである、ページ番号０、ページ番号１、ページ番号２、ページ番号３の４個のページの管理情報の更新が指示される。
なお、管理情報の更新には、後述するように、転記位置情報が必要となる。転記位置情報に含まれる情報のうち、管理情報の更新処理に必要な情報を別途記憶するなどして、所定のまとまった単位で管理情報を更新するように、転記制御部１１３は更新部１１５に管理情報の更新を指示してもよい。例えば、所定のまとまった単位をブロック２０１とする場合、転記制御部１１３が、転記先のブロック２０１への書き込みがすべて完了したタイミングで、当該ブロック２０１に関する管理情報の更新処理を指示してもよい。また、更新部１１５は、管理情報の更新処理のみを連続して実行してもよい。この場合、更新処理の制御を簡易化できる。更新処理を連続して実行する場合、例えば記憶媒体１２１へのアクセスが制限される場合がありうる。このため、更新部１１５が、記憶媒体１２１へのアクセス処理などの他の処理に適宜切り替えながら更新処理を実行してもよい。
転記制御部１１３は、ブロック２０１における、各メモリセル群２０２の各書き込みステージの所定の順序に従って、必要に応じて前述の処理群を繰り返し実行する。
決定部１１４は、転記制御部１１３によって指定された転記先のページ（対象ページ）に転記するデータ（転記データ）を決定する。より詳細には、決定部１１４は、第１メモリ１４１から管理情報を読み込むように第１アクセス制御部１５１に読み込みを指示し、管理情報を取得する。決定部１１４は、取得した管理情報から、所定の方法に基づき、転記するデータの論理アドレス情報および物理的なアドレス情報を複数抽出する。決定部１１４が転記するデータを抽出する所定の方法はどのような方法であってもよい。
決定部１１４は、抽出した複数の論理アドレス情報および物理的なアドレス情報から、転記制御部１１３によって指定された転記先のページのサイズになる、論理アドレスのデータの個数分、論理アドレス情報および物理的なアドレス情報を抽出する。例えば、論理アドレスのデータのサイズが記憶媒体１２１のページのサイズの２分の１の場合は、抽出する論理アドレス情報および物理的なアドレス情報の個数は２になる。
なお、転記先として使用するブロック２０１と、ホスト装置から書き込み要求されたデータの書き込み先として書き込み制御部１１２が使用するブロック２０１とが同一のブロック２０１である場合、転記先のページのサイズになる論理アドレスのデータのうち一部に、ホスト装置から書き込み要求されたデータに対応する論理アドレスのデータが含まれていてもよい。
決定部１１４は、転記位置情報の、転記制御部１１３によって指定された転記先のページ（対象ページ）に対応する情報として、対象ページのサイズになる個数分の論理アドレス情報および物理的なアドレス情報を登録するように、第２アクセス制御部１５２に書き込みを指示する。
読み込み部１１６は、転記制御部１１３によって指定されたメモリセル群２０２のある書き込みステージにおいて必要な１個以上の転記データを読み込む。前述したように、論理アドレスのデータのサイズが記憶媒体１２１のページのサイズよりも小さい場合は、１個のページに対して複数の転記データが対応付けられる。このため、読み込み部１１６は、転記制御部１１３によって指定されたメモリセル群２０２のある書き込みステージの１個以上の対象ページに対応する、１個以上の物理的なアドレス情報を読み込むように、第２アクセス制御部１５２に読み込みを指示する。そして、読み込み部１１６は、当該対象ページに対応する情報である１個以上の物理的なアドレス情報を取得する。
以降、読み込み部１１６は、取得した１個以上の物理的なアドレス情報それぞれに対して、以下の処理を実行する。なお、以降の処理では、複数の情報あるいはデータのやり取りの方法は問わない。例えば、複数の情報あるいはデータを一度にやり取りしてもよいし、一つずつやり取りしてもよい。
読み込み部１１６は、記憶媒体１２１の取得した物理的なアドレス情報が示す位置に格納されているデータを読み込むように、媒体アクセス制御部１３１に読み込みを指示し、取得した物理的なアドレス情報が示す位置に格納されているデータを取得する。なお、論理アドレスのデータのサイズがページのサイズよりも小さい場合、記憶媒体１２１の入出力単位はページであるので、さらに、記憶媒体１２１から読み込んだページのデータから必要なデータを抽出する処理が実行される。
読み込み部１１６は、取得したデータを、第３メモリ１４３に一時記憶するように、第３アクセス制御部１５３に書き込みを指示する。
書き込み部１１７は、転記制御部１１３によって指定されたメモリセル群２０２の各書き込みステージの書き込み処理を実行する。より詳細には、書き込み部１１７は、現在処理している書き込みステージにおいて必要な１個以上の転記元アドレス情報を読み込むように、第２アクセス制御部１５２に読み込みを指示し、１個以上の転記元アドレス情報を取得する。
書き込み部１１７は、取得した１個以上の転記元アドレス情報で特定される１個以上のデータを、第３メモリ１４３から読み込むように、第３アクセス制御部１５３に読み込みを指示し、１個以上のデータを取得する。
書き込み部１１７は、取得した１個以上のデータを、現在処理している書き込みステージの対象ページに書き込むデータとして、当該書き込みステージの書き込み処理を実行するように、媒体アクセス制御部１３１に書き込みを指示する。
なお、前述の処理群では、複数の情報あるいはデータのやり取りの方法は問わない。例えば、複数の情報あるいはデータを一度にやり取りしてもよいし、一つずつやり取りしてもよい。
更新部１１５は、転記制御部１１３に指定されたメモリセル群２０２に対応する１個以上のページに関する管理情報の更新を指示する。記憶媒体１２１の説明において前述したように、メモリセル群２０２には１個以上のページが対応付けられている。例えば、図４に示されるメモリセル群番号０のメモリセル群２０２の場合は、メモリセル群番号０のメモリセル群２０２に対応する第１ページ、第２ページ、第３ページ、第４ページである、ページ番号０、ページ番号１、ページ番号２、ページ番号３の４個のページが対応づけられている。また、前述したように、論理アドレスのデータのサイズが記憶媒体１２１のページのサイズよりも小さい場合は、１個のページに対して転記するデータが複数対応付けられる。
更新部１１５は、転記制御部１１３に指定されたメモリセル群２０２に対応する１個以上のページについて、当該ページに転記した１個以上のデータの、論理アドレス情報および物理的なアドレス情報を読み込むように、第２アクセス制御部１５２に読み込みを指示し、１個以上の論理アドレス情報および物理的なアドレス情報を取得する。
また、更新部１１５は、取得したページに転記した１個以上のデータが、それぞれ当該ページのいずれのオフセットに転記されたかを算出する。これにより、更新部１１５は、転記した１個以上のデータに関して、論理アドレス情報と、転記元の物理的なアドレス情報と、転記先の物理的なアドレス情報を得る。以降、更新部１１５は、取得した複数の論理アドレス情報と、転記元の物理的なアドレス情報と、転記先の物理的なアドレス情報と、のそれぞれに対して、以下の処理を実行する。なお、以降の処理では、複数の情報あるいはデータのやり取りの方法は問わない。例えば、複数の情報あるいはデータを一度にやり取りしてもよいし、一つずつやり取りしてもよい。
更新部１１５は、アドレス正引きテーブルにおける、取得した論理アドレス情報が示す記憶媒体１２１の物理的なアドレス情報を、転記先の記憶媒体１２１の物理的なアドレス情報に更新するように、第１アクセス制御部１５１に書き込みを指示する。ここでは、記憶媒体１２１の物理的なアドレス情報として、ブロック番号と、ページ番号と、ページ上オフセットとが含まれる構成で説明している。このため、転記先の記憶媒体１２１の物理的なアドレス情報は、転記制御部１１３に指定されたメモリセル群２０２のブロック番号と、当該論理アドレスのデータを転記したページ番号と、当該論理アドレスのデータを転記したページ上オフセットとなる。物理的なアドレス情報は、アドレス正引きテーブルの種々の構成に適宜読みかえることが可能である。
次に、第１の実施形態の記憶装置の動作について説明する。
まず、ホスト装置からの書き込み命令に応じて、記憶装置１００が行う書き込み処理の手順について、図９を参照して説明する。図９は、第１の実施形態の記憶装置１００で行われる書き込み処理の流れの一例を示すフローチャートである。
ホストインタフェース部１６０は、ホスト装置から書き込み命令を受け付ける（ステップＳ１１）。ホストインタフェース部１６０は、書き込み制御部１１２に書き込み命令を転送する。書き込み制御部１１２は、ホストインタフェース部１６０から書き込み命令を受信すると、受信した書き込み命令から記憶装置アドレス情報および書き込みデータを抽出する。
書き込み制御部１１２は、書き込み要求されたデータを記憶媒体１２１に書き込む（ステップＳ１２）。より詳細には、書き込み制御部１１２は、抽出した書き込みデータを、記憶媒体１２１の所定の物理的なアドレスに書き込むように、媒体アクセス制御部１３１に書き込みを指示する。媒体アクセス制御部１３１は、書き込みデータを、書き込み要求された記憶媒体１２１の所定の物理的なアドレスに書き込む。
なお、書き込みデータの書き込み先であって、所定の物理的なアドレス情報が示す記憶領域が含まれるブロック２０１、すなわち、ホスト装置からの書き込み先として使用するブロック２０１と、後述する転記先として使用するブロック２０１とは、同一のブロック２０１であっても異なるブロック２０１であってもよい。
書き込み制御部１１２は、管理情報を更新する（ステップＳ１３）。より詳細には、書き込み制御部１１２は、抽出した記憶装置アドレス情報を、対応する論理アドレス情報に変換する。書き込み制御部１１２は、アドレス正引きテーブルにおける、変換した論理アドレス情報が示す記憶媒体１２１の物理的なアドレス情報を、書き込み先の記憶媒体１２１の物理的なアドレス情報に更新するように、第１アクセス制御部１５１に書き込みを指示する。第１アクセス制御部１５１は、変換した論理アドレス情報が示す記憶媒体１２１の物理的なアドレス情報を、書き込み先の記憶媒体１２１の物理的なアドレス情報に更新（書き込み処理）する。
次に、ホスト装置からの読み込み命令に応じて、記憶装置１００が行う読み込み処理の手順について、図１０を参照して説明する。図１０は、記憶装置１００で行われる読み込み処理の流れの一例を示すフローチャートである。
ホストインタフェース部１６０は、ホスト装置から読み込み命令を受け付ける（ステップＳ２１）。ホストインタフェース部１６０は、読み込み制御部１１１に読み込み命令を転送する。読み込み制御部１１１は、ホストインタフェース部１６０から読み込み命令を受信すると、受信した読み込み命令から記憶装置アドレス情報を抽出する。
読み込み制御部１１１は、読み込み要求されたデータを読み込む（ステップＳ２２）。より詳細には、読み込み制御部１１１は、抽出した記憶装置アドレス情報を、対応する論理アドレス情報に変換する。読み込み制御部１１１は、アドレス正引きテーブルにおける、変換した論理アドレス情報が示す記憶媒体１２１の物理的なアドレス情報を読み込むように、第１アクセス制御部１５１に読み込みを指示する。第１アクセス制御部１５１は、アドレス正引きテーブルにおける、変換した論理アドレス情報が示す記憶媒体１２１の物理的なアドレス情報を読み込み、読み込み制御部１１１に返却する。読み込み制御部１１１は、記憶媒体１２１の物理的なアドレス情報を取得する。
読み込み制御部１１１は、取得した記憶媒体１２１の物理的なアドレスに記録されているデータを読み込むように、媒体アクセス制御部１３１に読み込みを指示する。媒体アクセス制御部１３１は、取得した記憶媒体１２１の物理的なアドレスに記録されているデータを読み込み、読み込み制御部１１１に返却する。読み込み制御部１１１は、媒体アクセス制御部１３１からデータを取得する。
読み込み制御部１１１は、読み込んだデータを返却する（ステップＳ２３）。より詳細には、読み込み制御部１１１は、取得したデータを、ホストインタフェース部１６０に送信する。ホストインタフェース部１６０は、読み込み制御部１１１からデータを受信すると、受信したデータをホスト装置に転送する。
次に、記憶装置１００が行う転記処理の手順について、図１１を参照して説明する。図１１は、記憶装置１００で行われる転記処理の流れの一例を示すフローチャートである。なお、転記制御部１１３は、転記の必要性が生じると、図１１に示される転記処理を制御する。転記の必要性が生じたか否かは、例えば、従来の転記処理（コンパクション処理、ガーベージコレクション処理）と同様の方法で判断できる。
最初に、転記するデータが決定される（ステップＳ３１）。前述のように、あるメモリセル群２０２へのある書き込みステージの書き込み処理の対象ページは１個以上存在する。転記制御部１１３は、転記先のブロック２０１における、各メモリセル群２０２の各書き込みステージを所定の順序で実行する場合に、あるページが初めて対象ページとなる書き込みステージになるまでの間に、当該対象ページに転記するデータの決定を決定部１１４に指示する。
決定部１１４は、転記制御部１１３によって指定された転記先のページに転記するデータを決定する。より詳細には、決定部１１４は、第１メモリ１４１から管理情報を読み込むように第１アクセス制御部１５１に読み込みを指示する。第１アクセス制御部１５１は、第１メモリ１４１から読み込みを指示された管理情報を読み込み、要求元に返却する。決定部１１４は、管理情報を取得する。決定部１１４は、取得した管理情報から、所定の方法に基づき、転記するデータの論理アドレス情報および物理的なアドレス情報を複数抽出する。転記するデータを抽出する所定の方法は問わない。
決定部１１４は、抽出した複数の論理アドレス情報および物理的なアドレス情報から、転記制御部１１３によって指定された転記先のページのサイズになる、論理アドレスのデータの個数分、論理アドレス情報および物理的なアドレス情報を抽出する。例えば、論理アドレスのデータのサイズが記憶媒体１２１のページのサイズの２分の１の場合は、抽出する論理アドレス情報および物理的なアドレス情報の個数は２になる。
なお、転記先として使用するブロック２０１と、ホスト装置から書き込み要求されたデータの書き込み先として書き込み制御部１１２が使用するブロック２０１とが同一のブロック２０１である場合、転記先のページのサイズになる論理アドレスのデータのうち一部に、ホスト装置から書き込み要求されたデータに対応する論理アドレスのデータが含まれていてもよい。
決定部１１４は、転記位置情報の、転記制御部１１３によって指定された転記先のページ（対象ページ）に対応する情報として、対象ページのサイズになる個数分の論理アドレス情報および物理的なアドレス情報を登録するように、第２アクセス制御部１５２に書き込みを指示する。第２アクセス制御部１５２は、指示された情報を第２メモリ１４２が有する転記位置情報に登録（書き込み）する。
一例として、各書き込みステージでの対象ページが図５に示される場合で、各メモリセル群２０２の各書き込みステージの所定の順序が図６に示される場合について説明する。この場合、書き込み順が１番目であるメモリセル群番号０のメモリセル群２０２の第１ステージの対象ページは、メモリセル群番号０のメモリセル群２０２の第１ページとメモリセル群番号１のメモリセル群２０２の第１ページである。そして、メモリセル群番号０のメモリセル群２０２の第１ページとメモリセル群番号１のメモリセル群２０２の第１ページの両方が、転記先のブロック２０１における、各メモリセル群２０２の各書き込みステージを所定の順序で実行する場合に初めて対象ページとなるページである。
また、書き込み順が２番目であるメモリセル群番号１のメモリセル群２０２の第１ステージの対象ページは、メモリセル群番号１のメモリセル群２０２の第１ページとメモリセル群番号２のメモリセル群２０２の第１ページである。このうちメモリセル群番号２のメモリセル群２０２の第１ページが、転記先のブロック２０１における、各メモリセル群２０２の各書き込みステージを所定の順序で実行する場合に初めて対象ページとなるページである。
したがって、書き込み順が１番目であるメモリセル群番号０のメモリセル群２０２の第１ステージになるまでの間に、メモリセル群番号０のメモリセル群２０２の第１ページとメモリセル群番号１のメモリセル群２０２の第１ページに転記すべきデータを決定するように、転記制御部１１３は決定部１１４に指示する。また、書き込み順が２番目であるメモリセル群番号１のメモリセル群２０２の第１ステージになるまでの間に、メモリセル群番号２のメモリセル群２０２の第１ページに転記すべきデータを決定するように、転記制御部１１３は決定部１１４に指示する。
ここで、メモリセル群番号１のメモリセル群２０２の第１ページに転記すべきデータ（転記データ）は、書き込み順が２番目であるメモリセル群番号１のメモリセル群２０２の第１ステージで必要になる。この転記データは、書き込み順が１番目であるメモリセル群番号０のメモリセル群２０２の第１ステージになるまでの間に決定されていることになる。
なお、図５に示す例と異なり、例えば、あるメモリセル群２０２へのある書き込みステージ数の書き込み処理の対象ページに、書き込み対象のメモリセル群２０２とは異なるメモリセル群２０２に対応付けられているページが含まれず、かつ、あるメモリセル群２０２の２番目以降の書き込みステージにおいて書き込み対象になるページがすべて、当該メモリセル群２０２の１番目の書き込みステージで書き込み対象になるページに含まれる場合は、ある転記先のメモリセル群２０２の１番目の書き込みステージになるまでの間に、ある転記先のメモリセル群２０２に対応付けられているページに転記すべきデータを決定するように、転記制御部１１３は決定部１１４に指示することになる。
次に、転記するデータが読み込まれる（ステップＳ３２）。より詳細には、転記制御部１１３は、転記先のメモリセル群２０２のある書き込みステージに必要なデータ（転記データ）が決定されてから、当該転記先のメモリセル群２０２の当該書き込みステージになるまでの間に、読み込み部１１６に対して当該転記データの読み込みを指示する。なお、転記データの読み込み処理は、１個以上の対象ページのそれぞれのページについて、決定部１１４によって転記データが全て決定されてから読み込むようにしてもよいし、決定部１１４によって転記データの少なくとも一部が決定され次第、適宜読み込むようにしてもよい。
読み込み部１１６は、転記制御部１１３によって指定されたメモリセル群２０２のある書き込みステージにおいて必要な１個以上の転記データを読み込む。前述したように、論理アドレスのデータのサイズが記憶媒体１２１のページのサイズよりも小さい場合は、１個のページに対して複数の転記データが対応付けられる。このため、読み込み部１１６は、転記制御部１１３によって指定されたメモリセル群２０２のある書き込みステージの１個以上の対象ページに対応する、１個以上の物理的なアドレス情報を読み込むように、第２アクセス制御部１５２に読み込みを指示する。
第２アクセス制御部１５２は、転記位置情報を有する第２メモリ１４２から、指定された情報を読み込み、要求元に返却する。読み込み部１１６は、それぞれの対象ページに対応する１個以上の物理的なアドレス情報を取得する。以降、読み込み部１１６は、取得した１個以上の物理的なアドレス情報それぞれに対して、以下の処理を実行する。なお、以降の処理では、複数の情報あるいはデータのやり取りの方法は問わない。例えば、複数の情報あるいはデータを一度にやり取りしてもよいし、一つずつやり取りしてもよい。
読み込み部１１６は、記憶媒体１２１の取得した物理的なアドレス情報が示す位置に格納されているデータを読み込むように、媒体アクセス制御部１３１に読み込みを指示する。媒体アクセス制御部１３１は、記憶媒体１２１から読み込みを指示されたデータを読み込み、要求元に返却する。読み込み部１１６は、取得した物理的なアドレス情報が示す位置に格納されているデータを取得する。なお、論理アドレスのデータのサイズがページのサイズよりも小さい場合、記憶媒体１２１の入出力単位はページであるので、さらに、記憶媒体１２１から読み込んだページのデータから必要なデータを抽出する処理が実行される。
読み込み部１１６は、取得したデータを、第３メモリ１４３に一時記憶するように、第３アクセス制御部１５３に書き込みを指示する。第３アクセス制御部１５３は、指示されたデータを第３メモリ１４３に書き込む。
なお、転記データを格納している第３メモリ１４３のバッファ領域がまだ解放されていない場合は、読み込み処理を省略して、当該バッファ領域に既に読み込まれている転記データを今後の処理で利用してもよい。
次に、転記するデータが記憶媒体１２１に書き込まれる（ステップＳ３３）。より詳細には、転記制御部１１３は、転記先のあるメモリセル群２０２のある書き込みステージになったら、書き込み部１１７に、当該メモリセル群２０２への当該書き込みステージの実行を書き込み部１１７に対して指示する。
書き込み部１１７は、転記制御部１１３によって指定されたメモリセル群２０２の各書き込みステージの書き込み処理を実行する。より詳細には、書き込み部１１７は、現在処理している書き込みステージにおいて必要な１個以上の転記元アドレス情報を読み込むように、第２アクセス制御部１５２に読み込みを指示する。第２アクセス制御部１５２は、転記位置情報を有する第２メモリ１４２から、読み込みを指示された情報を読み込み、要求元に返却する。書き込み部１１７は、１個以上の転記元アドレス情報を取得する。
書き込み部１１７は、取得した１個以上の転記元アドレス情報で特定される１個以上のデータを、第３メモリ１４３から読み込むように、第３アクセス制御部１５３に読み込みを指示する。第３アクセス制御部１５３は、読み込みが指示されたデータを第３メモリ１４３から読み込み、要求元に返却する。書き込み部１１７は、１個以上のデータを取得する。
書き込み部１１７は、取得した１個以上のデータを、現在処理している書き込みステージの対象ページに書き込むデータとして、当該書き込みステージの書き込み処理を実行するように、媒体アクセス制御部１３１に書き込みを指示する。
媒体アクセス制御部１３１は、現在処理している書き込みステージの対象ページに書き込むデータとして、書き込みを指示されたデータを用いて、現在処理している書き込みステージの書き込み処理を実行する。
なお、前述の処理群では、複数の情報あるいはデータのやり取りの方法は問わない。例えば、複数の情報あるいはデータを一度にやり取りしてもよいし、一つずつやり取りしてもよい。
転記制御部１１３は、転記先のブロック２０１における、各メモリセル群２０２の各書き込みステージを所定の順序で実行する場合に、転記先のあるメモリセル群２０２のある書き込みステージの書き込み処理の完了以降に、第３メモリ１４３内の転記データが格納されているバッファ領域を解放する。なお、当該バッファ領域は書き込みステージの完了後に直ちに解放してもよい。この場合、第３メモリ１４３のメモリ使用量を削減できる。また、当該バッファ領域の解放を遅延させてもよい。当該バッファ領域に格納されているデータが以降の書き込みステージでも必要になる場合、当該バッファ領域を、当該書き込みステージまで解放させないことで、読み込み処理のコストを削減できる。
次に、管理情報が更新される（ステップＳ３４）。より詳細には、転記制御部１１３は、転記先のメモリセル群２０２に対して定められた所定の順序の書き込みステージのうち最後の書き込みステージの書き込み処理の完了以降に、更新部１１５に対して、当該メモリセル群２０２に対応する１個以上のページに関する管理情報の更新を指示する。例えば、図４に示されるメモリセル群番号０のメモリセル群２０２の場合は、メモリセル群番号０のメモリセル群２０２に対応する第１ページ、第２ページ、第３ページ、第４ページである、ページ番号０、ページ番号１、ページ番号２、ページ番号３の４個のページの管理情報の更新が指示される。
なお、管理情報の更新には、後述するように、転記位置情報が必要となる。転記位置情報に含まれる情報のうち、管理情報の更新処理に必要な情報を別途記憶するなどして、所定のまとまった単位で管理情報を更新するように、転記制御部１１３は更新部１１５に管理情報の更新を指示してもよい。例えば、所定のまとまった単位をブロック２０１とする場合、転記制御部１１３が、転記先のブロック２０１への書き込みがすべて完了したタイミングで、当該ブロック２０１に関する管理情報の更新処理を指示してもよい。また、更新部１１５は、管理情報の更新処理のみを連続して実行してもよい。更新部１１５が、記憶媒体１２１へのアクセス処理などの他の処理に適宜切り替えながら更新処理を実行してもよい。
更新部１１５は、転記制御部１１３に指定されたメモリセル群２０２に対応する１個以上のページに関する管理情報の更新を指示する。記憶媒体１２１の説明において前述したように、メモリセル群２０２には１個以上のページが対応付けられている。例えば、図４に示されるメモリセル群番号０のメモリセル群２０２の場合は、メモリセル群番号０のメモリセル群２０２に対応する第１ページ、第２ページ、第３ページ、第４ページである、ページ番号０、ページ番号１、ページ番号２、ページ番号３の４個のページが対応づけられている。また、前述したように、論理アドレスのデータのサイズが記憶媒体１２１のページのサイズよりも小さい場合は、１個のページに対して転記するデータが複数対応付けられる。
更新部１１５は、転記制御部１１３に指定されたメモリセル群２０２に対応する１個以上のページについて、当該ページに転記した１個以上のデータの、論理アドレス情報および物理的なアドレス情報を読み込むように、第２アクセス制御部１５２に読み込みを指示する。
第２アクセス制御部１５２は、転記位置情報を有する第２メモリ１４２から読み込みを指示された情報を読み込み、要求元に返却する。更新部１１５は、１個以上の論理アドレス情報および物理的なアドレス情報を取得する。また、更新部１１５は、取得したページに転記した１個以上のデータが、それぞれ当該ページのいずれのオフセットに転記されたかを算出する。これにより、更新部１１５は、転記した１個以上のデータに関して、論理アドレス情報と、転記元の物理的なアドレス情報と、転記先の物理的なアドレス情報を得る。以降、更新部１１５は、取得した複数の論理アドレス情報と、転記元の物理的なアドレス情報と、転記先の物理的なアドレス情報と、のそれぞれに対して、以下の処理を実行する。なお、以降の処理では、複数の情報あるいはデータのやり取りの方法は問わない。例えば、複数の情報あるいはデータを一度にやり取りしてもよいし、一つずつやり取りしてもよい。
更新部１１５は、アドレス正引きテーブルにおける、取得した論理アドレス情報が示す記憶媒体１２１の物理的なアドレス情報を、転記先の記憶媒体１２１の物理的なアドレス情報に更新するように、第１アクセス制御部１５１に書き込みを指示する。第１アクセス制御部１５１は、第１メモリ１４１が有するアドレス正引きテーブルに登録されている情報を、指示された情報に更新（書き込み）する。
ここでは、記憶媒体１２１の物理的なアドレス情報として、ブロック番号と、ページ番号と、ページ上オフセットとが含まれる構成で説明している。このため、転記先の記憶媒体１２１の物理的なアドレス情報は、転記制御部１１３に指定されたメモリセル群２０２のブロック番号と、当該論理アドレスのデータを転記したページ番号と、当該論理アドレスのデータを転記したページ上オフセットとなる。物理的なアドレス情報は、アドレス正引きテーブルの種々の構成に適宜読みかえることが可能である。
この後、必要に応じてステップＳ３１〜ステップＳ３４までの処理が繰り返される（ステップＳ３５）。より詳細には、転記制御部１１３は、ブロック２０１における、各メモリセル群２０２の各書き込みステージの所定の順序に従って、必要に応じて、ステップＳ３１〜ステップＳ３４の処理群を繰り返し実行する。処理を繰り返す必要がなくなったら処理を終了する。
このように、第１の実施形態にかかる記憶装置では、複数の書き込みステージおよびメモリセル群の書き込み順番等が規定されている場合であっても、適切なタイミングで必要なデータを準備し、適切な順番で半導体記憶媒体に対して転記処理を実行することができる。
ところで、半導体記憶媒体の微細化に伴い、あるメモリセル群へのデータの書き込みによって、隣接するメモリセル群に記録されているデータに影響が出るようになってきている。下記参考文献に示されるようなＮＡＮＤフラッシュメモリでは、以下に説明するような書き込みシーケンスを採用することで、この影響を打ち消している。
（参考文献）"A 5.6MB/s 64Gb 4b/Cell NAND Flash memory in 43nm CMOS", Solid-State Circuits Conference - Digest of Technical Papers, 2009. ISSCC 2009. IEEE International, 8-12 Feb. 2009, pp.246 - 247, 247a.
すなわち、このようなＮＡＮＤフラッシュメモリでは、各書き込みステージで必要になるページの対応付けは、例えば、図１２に示されるようになっている。図１２は、各書き込みステージで書き込みの対象となるページ（対象ページ）の他の例を示す図である。例えば、図１２に示されるように、あるメモリセル群２０２の全ての書き込みステージでは同じページが必要であり、また、書き込み対象のメモリセル群２０２とは異なるメモリセル群２０２に対応付けられているページは含まれていない。
また、このようなＮＡＮＤフラッシュメモリでは、各メモリセル群２０２の各書き込みステージを実行する順序は、例えば、図１３に示されるようになっている。図１３は、書き込み順序の他の例を示す図である。図１３では、例えば、メモリセル群番号０のメモリセル群２０２の第１ステージの書き込み処理を実行した後は、順に、メモリセル群番号１のメモリセル群２０２の第１ステージ、メモリセル群番号０のメモリセル群２０２の第２ステージの書き込み処理を実行しなければならないことが示されている。このような順序にすることで、あるメモリセル群へのデータの書き込みによって、隣接するメモリセル群に記録されているデータに生ずる影響を打ち消している。
このような書き込みシーケンスを有するＮＡＮＤフラッシュメモリを記憶媒体１２１として使用する場合、本実施形態では、第３メモリ１４３に、４ページ分×３＝１２ページ分以上の容量を確保し、読み込んだデータが必要な間は読み込んだデータが格納されているバッファ領域を解放しないように構成してもよい。これにより、同一データを複数回読み込むことなく転記処理が実現できる。しかし、半導体記憶媒体の微細化および大容量化に伴い、ページの容量が増大してきており、転記処理で使用するメモリ容量を削減する必要がある。
一方、本実施形態では、各書き込みステージの書き込み処理が完了した直後に、各書き込みステージで必要なデータが格納されているバッファ領域を解放し、各書き込みステージになった時に、当該メモリセル群の当該書き込みステージで必要なデータを記憶媒体１２１から読み込むように構成することもできる。これにより、第３メモリ１４３の容量を４ページ分の容量に抑えることが可能になり、転記処理で使用するメモリ容量を削減できる。
また、例示した書き込みシーケンスと同様の書き込みシーケンスを有する３ビット／セルのＮＡＮＤフラッシュメモリを記憶媒体１２１として使用する場合でも同様のことが言える。図１４は、この場合の各書き込みステージで書き込みの対象となるページ（対象ページ）の例を示す図である。
例えば、各書き込みステージで必要になるページの対応付けが、図１４に示されるようなものであるとする。また、各メモリセル群２０２の各書き込みステージを実行する順序は、例えば、図１３に示されるようなものであるとする。このような書き込みシーケンスを有するＮＡＮＤフラッシュメモリを記憶媒体１２１として使用する場合、本実施形態では、第３メモリ１４３に、３ページ分×３＝９ページ分以上の容量を確保し、読み込んだデータが必要な間は読み込んだデータが格納されているバッファ領域を解放しないように構成してもよい。これにより、同一データを複数回読み込むことなく転記処理が実現できる。一方、本実施形態では、各書き込みステージの書き込み処理が完了した直後に、各書き込みステージで必要なデータが格納されているバッファ領域を解放し、各書き込みステージになった時に、当該メモリセル群の当該書き込みステージで必要なデータを記憶媒体１２１から読み込むように構成することもできる。これにより、第３メモリ１４３の容量を３ページ分の容量に抑えることが可能になり、転記処理で使用するメモリ容量を削減できる。
（第２の実施形態）
ところで、同一の論理アドレスのデータに対してホスト装置から書き込み要求されたデータを書き込む処理と転記処理とが重なる可能性があり、管理情報の整合性を担保する必要がある。そこで、第２の実施形態では、転記処理における管理情報の更新処理において、管理情報の整合性を担保する例について説明する。
まず、第２の実施形態の記憶装置の構成について説明する。なお、第１の実施形態と同様の機能を有する構成要素については、第１の実施形態と同様の名称および符号を付し、その説明を省略する。
図１５は、第２の実施形態の記憶装置１００−２の機能構成の概要の一例を示すブロック図である。図１５に示すように、記憶装置１００−２は、コントローラ１１０−２と、第１アクセス制御部１５１と、第１メモリ１４１と、第２アクセス制御部１５２と、第２メモリ１４２と、第３アクセス制御部１５３と、第３メモリ１４３と、媒体アクセス制御部１３１と、記憶媒体１２１と、ホストインタフェース部１６０と、を有する。コントローラ１１０−２は、転記制御部１１３−２と、決定部１１４と、読み込み部１１６と、書き込み部１１７と、更新部１１５−２と、書き込み制御部１１２と、読み込み制御部１１１と、を有する。
転記制御部１１３−２は、連携先の複数の構成要素のうち、更新部１１５が更新部１１５−２に置き換わる点が第１の実施形態の転記制御部１１３と異なるのみであるので、詳細な説明は省略する。
更新部１１５−２は、メモリセル群に含まれる第１メモリセル群に対応付けられたページに書き込む前のデータのメモリセル群内に対応付けられたページでの書き込み位置を表す物理アドレスと、データの論理アドレスに対応する管理情報の物理アドレスと、が一致する場合に、データの論理アドレスに対応する管理情報の物理アドレスを、第１メモリセル群内に対応付けられたページでのデータを書き込んだ位置を表す物理アドレスに更新する。以降、詳細な一例を説明する。
更新部１１５−２は、第１の実施形態の更新部１１５が実行する処理の一部の処理と同様な以下の処理を実行する。
更新部１１５−２は、転記制御部１１３−２に指定されたメモリセル群２０２に対応する１個以上のページに関する管理情報の更新を指示する。
記憶媒体１２１の説明において前述したように、メモリセル群２０２には１個以上のページが対応付けられている。例えば、図４に示されるメモリセル群番号０のメモリセル群２０２の場合は、メモリセル群番号０のメモリセル群２０２に対応する第１ページ、第２ページ、第３ページ、第４ページである、ページ番号０、ページ番号１、ページ番号２、ページ番号３の４個のページが対応づけられている。また、前述したように、論理アドレスのデータのサイズが記憶媒体１２１のページのサイズよりも小さい場合は、１個のページに対して転記するデータが複数対応付けられる。
更新部１１５−２は、転記制御部１１３−２に指定されたメモリセル群２０２に対応する１個以上のページについて、当該ページに転記した１個以上のデータの、論理アドレス情報および物理的なアドレス情報を読み込むように、第２アクセス制御部１５２に読み込みを指示し、１個以上の論理アドレス情報および物理的なアドレス情報を取得する。
また、更新部１１５−２は、取得したページに転記した１個以上のデータが、それぞれ当該ページのいずれのオフセットに転記されたかを算出する。これにより、更新部１１５−２は、転記した１個以上のデータに関して、論理アドレス情報と、転記元の物理的なアドレス情報と、転記先の物理的なアドレス情報を得る。以降、更新部１１５−２は、取得した複数の論理アドレス情報と、転記元の物理的なアドレス情報と、転記先の物理的なアドレス情報それぞれに対して、以下の処理を実行する。なお、以降の処理では、複数の情報あるいはデータのやり取りの方法は問わない。例えば、複数の情報あるいはデータを一度にやり取りしてもよいし、一つずつやり取りしてもよい。
また、更新部１１５−２は、アドレス正引きテーブルにおける、取得した論理アドレス情報が対応する記憶媒体１２１の物理的なアドレス情報（以降、更新前の物理的なアドレス情報と呼ぶ）を読み込むように、第１アクセス制御部１５１に指示し、アドレス正引きテーブルにおける、更新前の物理的なアドレス情報を取得する。更新部１１５−２は、転記元の物理的なアドレス情報と、更新前の物理的なアドレス情報を比較する。
比較結果が一致していなかった場合は、同一の論理アドレスのデータに対してホスト装置から書き込み要求されたデータを書き込む処理と転記処理とが重なっており、かつ、ホスト装置から書き込み要求されたデータを書き込む処理において実行される、アドレス正引きテーブルの更新処理が、少なくとも比較時点で終了していることを示している。したがって、更新部１１５−２は、比較結果が一致していなかった場合は更新部１１５−２の処理を終える。
一方、比較結果が一致していた場合は、仮に、同一の論理アドレスのデータに対してホスト装置から書き込み要求されたデータを書き込む処理と転記処理とが重なっていた場合であっても、ホスト装置から書き込み要求されたデータを書き込む処理において実行される、アドレス正引きテーブルの更新処理が、少なくとも比較時点では開始されていないことを示している。したがって、更新部１１５−２は、更新部１１５が実行する処理の一部の処理と同様な以下の処理を実行する。
更新部１１５−２は、アドレス正引きテーブルにおける、取得した論理アドレス情報が示す記憶媒体１２１の物理的なアドレス情報を、転記先の記憶媒体１２１の物理的なアドレス情報に更新するように、第１アクセス制御部１５１に書き込みを指示する。ここでは、記憶媒体１２１の物理的なアドレス情報として、ブロック番号と、ページ番号と、ページ上オフセットとが含まれる構成で説明している。このため、転記先の記憶媒体１２１の物理的なアドレス情報は、転記制御部１１３−２に指定されたメモリセル群２０２のブロック番号と、当該論理アドレスのデータを転記したページ番号と、当該論理アドレスのデータを転記したページ上オフセットとなる。物理的なアドレス情報は、アドレス正引きテーブルの種々の構成に適宜読みかえることが可能である。
以上のように、転記元の物理的なアドレス情報と、更新前の物理的なアドレス情報を比較し、一致していたらアドレス正引きテーブルの情報を更新し、一致していなかったらアドレス正引きテーブルの情報を更新しない。これにより、同一の論理アドレスのデータに対してホスト装置から書き込み要求されたデータを書き込む処理と転記処理とが重なる場合において、管理情報の整合性を担保することができる。
次に、第２の実施形態の記憶装置の動作について説明する。図１６は、第２の実施形態の記憶装置１００−２で行われる転記処理の流れの一例を示すフローチャートである。
転記制御部１１３−２は、転記の必要性が生じると、図１６に示される転記処理を制御する。
ステップＳ４１からステップＳ４３までは、第１の実施形態にかかる記憶装置１００におけるステップＳ３１からステップＳ３３（図１１）までと同様の処理なので、その説明を省略する。
転記制御部１１３−２は、転記元の物理的なアドレス情報と、更新前の物理的なアドレス情報を比較する（ステップＳ４４）。より詳細には、転記制御部１１３−２は、転記先のメモリセル群２０２に対して定められた所定の順序の書き込みステージのうち最後の書き込みステージの書き込み処理の完了以降に、更新部１１５−２に、当該メモリセル群２０２に対応する１個以上のページに関する管理情報の更新を指示する。例えば、図４に示されるメモリセル群番号０のメモリセル群２０２の場合は、メモリセル群番号０のメモリセル群２０２に対応する第１ページ、第２ページ、第３ページ、第４ページである、ページ番号０、ページ番号１、ページ番号２、ページ番号３の４個のページの管理情報の更新が指示される。
なお、管理情報の更新には、転記位置情報が必要である。転記位置情報に含まれる情報のうち、管理情報の更新処理に必要な情報を別途記憶するなどして、所定のまとまった単位で管理情報を更新するように、転記制御部１１３−２は更新部１１５−２に管理情報の更新を指示してもよい。例えば、所定のまとまった単位をブロック２０１とする場合、転記制御部１１３−２が、転記先のブロック２０１への書き込みがすべて完了したタイミングで、当該ブロック２０１に関する管理情報の更新処理を指示してもよい。また、更新部１１５−２は、管理情報の更新処理のみを連続して実行してもよい。更新部１１５−２が、記憶媒体１２１へのアクセス処理などの他の処理に適宜切り替えながら更新処理を実行してもよい。
更新部１１５−２は、転記制御部１１３−２に指定されたメモリセル群２０２に対応する１個以上のページに関する管理情報の更新を指示する。記憶媒体１２１の説明において前述したように、メモリセル群２０２には１個以上のページが対応付けられている。例えば、図４に示されるメモリセル群番号０のメモリセル群２０２の場合は、メモリセル群番号０のメモリセル群２０２に対応する第１ページ、第２ページ、第３ページ、第４ページである、ページ番号０、ページ番号１、ページ番号２、ページ番号３の４個のページが対応づけられている。また、前述したように、論理アドレスのデータのサイズが記憶媒体１２１のページのサイズよりも小さい場合は、１個のページに対して転記するデータが複数対応付けられる。
更新部１１５−２は、転記制御部１１３−２に指定されたメモリセル群２０２に対応する１個以上のページについて、当該ページに転記した１個以上のデータの、論理アドレス情報および物理的なアドレス情報を読み込むように、第２アクセス制御部１５２に読み込みを指示する。第２アクセス制御部１５２は、転記位置情報を有する第２メモリ１４２から読み込みを指示された情報を読み込み、要求元に返却する。更新部１１５−２は、１個以上の論理アドレス情報および物理的なアドレス情報を取得する。
また、更新部１１５−２は、取得したページに転記した１個以上のデータが、それぞれ当該ページのいずれのオフセットに転記されたかを算出する。これにより、更新部１１５−２は、転記した１個以上のデータに関して、論理アドレス情報と、転記元の物理的なアドレス情報と、転記先の物理的なアドレス情報とを得る。以降、更新部１１５−２は、取得した複数の論理アドレス情報と、転記元の物理的なアドレス情報と、転記先の物理的なアドレス情報と、のそれぞれに対して、以下の処理を実行する。なお、以降の処理では、複数の情報あるいはデータのやり取りの方法は問わない。例えば、複数の情報あるいはデータを一度にやり取りしてもよいし、一つずつやり取りしてもよい。
また、更新部１１５−２は、アドレス正引きテーブルにおける、取得した論理アドレス情報が対応する記憶媒体１２１の物理的なアドレス情報（以降、更新前の物理的なアドレス情報と呼ぶ）を読み込むように、第１アクセス制御部１５１に指示し、アドレス正引きテーブルにおける、更新前の物理的なアドレス情報を取得する。更新部１１５−２は、転記元の物理的なアドレス情報と、更新前の物理的なアドレス情報を比較する。
更新部１１５−２は、転記元の物理的なアドレス情報と、更新前の物理的なアドレス情報とが一致しているか否かを判断する（ステップＳ４５）。一致しない場合（ステップＳ４５：Ｎｏ）、同一の論理アドレスのデータに対してホスト装置から書き込み要求されたデータを書き込む処理と転記処理とが重なっており、かつ、ホスト装置から書き込み要求されたデータを書き込む処理において実行される、アドレス正引きテーブルの更新処理が、少なくとも比較時点で終了していることを示している。したがって、ステップＳ４７に進む。
一方、転記元の物理的なアドレス情報と、更新前の物理的なアドレス情報とが一致する場合（ステップＳ４５：Ｙｅｓ）、仮に、同一の論理アドレスのデータに対してホスト装置から書き込み要求されたデータを書き込む処理と転記処理とが重なっていた場合であっても、ホスト装置から書き込み要求されたデータを書き込む処理において実行される、アドレス正引きテーブルの更新処理が、少なくとも比較時点では開始されていないことを示している。したがって、ステップＳ４６に進む。
ステップＳ４６では、更新部１１５−２が管理情報を更新する（ステップＳ４６）。より詳細には、更新部１１５−２は、アドレス正引きテーブルにおける、取得した論理アドレス情報が示す記憶媒体１２１の物理的なアドレス情報を、転記先の記憶媒体１２１の物理的なアドレス情報に更新するように、第１アクセス制御部１５１に書き込みを指示する。第１アクセス制御部１５１は、第１メモリ１４１が有するアドレス正引きテーブルに登録されている情報を、指示された情報に更新（書き込み）する。
ここでは、記憶媒体１２１の物理的なアドレス情報として、ブロック番号と、ページ番号と、ページ上オフセットと、が含まれる構成で説明している。このため、転記先の記憶媒体１２１の物理的なアドレス情報は、転記制御部１１３−２に指定されたメモリセル群２０２のブロック番号と、当該論理アドレスのデータを転記したページ番号と、当該論理アドレスのデータを転記したページ上オフセットとなる。物理的なアドレス情報は、アドレス正引きテーブルの種々の構成に適宜読みかえることが可能である。
ステップＳ４７では、必要に応じて処理が繰り返される。より詳細には、転記制御部１１３−２は、ブロック２０１における、各メモリセル群２０２の各書き込みステージの所定の順序に従って、必要に応じて、ステップＳ４１〜ステップＳ４６の処理群を繰り返し実行する。処理を繰り返す必要がなくなったら処理を終了する。
以上説明したとおり、第１から第２の実施形態によれば、適切なタイミングで必要なデータを準備し、適切な順番で半導体記憶媒体に対して読み書き処理を実行する転記処理が実現できる。
第１または第２の実施形態にかかる記憶装置で実行されるプログラムは、ＲＯＭ等に予め組み込まれて提供される。
第１または第２の実施形態にかかる記憶装置で実行されるプログラムは、インストール可能な形式又は実行可能な形式のファイルでＣＤ−ＲＯＭ（Compact Disk Read Only Memory）、フレキシブルディスク（ＦＤ）、ＣＤ−Ｒ（Compact Disk Recordable）、ＤＶＤ（Digital Versatile Disk）等のコンピュータで読み取り可能な記録媒体に記録してコンピュータプログラムプロダクトとして提供されるように構成してもよい。
さらに、第１または第２の実施形態にかかる記憶装置で実行されるプログラムを、インターネット等のネットワークに接続されたコンピュータ上に格納し、ネットワーク経由でダウンロードさせることにより提供するように構成してもよい。また、第１または第２の実施形態にかかる記憶装置で実行されるプログラムをインターネット等のネットワーク経由で提供または配布するように構成してもよい。
第１または第２の実施形態にかかる記憶装置で実行されるプログラムは、コンピュータを前述した記憶装置の各部（読み込み制御部、書き込み制御部、転記制御部、決定部、更新部、読み込み部、書き込み部）として機能させうる。このコンピュータは、ＣＰＵがコンピュータ読取可能な記憶媒体からプログラムを主記憶装置上に読み出して実行することができる。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
１００、１００−２ 記憶装置
１１０、１１０−２ コントローラ
１１１ 読み込み制御部
１１２ 書き込み制御部
１１３、１１３−２ 転記制御部
１１４ 決定部
１１５、１１５−２ 更新部
１１６ 読み込み部
１１７ 書き込み部
１２１ 記憶媒体
１３１ 媒体アクセス制御部
１４１ 第１メモリ
１４２ 第２メモリ
１４３ 第３メモリ
１５１ 第１アクセス制御部
１５２ 第２アクセス制御部
１５３ 第３アクセス制御部
１６０ ホストインタフェース部

Claims (13)

  1. データを記憶する外部記憶装置に接続され、複数のメモリセルを含むメモリセル群をＮ個（Ｎは２以上の整数）含む複数のブロックを含む半導体記憶装置に対するアクセスを制御するコントローラであって、
    前記ブロックは複数のページを有し、
    前記ページは所定の単位の記憶領域であり、
    前記メモリセル群には複数のページが対応付けられており、
    前記メモリセル群に対する書き込み処理は、前記メモリセル群に対してデータを書き込む処理の単位である書き込みステージをＰ個（Ｐは２以上の整数）含み、
    前記書き込みステージのそれぞれは、書き込み対象となる前記メモリセル群の書き込み処理に必要なページが予め定められており、
    前記書き込みステージのそれぞれは、実行する順序が予め定められており、
    前記メモリセル群に含まれる第１メモリセル群の書き込み処理に必要なページが、前記順序で実行する場合に初めて必要となる前記書き込みステージが開始される前までに、前記第１メモリセル群の書き込み処理に必要なページに転記するデータを決定する決定部と、
    前記書き込みステージが開始される前までに、決定された前記データを前記半導体記憶装置から読み込んで前記外部記憶装置に記憶する読み込み部と、
    前記書き込みステージの実行順序となった場合に、前記外部記憶装置に記憶された前記データを前記第１メモリセル群の前記書き込みステージの書き込み処理に必要なページのデータとして、前記第１メモリセル群の前記書き込みステージの書き込み処理を実行する書き込み部と、
    を備えることを特徴とするコントローラ。
  2. 前記書き込み部が前記第１メモリセル群の前記書き込みステージの書き込み処理に必要なページのデータとして書き込んだ前記データを記憶する前記外部記憶装置内の記憶領域を、前記書き込みステージの書き込み処理が完了後、解放する転記制御部をさらに備えること、
    を特徴とする請求項１に記載のコントローラ。
  3. 前記転記制御部は、前記書き込み部が前記第１メモリセル群の前記書き込みステージの書き込み処理に必要なページのデータとして書き込んだ前記データを記憶する前記外部記憶装置内の記憶領域を、前記書き込みステージの書き込み処理が完了後、前記書き込みステージの次の前記書き込みステージの書き込み処理に必要なページのデータを読み込む処理が開始される前までに解放すること、
    を特徴とする請求項２に記載のコントローラ。
  4. 前記読み込み部は、決定された前記データが記憶されている前記外部記憶装置内の記憶領域が解放されていない場合は、決定された前記データを前記半導体記憶装置から読み込まないこと、
    を特徴とする請求項２に記載のコントローラ。
  5. 前記半導体記憶装置に記憶されるデータの論理アドレスと物理アドレスとを対応づけた管理情報を記憶する管理情報記憶部に接続され、
    前記第１メモリセル群における最後の書き込みステージの書き込み処理が完了後、前記決定部により決定された前記データの前記論理アドレスに対応する前記管理情報の前記物理アドレスを、前記第１メモリセル群内に対応付けられたページでの前記データを書き込んだ位置を表す前記物理アドレスに更新する更新部をさらに備えること、
    を特徴とする請求項１〜４のいずれか１つに記載のコントローラ。
  6. 前記更新部は、複数の前記第１メモリセル群における最後の書き込みステージの書き込み処理が完了した後に、複数の前記第１メモリセル群に対応付けられたページに書き込んだ前記データの前記物理アドレスをまとめて更新すること、
    を特徴とする請求項５に記載のコントローラ。
  7. 前記更新部は、前記半導体記憶装置に対するアクセス処理と、前記物理アドレスの更新処理とを適宜切り替えながら実行すること、
    を特徴とする請求項５に記載のコントローラ。
  8. 前記更新部は、前記第１メモリセル群に対応付けられたページに書き込む前の前記データの前記メモリセル群内に対応付けられたページでの書き込み位置を表す前記物理アドレスと、前記データの前記論理アドレスに対応する前記管理情報の前記物理アドレスと、が一致する場合に、前記データの前記論理アドレスに対応する前記管理情報の前記物理アドレスを、前記第１メモリセル群内に対応付けられたページでの前記データを書き込んだ位置を表す前記物理アドレスに更新すること、
    を特徴とする請求項５〜７のいずれか１つに記載のコントローラ。
  9. 前記論理アドレスに変換可能なアドレス情報である記憶装置アドレスに対するデータの書き込み要求を外部装置から受付けるインタフェース部と、
    前記書き込み要求が受付けられた前記データを前記メモリセル群に対応付けられたページに書き込むように前記メモリセル群の書き込みステージの書き込み処理を実施する書き込み制御部と、をさらに備えること、
    を特徴とする請求項１〜８のいずれか１つに記載のコントローラ。
  10. 前記書き込み制御部が前記データを書き込む前記メモリセル群が属するブロックと、前記第１メモリセル群が属するブロックとが異なること、
    を特徴とする請求項９に記載のコントローラ。
  11. 前記書き込み制御部が前記データを書き込む前記メモリセル群が属するブロックと、前記第１メモリセル群が属するブロックとが同一であること、
    を特徴とする請求項９に記載のコントローラ。
  12. データを記憶する外部記憶装置と、
    複数のメモリセルを含むメモリセル群をＮ個（Ｎは２以上の整数）含む複数のブロックを含む半導体記憶装置と、
    前記半導体記憶装置に対するアクセスを制御するコントローラと、を備え、
    前記ブロックは複数のページを有し、
    前記ページは所定の単位の記憶領域であり、
    前記メモリセル群には複数のページが対応付けられており、 前記メモリセル群に対する書き込み処理は、前記メモリセル群に対してデータを書き込む処理の単位である書き込みステージをＰ個（Ｐは２以上の整数）含み、
    前記書き込みステージのそれぞれは、書き込み対象となる前記メモリセル群の書き込み処理に必要なページが予め定められており、
    前記書き込みステージのそれぞれは、実行する順序が予め定められており、
    前記コントローラは、
    前記メモリセル群に含まれる第１メモリセル群の書き込み処理に必要なページが、前記順序で実行する場合に初めて必要となる前記書き込みステージが開始される前までに、前記第１メモリセル群の書き込み処理に必要なページに転記するデータを決定する決定部と、
    前記書き込みステージが開始される前までに、決定された前記データを前記半導体記憶装置から読み込んで前記外部記憶装置に記憶する読み込み部と、
    前記書き込みステージの実行順序となった場合に、前記外部記憶装置に記憶された前記データを前記第１メモリセル群の前記書き込みステージの書き込み処理に必要なページのデータとして、前記第１メモリセル群の前記書き込みステージの書き込み処理を実行する書き込み部と、
    を備えることを特徴とする記憶装置。
  13. データを記憶する外部記憶装置に接続され、複数のメモリセルを含むメモリセル群をＮ個（Ｎは２以上の整数）含む複数のブロックを含む半導体記憶装置に対するアクセスを制御するコンピュータで実行されるプログラムであって、
    前記ブロックは複数のページを有し、
    前記ページは所定の単位の記憶領域であり、
    前記メモリセル群には複数のページが対応付けられており、
    前記メモリセル群に対する書き込み処理は、前記メモリセル群に対してデータを書き込む処理の単位である書き込みステージをＰ個（Ｐは２以上の整数）含み、
    前記書き込みステージのそれぞれは、書き込み対象となる前記メモリセル群の書き込み処理に必要なページが予め定められており、
    前記書き込みステージのそれぞれは、実行する順序が予め定められており、
    前記コンピュータを、
    前記メモリセル群に含まれる第１メモリセル群の書き込み処理に必要なページが、前記順序で実行する場合に初めて必要となる前記書き込みステージが開始される前までに、前記第１メモリセル群の書き込み処理に必要なページに転記するデータを決定する決定部と、
    前記書き込みステージが開始される前までに、決定された前記データを前記半導体記憶装置から読み込んで前記外部記憶装置に記憶する読み込み部と、
    前記書き込みステージの実行順序となった場合に、前記外部記憶装置に記憶された前記データを前記第１メモリセル群の前記書き込みステージの書き込み処理に必要なページのデータとして、前記第１メモリセル群の前記書き込みステージの書き込み処理を実行する書き込み部、
    として機能させるためのプログラム。
JP2011289304A 2011-12-28 2011-12-28 コントローラ、記憶装置およびプログラム Expired - Fee Related JP5674634B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2011289304A JP5674634B2 (ja) 2011-12-28 2011-12-28 コントローラ、記憶装置およびプログラム
US13/603,989 US20130238838A1 (en) 2011-12-28 2012-09-05 Controller, storage device, and computer program product
US15/215,154 US10366003B2 (en) 2011-12-28 2016-07-20 Controller, storage device, and computer program product for writing and transfer process

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011289304A JP5674634B2 (ja) 2011-12-28 2011-12-28 コントローラ、記憶装置およびプログラム

Publications (2)

Publication Number Publication Date
JP2013137721A true JP2013137721A (ja) 2013-07-11
JP5674634B2 JP5674634B2 (ja) 2015-02-25

Family

ID=48913375

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011289304A Expired - Fee Related JP5674634B2 (ja) 2011-12-28 2011-12-28 コントローラ、記憶装置およびプログラム

Country Status (2)

Country Link
US (2) US20130238838A1 (ja)
JP (1) JP5674634B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016091260A (ja) * 2014-11-04 2016-05-23 富士通株式会社 起動制御プログラム、起動制御方法および起動制御装置

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6034183B2 (ja) * 2012-12-27 2016-11-30 株式会社東芝 半導体記憶装置
US9170939B1 (en) * 2013-09-26 2015-10-27 Western Digital Technologies, Inc. Early de-allocation of write buffer in an SSD
US9588701B2 (en) * 2014-09-09 2017-03-07 Sandisk Technologies Llc Multi-stage programming at a storage device using multiple instructions from a host
KR20160070920A (ko) * 2014-12-10 2016-06-21 에스케이하이닉스 주식회사 맵 테이블을 갖는 컨트롤러 및 반도체 메모리 장치를 포함하는 메모리 시스템 및 그것의 동작 방법
US20160321010A1 (en) 2015-04-28 2016-11-03 Kabushiki Kaisha Toshiba Storage system having a host directly manage physical data locations of storage device
US9946596B2 (en) 2016-01-29 2018-04-17 Toshiba Memory Corporation Global error recovery system
US10101939B2 (en) 2016-03-09 2018-10-16 Toshiba Memory Corporation Storage system having a host that manages physical data locations of a storage device
US10116051B2 (en) * 2017-03-17 2018-10-30 Isotropic Systems Ltd. Lens antenna system
CN109062822B (zh) * 2018-07-18 2021-09-07 北京世纪东方通讯设备有限公司 一种机车无线通信数据的存储方法及装置
JP2020154525A (ja) 2019-03-19 2020-09-24 キオクシア株式会社 メモリシステムおよび情報処理システム

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004310477A (ja) * 2003-04-08 2004-11-04 Renesas Technology Corp メモリカード
JP2006228394A (ja) * 2004-11-12 2006-08-31 Toshiba Corp 半導体記憶装置のデータ書き込み方法
JP2006294126A (ja) * 2005-04-11 2006-10-26 Toshiba Corp 半導体記憶装置
US20110320684A1 (en) * 2010-06-23 2011-12-29 Sergey Anatolievich Gorobets Techniques of Maintaining Logical to Physical Mapping Information in Non-Volatile Memory Systems

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7797064B2 (en) * 2002-12-13 2010-09-14 Stephen Loomis Apparatus and method for skipping songs without delay
JP2005085011A (ja) * 2003-09-09 2005-03-31 Renesas Technology Corp 不揮発性メモリ制御装置
JP5130646B2 (ja) * 2005-06-06 2013-01-30 ソニー株式会社 記憶装置
CN101194238B (zh) * 2005-06-24 2010-05-19 松下电器产业株式会社 存储器控制器、非易失性存储装置、非易失性存储系统及数据写入方法
US7725437B2 (en) * 2007-07-31 2010-05-25 Hewlett-Packard Development Company, L.P. Providing an index for a data store
KR101077339B1 (ko) * 2007-12-28 2011-10-26 가부시끼가이샤 도시바 반도체 기억 장치
JP4519923B2 (ja) * 2008-02-29 2010-08-04 株式会社東芝 メモリシステム
JP4498426B2 (ja) * 2008-03-01 2010-07-07 株式会社東芝 メモリシステム
JP4439569B2 (ja) * 2008-04-24 2010-03-24 株式会社東芝 メモリシステム
JP2010015195A (ja) * 2008-06-30 2010-01-21 Toshiba Corp 記憶制御装置及び記憶制御方法
CN101673245B (zh) * 2008-09-09 2016-02-03 株式会社东芝 包括存储器管理装置的信息处理装置和存储器管理方法
JP4461187B1 (ja) 2008-12-24 2010-05-12 株式会社東芝 不揮発性半導体メモリドライブ装置、情報処理装置および不揮発性半導体メモリドライブ装置における記憶領域の管理方法
TWI379194B (en) * 2009-01-15 2012-12-11 Phison Electronics Corp Block management method for flash memory, and storage system and controller using the same
JP5341584B2 (ja) * 2009-03-17 2013-11-13 株式会社東芝 コントローラ、及びメモリシステム
US8219776B2 (en) 2009-09-23 2012-07-10 Lsi Corporation Logical-to-physical address translation for solid state disks
US8166258B2 (en) * 2009-07-24 2012-04-24 Lsi Corporation Skip operations for solid state disks
US8478945B2 (en) * 2010-02-01 2013-07-02 International Business Machines Corporation Dynamic management of destage tasks in a storage controller
JP5066199B2 (ja) 2010-02-12 2012-11-07 株式会社東芝 半導体記憶装置
JP2011192260A (ja) 2010-02-16 2011-09-29 Toshiba Corp 半導体記憶装置
JP4901968B2 (ja) * 2010-03-01 2012-03-21 株式会社東芝 半導体記憶装置
JP5066209B2 (ja) 2010-03-18 2012-11-07 株式会社東芝 コントローラ、データ記憶装置、及びプログラム
JP5066241B2 (ja) 2010-09-24 2012-11-07 株式会社東芝 メモリシステム
US9129699B2 (en) * 2011-04-28 2015-09-08 Hitachi, Ltd. Semiconductor storage apparatus and method including executing refresh in a flash memory based on a reliability period using degree of deterioration and read frequency
US9037753B2 (en) * 2013-08-29 2015-05-19 International Business Machines Corporation Automatic pinning and unpinning of virtual pages for remote direct memory access

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004310477A (ja) * 2003-04-08 2004-11-04 Renesas Technology Corp メモリカード
JP2006228394A (ja) * 2004-11-12 2006-08-31 Toshiba Corp 半導体記憶装置のデータ書き込み方法
JP2006294126A (ja) * 2005-04-11 2006-10-26 Toshiba Corp 半導体記憶装置
US20110320684A1 (en) * 2010-06-23 2011-12-29 Sergey Anatolievich Gorobets Techniques of Maintaining Logical to Physical Mapping Information in Non-Volatile Memory Systems

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016091260A (ja) * 2014-11-04 2016-05-23 富士通株式会社 起動制御プログラム、起動制御方法および起動制御装置

Also Published As

Publication number Publication date
US20170004070A1 (en) 2017-01-05
JP5674634B2 (ja) 2015-02-25
US20130238838A1 (en) 2013-09-12
US10366003B2 (en) 2019-07-30

Similar Documents

Publication Publication Date Title
JP5674634B2 (ja) コントローラ、記憶装置およびプログラム
TWI515561B (zh) 使用快閃記憶體之頁結構的資料樹儲存方法、系統以及電腦產品
JP5687639B2 (ja) コントローラ、データ記憶装置及びプログラム
JP5708216B2 (ja) フラッシュメモリ装置、メモリ制御装置、メモリ制御方法、ストレージシステム
TWI657338B (zh) 用來管理一記憶裝置之方法
JP4740216B2 (ja) 不揮発性メモリ管理方法及び装置
US8423709B2 (en) Controller
US9983794B2 (en) Memory device and host device
US20080320211A1 (en) Nonvolatile memory control device, nonvolatile memory control method, and storage device
US11455112B2 (en) Non-volatile memory device, non-volatile memory control device, and non-volatile memory control method
US20170017395A1 (en) Storage apparatus, data processing method and storage system
US20120290772A1 (en) Storage control apparatus for controlling data writing and deletion to and from semiconductor storage device, and control method and storage medium therefor
JP4751037B2 (ja) メモリカード
CN112463055B (zh) 一种优化并使用固态硬盘l2p表的方法、系统、设备及介质
TWI463495B (zh) 資料寫入方法、記憶體控制器與儲存裝置
CN107203479B (zh) 层级化存储系统、存储控制器及层级化控制方法
US8589620B2 (en) Data writing method, memory controller, and memory storage apparatus
US20130297859A1 (en) Control device, storage device, and storage control method
JP2017027507A (ja) バイナリイメージをメモリデバイスに転写する方法および装置
US20130304973A1 (en) Control device, storage device, and storage control method
WO2020039927A1 (ja) 不揮発性記憶装置、ホスト装置、及びデータ記憶システム
JP4888333B2 (ja) フラッシュディスク装置
JP4898252B2 (ja) 不揮発性記憶装置及びそのデータ管理方法
JP2020170477A (ja) 記憶装置、その制御方法、及びプログラム
JP2013101455A (ja) 記憶制御装置、記憶装置、情報処理システム、および、それらにおける処理方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140129

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140813

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140909

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20141107

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20141125

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20141222

LAPS Cancellation because of no payment of annual fees