JP5319723B2 - メモリシステムおよびプログラム - Google Patents
メモリシステムおよびプログラム Download PDFInfo
- Publication number
- JP5319723B2 JP5319723B2 JP2011065579A JP2011065579A JP5319723B2 JP 5319723 B2 JP5319723 B2 JP 5319723B2 JP 2011065579 A JP2011065579 A JP 2011065579A JP 2011065579 A JP2011065579 A JP 2011065579A JP 5319723 B2 JP5319723 B2 JP 5319723B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- block
- unit
- channel
- blocks
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
- G06F12/023—Free address space management
- G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
- G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
- G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
- G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
- G06F11/1068—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices in sector programmable memories, e.g. flash disk
Description
12 作成部
14 書き込み部
16 特定部
18 読み出し部
20 I/F部
30 半導体メモリ
40 記憶部
50 ホスト装置
60 論物変換テーブル
62 第1テーブル
64 第2テーブル
100 メモリシステム
Claims (8)
- 複数のブロックをそれぞれが有する複数の半導体メモリと、
前記複数の半導体メモリの各々が有する前記複数のブロックの各々と1対1に対応付けられた複数の記憶領域がマトリクス状に配列され、列ごとに、何れか1つの前記半導体メモリが有する前記複数のブロックの各々に対応する前記記憶領域が並べられ、各記憶領域には、当該記憶領域に対応する前記ブロックの欠陥の有無を示す欠陥情報が記憶される第1テーブルと、
データの書き込みを要求する書き込みコマンドを受信する受信部と、
前記第1テーブルの複数の行と1対1に対応する複数のインデックス番号のうちの何れかを選択し、その選択した前記インデックス番号と、前記第1テーブルとに基づいて、前記半導体メモリごとに、データの書き込みが行われる前記ブロックを1つずつ選択して、誤り訂正符号を構成するための前記ブロックの組を作成する作成部と、
複数の前記データの各々に対して個別に割り当てられた論理アドレスごとに、前記インデックス番号、および、前記複数の半導体メモリと1対1に対応する複数のチャネル番号のうちの何れか1つの前記チャネル番号を対応付けて記憶する第2テーブルと、
前記受信部で前記書き込みコマンドを受信した場合、前記複数のチャネル番号のうちの何れかを選択し、前記組を構成する複数の前記ブロックのうち、その選択した前記チャネル番号に対応する前記ブロックに対して、書き込みが要求された前記データを書き込むとともに、当該データに割り当てられた前記論理アドレスと、前記組に対応する前記インデックス番号と、選択した前記チャネル番号とを対応付けて前記第2テーブルに書き込む書き込み部と、を備え、
前記作成部は、前記複数の半導体メモリの各々が有する前記複数のブロックの各々に欠陥が無い場合は、前記半導体メモリごとに、前記インデックス番号が示す行に属する前記記憶領域に対応するブロックを1つずつ選択する、
ことを特徴とするメモリシステム。 - 前記受信部が、読み出しを要求する読み出しコマンドを受信した場合、読み出しが要求された前記データに割り当てられた前記論理アドレスに対応する前記インデックス番号および前記チャネル番号を前記第2テーブルから読み出し、その読み出した前記インデックス番号および前記チャネル番号と、前記第1テーブルとに基づいて、読み出しが要求された前記データが格納された前記ブロックを特定する特定部と、
前記特定部で特定された前記ブロックに格納された前記データを読み出す読み出し部と、を備える、
ことを特徴とする請求項1に記載のメモリシステム。 - 前記作成部は、選択した前記インデックス番号と、前記第1テーブルの前記欠陥情報とに基づいて、前記組を作成する、
ことを特徴とする請求項1に記載のメモリシステム。 - 前記作成部は、前記第1テーブルの列ごとに、当該列内の欠陥が無い前記ブロックのうち、上から数えて、選択した前記インデックス番号に対応する行の数だけ下に位置する前記ブロックを選択して前記組を作成する、
ことを特徴とする請求項3に記載のメモリシステム。 - 前記特定部は、前記第2テーブルから読み出した前記インデックス番号および前記チャネル番号と、前記第1テーブルのうち、前記第2テーブルから読み出したチャネル番号に対応する列における前記欠陥情報とに基づいて、読み出しが要求された前記データが格納された前記ブロックを特定する、
ことを特徴とする請求項2に記載のメモリシステム。 - 前記特定部は、前記第1テーブルのうち、前記チャネル番号に対応する列内の欠陥が無い前記ブロックのうち、上から数えて、前記インデックス番号に対応する行の数だけ下に位置する前記ブロックを、読み出しが要求された前記データが格納された前記ブロックとして特定する、
ことを特徴とする請求項5に記載のメモリシステム。 - 前記欠陥情報は1ビットの情報である、
ことを特徴とする請求項1に記載のメモリシステム。 - データの書き込みを要求する書き込みコマンドを受信する第1ステップと、
複数の半導体メモリの各々が有する複数のブロックの各々と1対1に対応付けられた複数の記憶領域がマトリクス状に配列され、列ごとに、何れか1つの前記半導体メモリが有する前記複数のブロックの各々に対応する前記記憶領域が並べられ、各記憶領域には、当該記憶領域に対応する前記ブロックの欠陥の有無を示す欠陥情報が記憶される第1テーブルの複数の行と1対1に対応する複数のインデックス番号のうちの何れかを選択する第2ステップと、
前記第2ステップで選択した前記インデックス番号と、前記第1テーブルとに基づいて、前記半導体メモリごとに、データの書き込みが行われる前記ブロックを1つずつ選択して、誤り訂正符号を構成するための前記ブロックの組を作成する第3ステップと、
前記書き込みコマンドを受信した場合、前記複数の半導体メモリと1対1に対応する複数のチャネル番号のうちの何れかを選択する第4ステップと、
前記組を構成する複数の前記ブロックのうち、前記第4ステップで選択した前記チャネル番号に対応する前記ブロックに対して、書き込みが要求された前記データを書き込むとともに、当該データに割り当てられた論理アドレスと、前記組に対応する前記インデックス番号と、前記チャネル番号とを対応付けて第2テーブルに書き込む第5ステップと、をコンピュータに実行させるためのプログラム。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011065579A JP5319723B2 (ja) | 2011-03-24 | 2011-03-24 | メモリシステムおよびプログラム |
US13/217,461 US8812774B2 (en) | 2011-03-24 | 2011-08-25 | Memory system and computer program product |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011065579A JP5319723B2 (ja) | 2011-03-24 | 2011-03-24 | メモリシステムおよびプログラム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012203508A JP2012203508A (ja) | 2012-10-22 |
JP5319723B2 true JP5319723B2 (ja) | 2013-10-16 |
Family
ID=46878290
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011065579A Active JP5319723B2 (ja) | 2011-03-24 | 2011-03-24 | メモリシステムおよびプログラム |
Country Status (2)
Country | Link |
---|---|
US (1) | US8812774B2 (ja) |
JP (1) | JP5319723B2 (ja) |
Families Citing this family (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9202577B2 (en) * | 2012-03-30 | 2015-12-01 | Intel Corporation | Solid state drive management in power loss recovery |
JP5983019B2 (ja) * | 2012-05-17 | 2016-08-31 | ソニー株式会社 | 制御装置、記憶装置、記憶制御方法 |
US9158678B2 (en) * | 2013-03-13 | 2015-10-13 | Kabushiki Kaisha Toshiba | Memory address management system and method |
JP2014186600A (ja) * | 2013-03-25 | 2014-10-02 | Nec Corp | 記憶装置 |
KR102147988B1 (ko) * | 2013-04-09 | 2020-08-26 | 삼성전자주식회사 | 불휘발성 저장 장치 및 그것의 데이터 저장 방법 |
WO2015196470A1 (zh) | 2014-06-27 | 2015-12-30 | 华为技术有限公司 | 一种将数据写入闪存装置的方法、闪存装置和存储系统 |
JP5971423B2 (ja) * | 2014-07-23 | 2016-08-17 | 富士通株式会社 | 情報処理装置、メモリコントローラ、記憶装置の制御プログラム及び記憶装置の制御方法 |
US10095423B2 (en) | 2015-09-30 | 2018-10-09 | Toshiba Memory Corporation | Storage system that tracks mapping to a memory module to be detached therefrom |
FR3044818B1 (fr) * | 2015-12-02 | 2018-03-30 | Stmicroelectronics (Rousset) Sas | Procede de gestion d'une ligne defectueuse du plan memoire d'une memoire non volatile et dispositif de memoire correspondant |
US10620850B1 (en) * | 2016-03-31 | 2020-04-14 | EMC IP Holding Company LLC | Caching techniques duplicating dirty data in secondary cache |
US10826990B2 (en) * | 2018-07-23 | 2020-11-03 | EMC IP Holding Company LLC | Clustered storage system configured for bandwidth efficient processing of writes at sizes below a native page size |
JP2021068129A (ja) * | 2019-10-21 | 2021-04-30 | Tdk株式会社 | メモリコントローラ及びフラッシュメモリシステム |
KR20210072990A (ko) * | 2019-12-10 | 2021-06-18 | 삼성전자주식회사 | 가변 크기 맵핑 기반의 스토리지 장치의 데이터 관리 방법 및 이를 이용한 구동 방법 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004265162A (ja) | 2003-03-03 | 2004-09-24 | Renesas Technology Corp | 記憶装置およびアドレス管理方法 |
US20050144516A1 (en) * | 2003-12-30 | 2005-06-30 | Gonzalez Carlos J. | Adaptive deterministic grouping of blocks into multi-block units |
JP2006099594A (ja) * | 2004-09-30 | 2006-04-13 | Tdk Corp | メモリコントローラ、フラッシュメモリシステム及びフラッシュメモリの制御方法 |
JP4347265B2 (ja) * | 2005-05-31 | 2009-10-21 | Necシステムテクノロジー株式会社 | Raid制御装置、およびraid制御方法 |
JP2007334413A (ja) * | 2006-06-12 | 2007-12-27 | Sony Corp | 記憶装置 |
US8214579B2 (en) | 2008-09-30 | 2012-07-03 | Tdk Corporation | Memory controller, flash memory system with memory controller, and method of controlling flash memory |
JP4720891B2 (ja) * | 2008-09-30 | 2011-07-13 | Tdk株式会社 | メモリコントローラ、メモリコントローラを備えるフラッシュメモリシステム、並びにフラッシュメモリの制御方法 |
JP5066199B2 (ja) | 2010-02-12 | 2012-11-07 | 株式会社東芝 | 半導体記憶装置 |
-
2011
- 2011-03-24 JP JP2011065579A patent/JP5319723B2/ja active Active
- 2011-08-25 US US13/217,461 patent/US8812774B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
US8812774B2 (en) | 2014-08-19 |
JP2012203508A (ja) | 2012-10-22 |
US20120246383A1 (en) | 2012-09-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5319723B2 (ja) | メモリシステムおよびプログラム | |
US10657047B2 (en) | Data storage device and method of performing partial garbage collection | |
US8386698B2 (en) | Data accessing method for flash memory and storage system and controller using the same | |
JP4666080B2 (ja) | メモリコントローラ及びメモリコントローラを備えるフラッシュメモリシステム、並びにフラッシュメモリの制御方法 | |
US10310739B2 (en) | Memory management method, memory control circuit unit and memory storage device | |
JP5813589B2 (ja) | メモリシステムおよびその制御方法 | |
US9213629B2 (en) | Block management method, memory controller and memory stoarge apparatus | |
JP4632180B2 (ja) | メモリコントローラ、メモリコントローラを備えるフラッシュメモリシステム、並びにフラッシュメモリの制御方法 | |
US20100057979A1 (en) | Data transmission method for flash memory and flash memory storage system and controller using the same | |
TWI571882B (zh) | 平均磨損方法、記憶體控制電路單元及記憶體儲存裝置 | |
US8966157B2 (en) | Data management method, memory controller and memory storage apparatus | |
US10564899B2 (en) | Data writing method for rewritable non-volatile memory modules based on use information, memory storage device and memory control circuit unit | |
US20140075099A1 (en) | Control method and memory system of non-volatile semiconductor memory | |
US20190073298A1 (en) | Memory management method, memory control circuit unit and memory storage apparatus | |
CN114968096A (zh) | 一种存储器的控制方法、存储器与存储系统 | |
US20190347037A1 (en) | Data storage apparatus and system information programming method therefor | |
JP2012058770A (ja) | メモリコントローラ及びメモリコントローラを備えるフラッシュメモリシステム、並びにフラッシュメモリの制御方法 | |
US20140089566A1 (en) | Data storing method, and memory controller and memory storage apparatus using the same | |
JP4737223B2 (ja) | メモリコントローラ、メモリコントローラを備えるフラッシュメモリシステム、並びにフラッシュメモリの制御方法 | |
US10824368B2 (en) | Data storing method, memory control circuit unit and memory storage device | |
JP2012068765A (ja) | メモリコントローラ及びメモリコントローラを備えるフラッシュメモリシステム、並びにフラッシュメモリの制御方法 | |
JP4720891B2 (ja) | メモリコントローラ、メモリコントローラを備えるフラッシュメモリシステム、並びにフラッシュメモリの制御方法 | |
JP4582232B2 (ja) | メモリコントローラ、メモリコントローラを備えるフラッシュメモリシステム、並びにフラッシュメモリの制御方法 | |
JP4687720B2 (ja) | メモリコントローラ、メモリコントローラを備えるフラッシュメモリシステム、並びにフラッシュメモリの制御方法 | |
US9946491B2 (en) | Memory erase method, memory control circuit unit and memory storage apparatus, including an erase index table and mother-child physical erasing units |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121113 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130104 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20130129 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130430 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20130527 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130618 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130711 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5319723 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |