CN114968096A - 一种存储器的控制方法、存储器与存储系统 - Google Patents

一种存储器的控制方法、存储器与存储系统 Download PDF

Info

Publication number
CN114968096A
CN114968096A CN202210515654.2A CN202210515654A CN114968096A CN 114968096 A CN114968096 A CN 114968096A CN 202210515654 A CN202210515654 A CN 202210515654A CN 114968096 A CN114968096 A CN 114968096A
Authority
CN
China
Prior art keywords
dynamic mapping
memory
dynamic
mapping unit
mapping
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210515654.2A
Other languages
English (en)
Inventor
陈文涛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hefei Kangxinwei Storage Technology Co Ltd
Original Assignee
Hefei Kangxinwei Storage Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hefei Kangxinwei Storage Technology Co Ltd filed Critical Hefei Kangxinwei Storage Technology Co Ltd
Priority to CN202210515654.2A priority Critical patent/CN114968096A/zh
Publication of CN114968096A publication Critical patent/CN114968096A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/10—Address translation
    • G06F12/1009—Address translation using page tables, e.g. page table structures
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0638—Organizing or formatting or addressing of data
    • G06F3/064—Management of blocks
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0658—Controller construction arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Memory System Of A Hierarchy Structure (AREA)

Abstract

本发明提出一种存储器的控制方法、存储器与存储系统，所述控制方法包括：当写入数据时，申请至少一个动态映射单元存储数据的逻辑地址范围和物理地址范围的映射关系，并依据所述动态映射单元申请的顺序，为所述动态映射单元设置分组编号；依据所述分组编号，判断先申请的所述动态映射单元中存储的映射关系是否被下刷至存储区中，当先存储的映射关系未被下刷，则下刷先存储的映射关系；否则判断空白的所述动态映射单元是否充足；当空白的所述动态映射单元充足，则进行数据写入；否则下刷所述动态映射表中纵向长度最长的所述动态映射单元中存储的所述映射关系，并进行数据写入。本发明提出的存储器的控制方法可提高存储器的写入性能。

Description

一种存储器的控制方法、存储器与存储系统
技术领域
本发明涉及存储技术领域，特别涉及一种存储器的控制方法、存储器与存储系统。
背景技术
相对于传统的磁盘，固态硬盘(SSD)不具有“重复覆写”的特点。在进行写操作时，需要先对闪存进行擦除操作才能写入数据。在主机写入的指定逻辑地址的数据，数据存放在闪存的哪个位置是不固定的，这就需要设置一个逻辑地址和物理地址的映射表(L2PTable)，用于准确查找某个逻辑地址对应的数据存在闪存的哪个位置。对于DRAM-Less方案的存储器来讲，由于缓存资源有限，因此大都在缓存中指定一段空间用于存储刚刚写入数据的映射关系，之后再将写入数据的映射关系下刷到专门存储数据映射关系的闪存块中。
但使用有效关系映射表中的位置驱动较早的映射关系下刷时，一个缓存映射节点可占用多个有效映射关系表中的位置，易导致缓存映射节点和缓存映射表之间存在差异，进而导致下刷缓存的频率提高，降低写的性能。
发明内容
鉴于上述现有技术的缺陷，本发明提出一种存储器的控制方法、存储器与存储系统，以提高读写性能，例如可以提高随机读写性能。
为实现上述目的及其他目的，本发明提出一种存储器的控制方法，包括：
在缓存区中设置动态映射表，且所述动态映射表中包括多个动态映射单元；
当写入数据时，申请至少一个所述动态映射单元存储数据的逻辑地址范围和物理地址范围的映射关系，并依据所述动态映射单元申请的顺序，为所述动态映射单元设置分组编号；
依据所述分组编号，判断先申请的所述动态映射单元中存储的所述映射关系是否被下刷至存储区中，当先申请的所述动态映射单元中存储的所述映射关系未被下刷，则下刷先申请的所述动态映射单元中存储的所述映射关系；当先申请的所述动态映射单元中存储的所述映射关系已被下刷，则判断空白的所述动态映射单元是否充足；以及
当空白的所述动态映射单元充足，则进行数据写入；当空白的所述动态映射单元不充足时，则下刷所述动态映射表中纵向长度最长的纵向链表中所述动态映射单元存储的所述映射关系，并进行数据写入。
进一步的，逻辑地址分段相同的所述动态映射单元位于同一纵向链表中。
进一步的，所述存储器的控制方法还包括：依据所述动态映射单元的数量，将所述动态映射单元分为多组，且每组动态映射单元中包括相等数量的所述动态映射单元，且同一组别内所述动态映射单元的分组编号相同。
进一步的，在申请所述动态映射单元时，所述存储器的控制方法还包括：
依据申请所述动态单元的顺序，确定所述动态映射单元所属组别。
进一步的，在判断先申请的所述动态映射单元中存储的所述映射关系是否被下刷至存储区时，所述存储器的控制方法包括以下步骤：
判断当前所述动态映射单元是否为该组内的第一个动态映射单元，若是，则判断与当前分组编号相差预设值的组别中，是否存在动态映射单元，若是则将下刷缓存映射关系的标志位置位为第一标志位。
进一步的，当为所述动态映射单元设置分组编号后，所述存储器的控制方法还包括：更新该组别内的所述动态映射单元的数量。
进一步的，当空白的所述动态映射单元不充足时，所述存储器的控制方法还包括：将下刷缓存映射关系的标志为置位为第二标志位。
进一步的，当空白的所述动态映射单元充足时，所述存储器的控制方法还包括：将当前的动态映射单元添加到动态映射表中。
进一步的，当先申请的所述动态映射单元中存储的所述映射关系未被下刷，并下刷先申请的所述动态映射单元中存储的所述映射关系时，所述存储器的控制方法包括：下刷与当前分组编号相差预设值的所有动态映射单元所在的纵向列表中，所有的动态映射单元存储的逻辑地址范围和物理地址范围的映射关系。
本发明还提供一种存储器，包括：
可复写式非易失性存储器模块，存储有程序指令；
存储器控制器，电性连接于所述可复写式非易失性存储器模块，所述存储器控制器运行程序指令上述所述的存储器的控制方法。
本发明还提供一种存储系统，包括：
主机；
存储器，连接所述主机，其中，所述存储器包括：
可复写式非易失性存储器模块，存储有程序指令；
存储器控制器，电性连接于所述可复写式非易失性存储器模块，所述存储器控制器运行程序指令实现上述所述存储器的控制方法。
综上所述，本发明提出一种存储器的控制方法、存储器与存储系统，本发明在存储区设置一级映射表，一级映射表中包括多个逻辑地址分段，多个逻辑地址分段可以分段地址排列，每个逻辑地址分段可以对应存储区中的存储空间。同时在缓存区中设置二级映射表和动态映射表，二级映射表包括多个静态映射单元，一个静态映射单元对应一个逻辑地址分段，每个静态映射单元包括标志位和物理地址分段，所述物料地址分段对应逻辑地址分段，标志位具有第一状态和第二状态。当进行写数据操作时，控制器则申请至少一个动态映射单元，同时将数据的逻辑地址范围和物理地址范围存储在动态映射单元中，并依照动态映射单元的申请顺序，为动态单元设置分组编号，以记录动态映射单元的申请顺序。在数据写入时，首先判断先申请的动态映射单元中存储的映射关系是否被下刷，当先申请的动态映射单元中存储的映射关系被下刷后，判断空白的映射单元数量书否充足，当空白的动态映射单元的数量充足时，将存储有数据的逻辑地址范围和物理地址范围映射关系的动态映射单元存储在动态映射表中。将较早申请的动态映射单元中存储的映射关系下刷，与空白的映射结点不足引发映射关系下刷有效地结合起来，能够有效地降低顺序写时映射关系下刷的频率，提升顺序写性能。
附图说明
图1：本发明中存储系统的结构示意图。
图2：本发明中图1中存储器的结构示意图。
图3：本发明中图2中存储器控制器的结构示意图。
图4：本发明中管理物理区块的示意图。
图5：本发明中一种存储器的结构示意图。
图6：本发明中一级映射表和二级映射的映射关系图。
图7：本发明中动态映射表的结构示意图。
图8：本发明中动态映射单元的结构示意图。
图9：本发明中一种存储器的控制方法流程图。
图10：本发明中数据写入时的流程图。
图11：本发明中判断先申请的动态映射单元是否被下刷的流程图。
图12：本发明中判断空白的动态映射单元是否充足的流程图。
图13：本发明中下刷动态映射单元的流程图。
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
这里所描述的系统包括用于控制包括闪存芯片的大容量存储模块的新颖结构。在图1中以高度概述的形式示出了整个系统。与这里的其它框图一样，图1所示的元件本质上是概念性的，它们示出了这些功能块之间的互相关系的性质，而不意在表示实际的物理电路级实施。
请参阅图1所示，本实施例还提出一种存储系统，该存储系统可以包括主机110，以及主机110传送命令和/或数据的存储器200。存储系统可以被实现为个人计算机(PC)、工作站、数据中心、互联网数据中心、存储区域网络、网络附属存储器(NAS)或移动计算设备，但是本发明构思不限于这些示例。
请参阅图1所示，存储器200可以是基于闪存的存储器设备，但不限于此。存储器200可以被实现为SSD、嵌入式SSD(eSSD)、通用闪速存储器(UFS)、MMC、嵌入式MMC(eMMC)或受管理的NAND，但是本发明构思不限于这些示例。
存储器包括可复写式非易失性存储器模块与控制器(控制电路)。存储器可以与主机一起使用，以使主机可将数据写入至存储器或从存储器中读取数据。
请参阅图1所示，图1显示为主机与存储器的示意图。主机100包括计算机110与输入/输出(input/output，I/O)装置120。计算机110包括微处理器111、随机存取存储器(random access memory，RAM)112、数据传输接口113与系统总线114。输入/输出装置120可以包括鼠标、键盘、显示器与打印机。
请参阅图1所示，本发明一实施例中，存储器200是通过数据传输接口113与主机100的其它元件电性连接。通过微处理器111、随机存取存储器112与输入/输出装置120的运作可将数据写入至存储器200或从存储器200中读取数据。例如，存储器200可以是随身盘、存储卡或固态硬盘(Solid State Drive，SSD)等的可复写式非易失性存储器。
请参阅图1所示，本发明一实施例中，主机100为可实质地与存储器200配合以储存数据的任意系统。虽然在本范例实施例中，主机100是以计算机系统来作说明，然而，在一些实施例中，主机100可以是数字相机、摄影机、通信装置、音频播放器或视频播放器等系统。例如，在主机100为数字相机时，可复写式非易失性存储器则为其所使用的SD卡、MMC卡、存储棒、CF卡或嵌入式储存装置。嵌入式储存装置包括嵌入式多媒体卡，嵌入式多媒体卡是直接电性连接于主机100的基板上。
请参阅图2所示，图2显示为图1中存储器200的方块图。存储器200包括连接器201、存储器控制器202与可复写式非易失性存储器模块203。
请参阅图2所示，本发明一实施例中，连接器201是相容于序列先进附件标准。连接器112也可以是符合并列先进附件(Parellel Advanced Technology Attachment，PATA)标准、电气和电子工程师协会(Institute ofElectrical and Electronic Engineers，IEEE)标准、高速外围零件连接接口(Peripheral Component Interconnect Express，PCIExpress)标准、通用序列总线(Universal Serial Bus，USB)标准、安全数字(SecureDigital，SD)接口标准、存储棒(Memory Stick，MS)接口标准、多媒体储存卡(Multi MediaCard，MMC)接口标准、小型快闪(Compact Flash，CF)接口标准、集成式驱动电子接口(Integrated Device Electronics，IDE)标准或其它适合的标准。
请参阅图2所示，本发明一实施例中，存储器控制器202用以执行以硬件型式或固件型式实作的多个逻辑门或控制指令，并且根据主机100的指令在可复写式非易失性存储器模块203中进行数据的写入、读取与抹除等运作。
请参阅图2所示，本发明一实施例中，可复写式非易失性存储器模块203电性连接至存储器控制器202，并且用以储存主机100所写入的数据。可复写式非易失性存储器模块203具有物理区块。物理区块可属于同一个存储器晶粒(die)或者属于不同的存储器晶粒。每一物理区块分别具有多个物理页面，并且每一物理页面具有至少一物理扇区，其中属于同一个物理区块的物理页面可被独立地写入且被同时地抹除。例如，每一物理区块是由128个物理页面所组成，并且每一物理页面具有8个物理扇区(sector)。也就是说，在每一物理扇区为512字节(byte)的例子中，每一物理页面的容量为4千字节(Kilobyte，K)。然而，在一实施例中，每一物理区块是可由64个物理页面、256个物理页面或其它任意个物理页面所组成。
请参阅图2所示，物理区块(block)为抹除的最小单位。亦即，每一物理区块含有最小数目的一并被抹除的存储单元。物理页面为可编程的最小单元。即，物理页面为写入数据的最小单元。然而，在一些实施例中，写入数据的最小单位亦可以是物理扇区或其它大小。每一物理页面通常包括数据位区与冗余位区。数据位区用以储存使用者的数据，而冗余位区用以储存系统的数据(例如，错误检查与校正码)。
请参阅图2所示，在本发明一实施例中，可复写式非易失性存储器模块203为多层存储单元(Multi Level Cell，MLC)NAND闪存模块。在其他实施例中，可复写式非易失性存储器模块203亦可是单层存储单元(Single Level Cell，SLC)NAND闪存模块、其它闪存模块或其它具有相同特性的存储器模块。
请参阅图3所示，图3显示为图2中存储器控制器的方块图。存储器控制器202包括存储器管理电路2022、主机接口2023与存储器接口2026。
请参阅图3所示，在本发明一实施例中，存储器管理电路2022用以控制存储器控制器202的整体运作。具体来说，存储器管理电路2022具有多个控制指令，并且在存储器200运作时，此些控制指令会被执行以进行数据的写入、读取与抹除等运作。
请参阅图3所示，在本发明一实施例中，存储器管理电路2022的控制指令是以固件型式来实作。例如，存储器管理电路2022具有微处理器单元与只读存储器，并且此些控制指令是被烧录至此只读存储器中。当存储器200运作时，此些控制指令会由微处理器单元来执行以进行数据的写入、读取与抹除等运作。
请参阅图3所示，在一些实施例中，存储器管理电路2022的控制指令亦可以程序码型式储存于可复写式非易失性存储器模块203的特定区域(例如，存储器模块中专用于存放系统数据的系统区)中。此外，存储器管理电路2022具有微处理器单元、只读存储器及随机存取存储器。此只读存储器具有驱动码，并且当存储器控制器202被致能时，微处理器单元会先执行此驱动码段来将储存于可复写式非易失性存储器模块203中的控制指令加载至存储器管理电路2022的随机存取存储器中。之后，微处理器单元会运转此些控制指令以进行数据的写入、读取与抹除等运作。当然，存储器管理电路2022的控制指令亦可以一硬件型式来实作。
请参阅图在本发明一实施例中，主机接口2023是电性连接至存储器管理电路2022并且用以接收与识别主机100所传送的指令与数据。也就是说，主机100所传送的指令与数据会通过主机接口2023来传送至存储器管理电路2022。在本实施例中，主机接口2023是兼容于SATA标准。当然，主机接口2023亦可以是兼容于PATA标准、IEEE1394标准、PCI Express标准、USB标准、SD标准、MS标准、MMC标准、CF标准、IDE标准或其它适合的数据传输标准。
请参阅图3所示，存储器接口2026是电性连接至存储器管理电路2022并且用以存取可复写式非易失性存储器模块203。也就是说，欲写入至可复写式非易失性存储器模块106的数据会经由存储器接口2206转换为可复写式非易失性存储器模块203所能接受的格式。
请参阅图3所示，存储器控制器202还包括缓冲存储器2025、电源管理电路2021与错误检查与校正电路2024。缓冲存储器2025是电性连接至存储器管理电路2022并且用以暂存来自于主机100的数据与指令或来自于可复写式非易失性存储器模块203的数据。电源管理电路2021是电性连接至存储器管理电路2022并且用以控制存储器100的电源。
请参阅图3所示，在本发明一实施例中，错误检查与校正电路2024是电性连接至存储器管理电路2022并且用以执行错误检查与校正程序以确保数据的正确性。具体来说，当存储器管理电路2022从主机100中接收到写入指令时，错误检查与校正电路2024会为对应此写入指令的数据产生对应的错误检查与校正码(Error Checking and CorrectingCode，ECC Code)，并且存储器管理电路2022会将对应此写入指令的数据与对应的错误检查与校正码写入至可复写式非易失性存储器模块203中。之后，当存储器管理电路2022从可复写式非易失性存储器模块203中读取数据时会同时读取此数据对应的错误检查与校正码，并且错误检查与校正电路2024会依据此错误检查与校正码对所读取的数据执行错误检查与校正程序
请参阅图4所示，在本发明一实施例中，存储器控制器202的存储器管理电路2022会将物理区块(0)至物理区块(N)逻辑地分组为数据区204、空白区205、系统区206与取代区207。
请参阅图4所示，在本发明一实施例中，逻辑上属于数据区204与空白区205的物理区块是用以储存来自于主机100的数据。具体来说，数据区204的物理区块是被视为已储存数据的物理区块，而空白区205的物理区块是用以替换数据区204的物理区块。也就是说，当从主机100接收到写入指令与欲写入的数据时，存储器管理电路2022会从空白区205中提取物理区块，并且将数据写入至所提取的物理区块中，以替换数据区204的物理区块。
请参阅图4所示，在本发明一实施例中，逻辑上属于系统区206的物理区块是用以记录系统数据。例如，系统数据包括关于可复写式非易失性存储器模块的制造商与型号、可复写式非易失性存储器模块的物理区块数、每一物理区块的物理页面数等。
请参阅图4所示，在本发明一实施例中，逻辑上属于取代区207中的物理区块是用于坏物理区块取代程序，以取代损坏的物理区块。具体来说，倘若取代区207中仍存有正常的物理区块并且数据区204的物理区块损坏时，存储器管理电路2022会从取代区207中提取正常的物理区块来更换损坏的物理区块。
请参阅图5所示，在本发明一实施例中，存储器200中的包括缓存区210和存储区220，缓存区210连接存储区220。存储器200可以为固态硬盘，例如为不带动态随机存取存储器的固态硬盘，即DRAM-Less的SSD。
请参阅图5所示，在本实施例中，缓存区210包括二级映射表211和动态映射表212。二级映射表211可以对应存储区220中的一级映射表222。同时在存储区220中还设置有存储空间221。存储空间221例如为存储块(block)或者物理区块。存储器200在读取或写入时是以一个页(page)为基础的，但擦除操作只能以一个存储块为基础，擦除操作是指将这个块的所有位都设置为“1”。在擦除之前，闪存控制器需要先将这个存储块中的有效数据复制到另一个块的空白页中去。存储块中的有效数据是指该块中保存的没有被修改过的数据，这部分数据可能会被读取。存储块中的无效数据是指该块中保存的已经被修改过的数据，这部分数据不可能会被读取。一级映射表222包含了全部逻辑地址与对应物理地址的映射关系，并且对逻辑地址进行分段写入和读取管理。
请参阅图5-图6所示，在本实施例中，一级映射表222中包括多个逻辑地址分段，例如图6中显示出逻辑地址分段0，逻辑地址分段1，逻辑地址分段2，逻辑地址分段3和逻辑地址分段4。逻辑地址分段0至逻辑地址分段4的逻辑长度相同，例如逻辑地址分段0例如从逻辑地址0至逻辑地址9，逻辑地址分段1例如从逻辑地址10至逻辑地址19，逻辑地址分段2例如从逻辑地址20至逻辑地址29，逻辑地址分段3例如从逻辑地址30至逻辑地址39，逻辑地址分段4例如从逻辑地址40至逻辑地址49。从图6中可以看出，逻辑地址分段0对应逻辑地址(N)对应的物理地址3211至逻辑地址(N+段内数目-1)的逻辑地址对应的物理地址3212，逻辑地址(N)对应的物理地址3211至逻辑地址(N+段内数目-1)的逻辑地址对应的物理地址3212也就是逻辑地址分段0对应的存储空间。所述存储空间可用于存储数据和存储映射关系。需要说明的是，所述段内数目表示该逻辑地址分段包括的逻辑地址的个数。
请参阅图5-图6所示，在本实施例中，在二级映射表211中包括多个静态映射单元，例如包括静态映射单元2111至静态映射单元2115。静态映射单元2111至静态映射单元2115均具有标志位和物理地址分段，所述物理地址分段用于索引所述逻辑地址分段中的映射关系。例如静态映射单元2111中的标志位的状态为第一状态，也就是标志位的状态为0，同时静态映射单元2111中还包括物理地址分段0，物理地址分段0对应一级映射表320中的逻辑地址分段0。同理，静态映射单元2112中的标志位的状态为第一状态，也就是标志位的状态为0，同时静态映射单元2112中还包括物理地址分段1，物理地址分段1对应一级映射表320中的逻辑地址分段1。当本实施例中，由于二级映射表211位于缓存区中310，缓存区320中具有包含闪存翻译层(flash translation layer，FTL)。闪存翻译层用于保存有数据的逻辑地址与实际地址之间的对应关系。因此，闪存翻译层用于将系统控制器发送的写数据请求或者读数据请求中的逻辑地址转化为固态硬盘中数据的实际地址。因此当输入逻辑地址时，可以从二级映射表211中找到该逻辑地址对应的物理地址分段，然后在一级映射表222找到逻辑地址分段，从而在存储空间中写入数据。在本实施例中，所述第一状态是指逻辑地址分段索引区域位于一级映射表中。
请参阅图5和图7所示，在本发明一实施例中，在缓存区210中还设置有多个动态映射单元2121，多个动态映射单元2121可组成一个动态映射表212。其中，所述动态映射表212例如为哈希链表，每个动态映射单元2121为一个映射关系节点，如图7中每个图形表示一个映射关系节点。当进行写数据操作时，控制器则申请至少一个动态映射单元2121，以暂时存储数据的逻辑地址范围和物理地址范围的映射关系。多个动态映射单元2121连接在一起，形成哈希链表。且在每个哈希链表中，逻辑地址分段相同的动态映射单元2121位于同一纵向链表中，如图7所示，相同的图形表示逻辑地址分段相同的动态映射单元2121。
由于缓存资源有限，动态映射表的大小有限制。在进行数据写入的同时，需要及时下刷动态映射单元中存储的映射关系，保证空白的动态映射单元的数量是充足的。
请参阅图2和图9所示，对于本发明提供的存储器，可复写式非易失性存储器模块中可存储有程序指令，存储器控制器运行程序指令实现上述的一种存储器的控制方法。且本发明提供一种存储器的控制方法，包括步骤S1-S7。
S1、依据动态映射单元的数量，将动态映射单元分为多组。
S2、在写入数据时，申请空白的动态映射单元存储数据的逻辑地址范围和物理地址范围的映射关系，并为动态映射单元设置分组编号。
S3、依据所述分组编号，判断先申请的所述动态映射单元中存储的映射关系是否被下刷至存储区中，当先申请的所述动态映射单元中存储的映射关系未被下刷，则执行步骤S4、下刷先申请的所述动态映射单元中存储的映射关系；当先申请的所述动态映射单元中存储的映射关系已被下刷，则执行步骤S5。
S5、判断空白的所述动态映射单元是否充足，当空白的所述动态映射单元充足，则执行步骤S7、进行数据写入；当所述动态映射单元不充足时，则执行步骤S6、下刷所述动态映射表中纵向长度最长的所述动态映射单元中存储的所述映射关系，并执行步骤S7、进行数据写入。
请参阅图7和图9所示，在本发明一实施例中，在步骤S1中，动态映射表212例如包括多个动态映射单元2121，且动态映射单元2121相互连接，形成动态映射表212。且逻辑地址分段相同的动态映射单元2121位于同一纵向链表中，多个纵向链表连接起来形成动态映射表212。如图7中，逻辑地址分段相同的动态映射单元2121以相同的图形表示。在本实施例中，在缓存区210中，缓存大小有限，故在缓存区内设置的动态映射表212的大小也是有限的。在本发明一具体实施例中，缓存区中例如包括M个动态映射单元2121，将M个动态映射单元2121分为A组。在每个组别中，动态映射单元2121的数量相等，例如为B个，则M＝A×B。且在每个组别内，动态映射单元2121的分组编号相同，则每个分组编号的数量为B。在本实施例中，分组编号例如为i，则i的取值范围为[1，A]，且i为整数。每个i的数量为B个。
请参阅图7和图8所示，在本发明一实施例中，每个动态映射单元2121中存储写入数据的逻辑地址范围和物理地址范围，以及设置有标志位。在本实施例中，所述标志位为该动态映射单元2121的分组编号。且每个动态映射单元2121的组别号不固定，在写入数据时，依照数据写入的顺序，为每个动态映射单元2121编号。
请参阅图9和图10所示，在本发明一实施例中，在执行步骤S2时，具体可依照步骤S21-S24执行。
S21、主机发送写命令和数据。
S22、存储器将数据存储在缓存区中。
S23、申请至少一个空白的动态映射单元，以存储数据的逻辑地址范围和物理地址范围的映射关系。
S24、依据申请动态映射单元的顺序，确定动态映射单元的所属组别。
请参阅图7和图10所示，在本发明一实施例中，在步骤S23中，当申请至少一个空白的动态映射单元存储逻辑地址范围和物理地址范围的映射关系时，具体的，数据的逻辑地址可以包括逻辑起始地址和数据长度，逻辑起始地址指示所述数据位于的逻辑地址分段的位置，数据长度代表所述数据的大小。例如当逻辑起始地址为22，数据长度为6，则该逻辑起始地址位于逻辑地址分段3中，则数据的大小为逻辑地址22至逻辑地址28的长度。数据的物理地址可以包括物理起始地址和数据长度。当写入的属于不同的逻辑地址分段时，可申请多个空白的动态映射单元存储逻辑地址范围和物理地址范围的映射关系。这种存储逻辑地址范围和物理地址范围的映射关系的方法，可以使用一个映射关系节点存储连续的逻辑地址。该存储方法对于随机写没有任何影响，是对于顺序写来讲，可以大大减少映射关系结点的占用。
请参阅图7和图10所示，在本发明一实施例中，在步骤S24中，在确定动态映射单元2121所属组别时，可依据当前的申请记录确定当前动态映射单元2121的分组编号，即当前的动态映射单元2121所属组别。具体的。当首次为申请的动态映射单元2121设置分组编号时，动态映射单元2121的分组编号为例如1，属于第一组。在后续继续写入数据的过程中，当动态映射单元2121的分组编号为1的数量到达B个后，再为申请的动态映射单元2121设置分组编号时，则将动态映射单元2121的分组编号设置为2，属于第二组。直至申请的动态映射单元2121的分组编号为A，且A的数量到达B个后，再将动态映射单元2121的分组编号设置为1，形成一个循环。
请参阅图7所示，在本发明一实施例中，图形标为阴影部分的动态映射单元2121例如具有相同的分组编号，即为顺序申请的多个动态映射单元2121。
请参阅图9和图11所示，在本发明一实施例中，在执行步骤S3时，判断先申请的动态映射单元中存储的映射关系是否被下刷至存储区的具体过程可依照步骤S31-S34执行。
S31、判断当前动态映射单元是否为该组内的第一个动态映射单元，若是则执行步骤S32，若否则执行步骤S34。
S32、判断与当前分组编号相差预设值的组别中，是否全存在动态映射单元，若是，子执行步骤S33，否则，执行步骤S34。
S33、将下刷缓存映射关系的标志位置位为第一标志位，并在置位后执行步骤S34。
S34、为当前的动态映射单元设置分组编号，并更新该组别内的动态映射单元的数量。
请参阅图7和图11所示，在本发明一实施例中，在步骤S32中，在判断与当前分组编号相差预设值的组别中，是否存在动态映射单元的过程中，预设值可依据具体需求设置。在本发明一实施例中，当前动态映射单元2121的组别例如为2，预设值为3时，则判断分组编号为5的组别中的动态映射单元2121是否存在动态映射单元。在本发明另一实施例中，若当前动态单元的组别例如为A，预设值为3时，则判断分组编号为3的组别中的动态映射单元2121是否存在动态映射单元。在步骤S34中，在使用动态映射单元2121将数据的映射关系存储之后，将本次动态映射单元2121的数量加入原动态映射单元2121的数量中，直到该组中动态映射单元2121的数量的数量达到B，就切换到下一个分组。
请参阅图9和图12所示，在本发明一实施例中，在步骤S5中，判断空白的所述动态映射单元是否充足的具体过程可依照步骤S51-S53执行。
S51、判断当前空白的动态映射单元是否充足，若充足，则执行步骤S53，若不充足，则执行步骤S52。
S52、将下刷缓存映射关系的标志位置位为第二标志位，并执行步骤S53。
S53、将当前的动态映射单元添加到动态映射表中。
请参阅图7和图12所示，在本发明一实施例中，判断当前空白的动态映射单元是否充足，即判断空白的动态映射单元的数量是否小于预设数量。该预设数量可以依据具体情况灵活设置，可保证在每次数据写入时，有足够多的空白的动态映射单元存储逻辑地址范围和物理地址范围的映射关系即可。在将动态映射单元2121添加到动态映射表212后，可更新二级映射表中的静态映射单元的状态。当输入的数据的逻辑地址为2，数据的长度为3，数据的逻辑地址也就是数据的逻辑起始地址，因此输入的数据的逻辑地址位于逻辑地址分段0中，因此控制器则申请一个空白的动态映射单元0，然后将该数据的逻辑地址和数据长度存储在动态映射单元2121中。由于数据的逻辑地址位于逻辑地址分段0中，由于二级映射表中的静态映射单元2111对应逻辑地址分段0，因此将二级映射表中的静态映射单元2111中的标志位由第一状态更新成第二状态，也就是将标志位的状态由“0”更新成“1”。在本实施例中，所述第二状态是指逻辑地址分段索引区域位于动态映射表212中。在本实施例中，数据的物理地址可以表示数据存储在存储空间内的位置，根据数据的物理地址可以读取数据的内容。在完成动态映射表212的更新后，可进行正常的数据写入过程。
请参阅图9和图13所示，在本发明一实施例中，在步骤S5及步骤S6中，在需要下刷缓存映射关系时，通过设置下刷缓存映射关系的标志位触发下刷缓存映射关系的过程。在本实施例中，下刷缓存映射关系可与数据写入的过程一起执行，也可以依据存储器控制器的状态，在完成数据的写入后执行。具体的，下刷缓存映射关系的过程具体包括步骤S71-S6。
S71、检测下刷缓存映射关系的标志为是否被置位。
S72、当下刷缓存映射关系的标志被置位时，获取下刷缓存映射关系的标志被置位的原因，当因为先申请的动态映射单元中存储的映射关系未被下刷引起的置位时，执行步骤S73-S74；当因为空白的动态映射单元不足引起的置位时，执行步骤S75-S76。
S73、下刷与当前分组编号相差预设值的所有动态映射单元所在的纵向列表中，所有的动态映射单元存储的逻辑地址范围和物理地址范围的映射关系。
S74、判断与当前分组编号相差预设值的组别中，是否存在的动态映射单元。若是，则返回步骤S73，否则结束流程。
S75、下刷所述动态映射表中纵向长度最长的所述动态映射单元中存储的所述映射关系。
S76、判断当前空白的动态映射单元是否充足，若充足，则结束流程，否则返回步骤S75。
请参阅图13所示，在本发明一实施例中，在获取下刷存映射关系的标志被置位的原因时，当下刷存储映射管关系的标志位为第一标志位时，即表明下刷缓存映射关系的标志被置位的原因为先申请的动态映射单元2121中存储的映射关系未被下刷引起的置位。当下刷存储映射管关系的标志位为第二标志位时，即表明下刷缓存映射关系的标志被置位的原因为空白的动态映射单元不足引起的置位。
在本发明中，第一标志位和第二标志位为在程序指令中，因不同原因引起的动态映射单元下刷时，设置的标志位。可依据程序指令任意设置并定义。将第一标志位设置为例如1，用以标记是由于在先申请的动态映射单元中存储的映射关系未下刷导致的置位。第二标志位设置为例如2，用以标记是由于空白的动态映射单元不足导致的置位。
请参阅图7和图13所示，在本发明一实施例中，在步骤S73中，与当前分组编号相差预设值的组别中，所述预设值可以为依据实际需求设置的差值。在本发明一具体实施例中，以预设值为例如3，当前组别是2时，判断上一轮第五组中所有动态映射单元中存储的逻辑地址范围和物理地址范围的映射关系是否被下刷，若没有，则下刷分组编号为5的所有动态映射单元所在的纵向列表中，所有动态映射单元存储的逻辑地址范围和物理地址范围的映射关系。如图7所示，当分组编号为5的动态映射单元例如图中阴影标识的动态映射单元时，则下属阴影标识的动态映射单元所在的纵向列表中所有动态映射单元中存储的逻辑地址范围和物理地址范围的映射关系。即下刷第一列、第二列、第四列以及第五列纵向列表中所有动态映射单元中存储的逻辑地址范围和物理地址范围的映射关系。在将动态映射单元中存储的逻辑地址范围和物理地址范围的映射关系后，该动态映射单元为空白的动态映射单元，且标志位清空，即该动态映射单元的分组编号清空，等待再次被申请使用时，再次依照申请顺序设置分组编号。
请参阅图7和图13所示，在本发明一实施例中，在步骤S75中，当判断当前空白的动态映射单元是否充足时，即判断空白的动态映射单元的数量是否小于预设数量。该预设数量可以依据具体情况灵活设置，可保证在每次数据写入时，有足够多的空白的动态映射单元存储逻辑地址范围和物理地址范围的映射关系即可。具体的，预设数量例如为5、10、15或20等任意数量。在本实施例中，为保证空白的动态映射数量充足，可按照分组，预留至少例如2组空白的动态映射单元，即空白的动态映射单元的数量大于等于2B。当因为空白的动态映射单元不足引起的置位时，下刷所述动态映射表中纵向长度最长的所述动态映射单元中存储的所述映射关系。在一具体实施例中，若此时动态映射表入图7所示，则下刷第一列纵向列表中所有动态映射单元存储逻辑地址范围和物理地址范围的映射关系即可。在第一次完成所述映射关系的下刷时，再经过步骤S76判断空白的动态映射单元是否充足，若空白的动态映射单元还是不充足，则依照图7所示，则下刷第五列纵向列表中所有动态映射单元存储逻辑地址范围和物理地址范围的映射关系。循环执行步骤S75和步骤S76直至空保的动态映射单元的数量大约预设值。
综上所述，本发明提出一种存储器的控制方法、存储器与存储系统，本发明在存储区设置一级映射表，一级映射表中包括多个逻辑地址分段，多个逻辑地址分段可以按照编号进行排列，每个逻辑地址分段可以对应存储区中的存储空间。本发明同时在缓存区中设置二级映射表和动态映射表，二级映射表包括多个静态映射单元，一个静态映射单元对应一个逻辑地址分段，每个静态映射单元包括标志位和物理地址分段，所述物料地址分段对应逻辑地址分段，标志位具有第一状态和第二状态。当进行写数据操作时，控制器则申请至少一个动态映射单元，同时将数据的逻辑地址在同一个逻辑地址分段的多个动态映射单元形成动态映射表，同时更新二级映射表中的标志位的状态。且在进行数据写入时，先判断先申请的动态映射单元中存储的映射关系是否被下刷至存储区中，当先申请的动态映射单元中存储的映射关系未被下刷，则下刷先申请的动态映射单元中存储的映射关系；当先申请的动态映射单元中存储的映射关系已被下刷，则判断闲置的所述动态映射单元是否充足，当闲置的所述动态映射单元充足，则进行数据写入；当所述动态映射单元不充足时，则下刷所述动态映射表中纵向长度最长的所述动态映射单元中存储的所述映射关系，并进行数据写入。
以上描述仅为本申请的较佳实施例以及对所运用技术原理的说明，本领域技术人员应当理解，本申请中所涉及的发明范围，并不限于上述技术特征的特定组合而成的技术方案，同时也应涵盖在不脱离所述发明构思的情况下，由上述技术特征或其等同特征进行任意组合而形成的其它技术方案，例如上述特征与本申请中公开的(但不限于)具有类似功能的技术特征进行互相替换而形成的技术方案。
除说明书所述的技术特征外，其余技术特征为本领域技术人员的已知技术，为突出本发明的创新特点，其余技术特征在此不再赘述。

Claims (11)

1.一种存储器的控制方法，其特征在于，包括：
在缓存区中设置动态映射表，且所述动态映射表中包括多个动态映射单元；
当写入数据时，申请至少一个所述动态映射单元存储数据的逻辑地址范围和物理地址范围的映射关系，并依据所述动态映射单元申请的顺序，为所述动态映射单元设置分组编号；
依据所述分组编号，判断先申请的所述动态映射单元中存储的所述映射关系是否被下刷至存储区中，当先申请的所述动态映射单元中存储的所述映射关系未被下刷，则下刷先申请的所述动态映射单元中存储的所述映射关系；当先申请的所述动态映射单元中存储的所述映射关系已被下刷，则判断空白的所述动态映射单元是否充足；以及
当空白的所述动态映射单元充足，则进行数据写入；当空白的所述动态映射单元不充足时，则下刷所述动态映射表中纵向长度最长的纵向链表中所述动态映射单元存储的所述映射关系，并进行数据写入。
2.根据权利要求1所述的存储器的控制方法，其特征在于，逻辑地址分段相同的所述动态映射单元位于同一纵向链表中。
3.根据权利要求1所述的存储器的控制方法，其特征在于，所述存储器的控制方法还包括：依据所述动态映射单元的数量，将所述动态映射单元分为多组，且每组动态映射单元中包括相等数量的所述动态映射单元，且同一组别内所述动态映射单元的分组编号相同。
4.根据权利要求1所述的存储器的控制方法，其特征在于，在申请所述动态映射单元时，所述存储器的控制方法还包括：
依据申请所述动态单元的顺序，确定所述动态映射单元所属组别。
5.根据权利要求4所述的存储器的控制方法，其特征在于，在判断先申请的所述动态映射单元中存储的所述映射关系是否被下刷至存储区时，所述存储器的控制方法包括以下步骤：
判断当前所述动态映射单元是否为该组内的第一个动态映射单元，若是，则判断与当前分组编号相差预设值的组别中，是否存在动态映射单元，若是，则将下刷缓存映射关系的标志位置位为第一标志位。
6.根据权利要求4所述的存储器的控制方法，其特征在于，当为所述动态映射单元设置分组编号后，所述存储器的控制方法还包括：更新该组别内的所述动态映射单元的数量。
7.根据权利要求1所述的存储器的控制方法，其特征在于，当空白的所述动态映射单元不充足时，所述存储器的控制方法还包括：将下刷缓存映射关系的标志为置位为第二标志位。
8.根据权利要求1所述的存储器的控制方法，其特征在于，当空白的所述动态映射单元充足时，所述存储器的控制方法还包括：将当前的动态映射单元添加到动态映射表中。
9.根据权利要求1所述的存储器的控制方法，其特征在于，当先申请的所述动态映射单元中存储的所述映射关系未被下刷，并下刷先申请的所述动态映射单元中存储的所述映射关系时，所述存储器的控制方法包括：下刷与当前分组编号相差预设值的所有动态映射单元所在的纵向列表中，所有的动态映射单元存储的逻辑地址范围和物理地址范围的映射关系。
10.一种存储器，其特征在于，包括：
可复写式非易失性存储器模块，存储有程序指令；
存储器控制器，电性连接于所述可复写式非易失性存储器模块，所述存储器控制器运行程序指令实现权利要求1所述的存储器的控制方法。
11.一种存储系统，其特征在于，包括：
主机；
存储器，连接所述主机，其中，所述存储器包括：
可复写式非易失性存储器模块，存储有程序指令；
存储器控制器，电性连接于所述可复写式非易失性存储器模块，所述存储器控制器运行程序指令实现权利要求1所述存储器的控制方法。
CN202210515654.2A 2022-05-12 2022-05-12 一种存储器的控制方法、存储器与存储系统 Pending CN114968096A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210515654.2A CN114968096A (zh) 2022-05-12 2022-05-12 一种存储器的控制方法、存储器与存储系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210515654.2A CN114968096A (zh) 2022-05-12 2022-05-12 一种存储器的控制方法、存储器与存储系统

Publications (1)

Publication Number Publication Date
CN114968096A true CN114968096A (zh) 2022-08-30

Family

ID=82980582

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210515654.2A Pending CN114968096A (zh) 2022-05-12 2022-05-12 一种存储器的控制方法、存储器与存储系统

Country Status (1)

Country Link
CN (1) CN114968096A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116540950A (zh) * 2023-07-05 2023-08-04 合肥康芯威存储技术有限公司 一种存储器件及其写入数据的控制方法
CN116578246A (zh) * 2023-07-05 2023-08-11 合肥康芯威存储技术有限公司 一种存储设备及其控制方法
CN116909493A (zh) * 2023-09-12 2023-10-20 合肥康芯威存储技术有限公司 一种存储器及其控制方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116540950A (zh) * 2023-07-05 2023-08-04 合肥康芯威存储技术有限公司 一种存储器件及其写入数据的控制方法
CN116578246A (zh) * 2023-07-05 2023-08-11 合肥康芯威存储技术有限公司 一种存储设备及其控制方法
CN116540950B (zh) * 2023-07-05 2023-09-29 合肥康芯威存储技术有限公司 一种存储器件及其写入数据的控制方法
CN116578246B (zh) * 2023-07-05 2023-09-29 合肥康芯威存储技术有限公司 一种存储设备及其控制方法
CN116909493A (zh) * 2023-09-12 2023-10-20 合肥康芯威存储技术有限公司 一种存储器及其控制方法
CN116909493B (zh) * 2023-09-12 2023-11-17 合肥康芯威存储技术有限公司 一种存储器及其控制方法

Similar Documents

Publication Publication Date Title
TWI527037B (zh) 資料儲存方法、記憶體控制電路單元與記憶體儲存裝置
US9213629B2 (en) Block management method, memory controller and memory stoarge apparatus
TWI423026B (zh) 資料寫入方法、記憶體控制器與記憶體儲存裝置
CN112506814B (zh) 一种存储器及其控制方法与存储系统
CN114968096A (zh) 一种存储器的控制方法、存储器与存储系统
TWI451249B (zh) 用於非揮發性記憶體的資料合併方法、控制器與儲存裝置
US8667210B2 (en) Memory management method, memory controller and memory storage apparatus
US8392691B2 (en) Data management method, memory controller and memory storage apparatus
TWI584189B (zh) 記憶體控制器、記憶體儲存裝置與資料寫入方法
US8037236B2 (en) Flash memory writing method and storage system and controller using the same
US9383929B2 (en) Data storing method and memory controller and memory storage device using the same
CN106445401B (zh) 表格更新方法、存储器储存装置及存储器控制电路单元
TWI540428B (zh) 資料寫入方法、記憶體控制器與記憶體儲存裝置
US9009442B2 (en) Data writing method, memory controller and memory storage apparatus
US8943264B2 (en) Data storing method, and memory controller and memory storage apparatus using the same
US9778862B2 (en) Data storing method for preventing data losing during flush operation, memory control circuit unit and memory storage apparatus
CN113885808B (zh) 映射信息记录方法以及存储器控制电路单元与存储装置
TWI501244B (zh) 資料寫入方法、記憶體控制電路單元與記憶體儲存裝置
US20140089566A1 (en) Data storing method, and memory controller and memory storage apparatus using the same
CN109273033B (zh) 存储器管理方法、存储器控制电路单元与存储器存储装置
US20120151180A1 (en) Data writing method, memory controller and memory storage apparatus
TWI635495B (zh) 資料寫入方法、記憶體控制電路單元與記憶體儲存裝置
TWI521346B (zh) 用於非揮發性記憶體的資料合併方法、控制器與儲存裝置
US8832358B2 (en) Data writing method, memory controller and memory storage apparatus
US9830077B2 (en) Data writing method, memory control circuit unit and memory storage apparatus

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination