JP6378111B2 - 情報処理装置及びプログラム - Google Patents

情報処理装置及びプログラム Download PDF

Info

Publication number
JP6378111B2
JP6378111B2 JP2015038999A JP2015038999A JP6378111B2 JP 6378111 B2 JP6378111 B2 JP 6378111B2 JP 2015038999 A JP2015038999 A JP 2015038999A JP 2015038999 A JP2015038999 A JP 2015038999A JP 6378111 B2 JP6378111 B2 JP 6378111B2
Authority
JP
Japan
Prior art keywords
data
memory
information
block
written
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015038999A
Other languages
English (en)
Other versions
JP2016126739A (ja
Inventor
菅野　伸一
伸一 菅野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kioxia Corp
Original Assignee
Toshiba Memory Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Memory Corp filed Critical Toshiba Memory Corp
Priority to US14/656,524 priority Critical patent/US10331551B2/en
Priority to TW104114945A priority patent/TW201624491A/zh
Priority to CN201510239405.5A priority patent/CN106201326B/zh
Publication of JP2016126739A publication Critical patent/JP2016126739A/ja
Application granted granted Critical
Publication of JP6378111B2 publication Critical patent/JP6378111B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Description

本実施形態は、情報処理装置及びプログラムに関する。
ソリッドステートドライブ（ＳＳＤ）は、例えば、ＮＡＮＤ型フラッシュメモリなどのような不揮発性メモリを備える。ＮＡＮＤ型フラッシュメモリは、複数のブロック（物理ブロック）を備える。複数のブロックは、ワード線とビット線との交点に配置される複数のメモリセルを含む。
特開２０１２−１４１９４４号公報
本実施形態は、不揮発性メモリを長寿命化する情報処理装置及びプログラムを提供する。
本実施形態によれば、情報処理装置は、第１のメモリとプロセッサとを含む。プロセッサは、第１のメモリと、不揮発性の第２のメモリを備えるメモリ装置とを制御する。プロセッサは、メモリ装置から、当該メモリ装置によって選択された第２のメモリのガベージコレクション対象エリアに書き込まれているデータのうちの有効データを示すエリア情報を受信し、エリア情報で示される有効データのうち、削除対象データであり、かつ、第１のメモリに書き込まれていないデータを示す削除情報を生成し、削除情報を、メモリ装置に送信する。
以下の各実施形態において、不揮発性メモリ及び不揮発性キャッシュメモリは、消去単位エリアごとに、データが一括して消去される。消去単位エリアは、複数の書き込み単位エリア及び複数の読み出し単位エリアを含む。
第１の実施形態に係る情報処理システムの構成の一例を示すブロック図。 第１の実施形態に係る情報処理システムの処理の一例を示すフローチャート。 第２の実施形態に係る情報処理システムの構成の一例を示すブロック図。 第２の実施形態に係る第１のキャッシュ制御の一例を示すフローチャート。 第２の実施形態に係る第２のキャッシュ制御の一例を示すフローチャート。 第２の実施形態に係る第３のキャッシュ制御の一例を示すフローチャート。 第２の実施形態に係る第４のキャッシュ制御の一例を示すフローチャート。 第３の実施形態に係る情報処理システムの詳細構成の一例を示すブロック図。 第３の実施形態に係るストレージシステムの一例を示す斜視図。
以下、図面を参照しながら本発明の各実施の形態について説明する。なお、以下の説明において、略又は実質的に同一の機能及び構成要素については、同一符号を付し、必要に応じて説明を行う。
以下の各実施形態において、不揮発性メモリ及び不揮発性キャッシュメモリは、消去単位エリアごとに、データが一括して消去される。消去単位エリアは、複数の書き込み単位エリア及び複数の読み出し単位エリアを含む。
本実施形態において、不揮発性メモリ及び不揮発性キャッシュメモリとして、ＮＡＮＤ型フラッシュメモリが用いられる場合について説明する。しかしながら、不揮発性メモリ及び不揮発性キャッシュメモリは、上記の消去単位エリア、書き込み単位エリア、読み出し単位エリアの関係を満たしていれば、ＮＡＮＤ型フラッシュメモリではない他の種別のメモリでもよい。
不揮発性メモリ及び不揮発性キャッシュメモリがＮＡＮＤ型フラッシュメモリの場合、消去単位エリアはブロックに相当する。書き込み単位エリア及び読み出し単位エリアはページに相当する。
本実施形態において、例えば、消去単位エリアは、２以上のブロックなどのように、データが一括して消去可能な他の単位で管理されてもよい。
本実施形態において、アクセスとは、記憶装置へデータを書き込むこと、及び、記憶装置からデータを読み出すことの双方を意味する。
［第１の実施形態］
本実施形態は、情報処理装置とメモリ装置との間のデータ及び情報の送信及び受信について説明する。
本実施形態においては、データの識別情報として、論理アドレス（例えば、Logical Block Addressing）が用いられる場合を例として説明するが、他の情報によりデータが識別されるとしてもよい。
図１は、本実施形態に係る情報処理システムの構成の一例を示すブロック図である。
情報処理システム３５は、情報処理装置１７とメモリ装置の一例であるＳＳＤ５とを含む。情報処理装置１７は、ＳＳＤ５に対応するホスト装置でもよい。
ＳＳＤ５は、情報処理装置１７に内蔵されてもよく、情報処理装置１７とＳＳＤ５とは、ネットワークなどによりデータを送受信可能に接続されるとしてもよい。ＳＳＤ５に代えて、ハードディスクドライブ（ＨＤＤ）などの他の不揮発性の記憶装置がメモリ装置として用いられてもよい。
情報処理装置１７は、キャッシュ制御部９、管理情報６１〜６４を格納するメモリ３、不揮発性キャッシュメモリ４を備える。しかしながら、キャッシュ制御部９、管理情報６１〜６４、メモリ３、不揮発性キャッシュメモリ４のうちの一部又は全部は、情報処理装置１７の外に備えられてもよい。
メモリ３は、例えば管理情報（リスト）６１〜６４及びアドレス変換情報７などの各種の制御情報を格納する。メモリ３は、例えばＤＲＡＭ（Dynamic Random Access Memory）又はＳＲＡＭ（Static Random Access Memory）などのような揮発性メモリでもよく、不揮発性メモリでもよい。メモリ３は、不揮発性キャッシュメモリ４に含まれていてもよい。
管理情報６１〜６４は、それぞれ後述する第２の実施形態で説明されるブロックグループＢＧ1〜ＢＧ4に書き込まれているデータに関するメタデータである。例えば、管理情報６１〜６４は、プロセッサ２による各データの使用状態を示す情報を含む。例えば、管理情報６１〜６４は、各データの識別情報、データが削除対象か否かを示す削除情報、データが有効データか否かを示す有効／無効情報、ブロックに対して消去を行う消去条件を満たすか否かを判断するためのキャッシュ判断情報を含む。
ここで、削除情報は、例えば、データに対する削除命令が発生したことを示す情報であり、より具体的な例としては、プロセッサ２で実行されるアプリケーションプログラム又はオペレーティングシステム（ＯＳ）からデータに対する削除命令が受け付けられたことを示す情報などである。本実施形態において、削除情報は、例えば、各ブロックの識別情報と、各ブロックに書き込まれている削除対象データを示す論理アドレスとを関係付けた情報を含む。
有効／無効情報は、例えば、同じデータに対して複数位置に書き込みがある場合に、最新のデータが有効データであり、最新ではないデータが無効データであることを示す情報などである。換言すれば、例えば、有効データは、不揮発性キャッシュメモリ４に書き込まれているデータの更新が発生した場合の更新後のデータである。例えば、無効データは、更新が発生した場合の更新前のデータである。本実施形態において、有効／無効情報は、例えば、各ブロックの識別情報と、各ブロックに書き込まれている有効データ又は無効データを示す論理アドレスとを関係付けた情報を含む。
キャッシュ判断情報は、例えば、データごとの書き込み情報と読み出し情報とのうちの少なくとも一方、又は、ブロックごとの書き込み情報と読み出し情報とのうちの少なくとも一方、を含む情報などである。
書き込み情報は、例えば、書き込み時間、書き込み回数、書き込み頻度、書き込み順序のうちの少なくとも１つを含む。
読み出し情報は、例えば、読み出し時間、読み出し回数、読み出し頻度、読み出し順序のうちの少なくとも１つを含む。
アドレス変換情報７は、例えば、データの論理アドレスと、当該論理アドレスに対応する不揮発性キャッシュメモリ４の物理アドレス（例えば、Physical Block Addressing）とを関係付けている。アドレス変換情報７は、例えばテーブル形式で管理される。
キャッシュ制御部９は、ＳＳＤ５よりも高速にアクセス可能な不揮発性キャッシュメモリ４に対するキャッシュ制御を実行する。例えば、キャッシュ制御部９は、ライトスルー方式、又は、ライトバック方式で、データと当該データを示す論理アドレス及び物理アドレスとを管理する。
ライトスルー方式は、不揮発性キャッシュメモリ４にデータを格納するとともに、ＳＳＤ５にもデータを格納する方式である。
ライトバック方式は、不揮発性キャッシュメモリ４に格納されたデータを、その都度ＳＳＤ５に格納するのではなく、一旦不揮発性キャッシュメモリ４にデータを格納し、不揮発性キャッシュメモリ４から追い出されるデータを、ＳＳＤ５に格納する方式である。
本実施形態において、キャッシュ制御部９は、送信部１８、受信部１９、書き込み部２０、送信部２１を含む。キャッシュメモリ９のうちの一部又は全部は、ソフトウェアで実装されてもよく、ハードウェアで実装されてもよい。
送信部１８は、ＳＳＤ５に、ＳＳＤ５に対する書き込みデータと当該書き込みデータのアドレスとを送る。本実施形態において、送信部１８からＳＳＤ５に送られるアドレスは、例えば、論理アドレスとする。
受信部１９は、ＳＳＤ５から、ガベージコレクション対象のブロックに書き込まれている有効データを示す論理アドレスを含むブロック情報を受ける。
本実施形態において、ブロック情報は、ＳＳＤ５における各ブロックの識別情報と、各ブロックに書き込まれているデータの識別情報とを関係付けた情報を含むとしてもよい。
書き込み部２０は、ＳＳＤ５から受けたブロック情報と管理情報６１〜６４とに基づいて、ブロック情報に含まれている論理アドレスで示される有効データの一部又は全部を、ＳＳＤ５の不揮発性メモリ２４ではない他のメモリに書き込む（転記する）。他のメモリは、例えば不揮発性キャッシュメモリ４などでもよい。
例えば、書き込み部２０は、ブロック情報に含まれている有効データを示す論理アドレスから、削除命令が受け付けられた場合の削除対象（削除候補）データを示す論理アドレスを除外する。これにより、ガベージコレクション対象のブロックに書き込まれている有効データであり削除対象ではないデータが選択可能になる。書き込み部２０は、選択されたデータを、他のメモリに書き込む。
送信部２１は、削除対象データを示す論理アドレスを含む削除情報を生成し、削除情報をＳＳＤ５に送る。例えば、削除情報は、ブロック情報に含まれる有効データを示す論理アドレスのうち、書き込み部２０によって他のメモリに書き込まれていない削除対象データを示す論理アドレスを含むとしてもよい。なお、削除情報に代えて、維持対象の論理アドレスを含む維持情報が、送信部２１からＳＳＤ５へ送られるとしてもよい。
ＳＳＤ５は、プロセッサ２２、メモリ２３、不揮発性メモリ２４を含む。
メモリ２３は、例えばアドレス変換情報３２、有効／無効情報３３、削除情報３４などの各種の制御情報を格納する。メモリ２３は、例えばＤＲＡＭ又はＳＲＡＭなどのような揮発性メモリでもよく、不揮発性メモリでもよい。メモリ２３は、不揮発性メモリ２４に含まれていてもよい。
プロセッサ２２は、プロセッサ２２内のメモリに格納されているプログラム、メモリ２３に格納されているプログラム、又は、不揮発性メモリ２４に格納されているプログラムを実行することにより、アドレス変換部２５、書き込み部２６、有効／無効生成部２７、選択部２８、送信部２９、受信部３０、ガベージコレクション部３１として機能する。
本実施形態において、プロセッサ２２をアドレス変換部２５、書き込み部２６、有効／無効生成部２７、選択部２８、送信部２９、受信部３０、ガベージコレクション部３１として機能させるためのプログラムは、例えば、ＯＳ、ミドルウェア、ファームウェアでもよい。本実施形態において、アドレス変換部２５、書き込み部２６、有効／無効生成部２７、選択部２８、送信部２９、受信部３０、ガベージコレクション部３１のうちの一部又は全部は、ハードウェアにより実装されてもよい。
アドレス変換部２５は、キャッシュ制御部９から書き込みデータと当該書き込みデータの論理アドレスとを受けた場合に、書き込みデータの論理アドレスと、当該書き込みデータが格納された不揮発性メモリ２４の位置を示す物理アドレスとを関係付けた情報を生成し、この情報をアドレス変換情報３２に登録する。
本実施形態において、アドレス変換部２５は、プロセッサ２２によって実現されるとしている。しかしながら、アドレス変換部２５は、プロセッサ２２と別の構成としてもよい。
また、アドレス変換部２５は、例えばテーブル型のアドレス変換情報３２に基づいてアドレス変換を行うが、これに代えてキーバリュー型検索によりアドレス変換を行ってもよい。例えば、論理アドレスをキーとし、物理アドレスをバリューとすることで、キーバリュー型検索によるアドレス変換は実現可能である。
書き込み部２６は、アドレス変換部２５によって得られた物理アドレスの示す位置に、書き込みデータを書き込む。
有効／無効生成部２７は、例えばアドレス変換情報３２に基づいて、不揮発性メモリ２４に書き込まれている各データが有効データか又は無効データかを示す有効／無効情報３３を生成する。そして、有効／無効生成部２７は、有効／無効情報３３をメモリ２３に格納する。
選択部２８は、ガベージコレクション対象のブロックを選択する。
例えば、選択部２８は、不揮発性メモリ２４のブロックのうち、書き込み時間が最も古いブロックを、ガベージコレクション対象のブロックとして選択してもよい。
例えば、選択部２８は、不揮発性メモリ２４のブロックからランダムにガベージコレクション対象のブロックを選択してもよい。
例えば、選択部２８は、有効／無効情報３３に基づいて、無効データの数が最も多いブロック、又は、無効データの数が所定の値より多いブロックを、ガベージコレクション対象のブロックとして選択してもよい。
例えば、選択部２８は、有効／無効情報３３及び削除情報３４に基づいて、無効データと削除対象データとの数が最も多いブロック、又は、無効データと削除対象データとの数が所定の値より多いブロックを、ガベージコレクション対象のブロックとして選択してもよい。
送信部２９は、ガベージコレクション対象のブロックに書き込まれているデータを示す論理アドレスから、有効／無効情報３３で無効とされている無効データを示す論理アドレスを削除したブロック情報を生成する。換言すれば、ブロック情報は、ガベージコレクション対象のブロックの識別情報と、当該ブロックに書き込まれている有効データを示す論理アドレスとを関係付けた情報を含む。そして、送信部２９は、ブロック情報をキャッシュメモリ制御部９に送る。
受信部３０は、キャッシュメモリ制御部９から削除情報を受け、削除情報３４を不揮発性メモリ２４に格納する。
ガベージコレクション部３１は、不揮発性メモリ２４に格納されている有効／無効情報３３及び削除情報３４に基づいて、ガベージコレクション対象のブロックに書き込まれているデータから、無効データと削除対象データとを除外し、有効であり削除対象ではないデータのみに対して、ガベージコレクションを実行する。
図２は、本実施形態に係る情報処理装置の処理の一例を示すフローチャートである。
ステップＳ２０１において、送信部１８は、ＳＳＤ５に、書き込みデータと論理アドレスとを送る。
ステップＳ２０２において、アドレス変換部２５は、書き込みデータと論理アドレスとを受け、アドレス変換情報３２に対して、書き込みデータの論理アドレスと物理アドレスとを関係付けた情報を登録する。
ステップＳ２０３において、書き込み部２６は、書き込みデータを不揮発性メモリ２４の物理アドレスの示す位置に書き込む。
ステップＳ２０４において、有効／無効生成部２７は、不揮発性メモリ２４に書き込まれている各データが有効データか又は無効データを示す有効／無効情報３３を生成し、メモリ２３に有効／無効情報３３を格納する。
ステップＳ２０５において、選択部２８は、ガベージコレクション対象のブロックを選択する。
ステップＳ２０６において、送信部２９は、ガベージコレクション対象のブロックに書き込まれているデータを示す論理アドレスから、有効／無効情報３３で無効とされている無効データを示す論理アドレスを削除したブロック情報を生成し、ブロック情報をキャッシュ制御部９に送信する。
ステップＳ２０７において、受信部１９は、ＳＳＤ５からブロック情報を受信する。
ステップＳ２０８において、書き込み部２０は、ＳＳＤ５から受けたブロック情報と管理情報６１〜６４とに基づいて、ブロック情報に含まれている論理アドレスの示すデータの一部又は全部を、ＳＳＤ５の不揮発性メモリ２４ではない他のメモリに書き込む。
例えば、書き込み部２０は、ブロック情報に含まれている論理アドレスのうち、削除命令が受け付けられた削除対象データを示す論理アドレスを除外し、維持対象の論理アドレスの示すデータを、他のメモリに書き込む。
ステップＳ２０９において、送信部２１は、削除対象の論理アドレスを含む削除情報をＳＳＤ５に送る。
ステップＳ２１０において、受信部３０は、キャッシュ制御部９から削除情報を受信し、削除情報３４をメモリ２３に格納する。
ステップＳ２１１において、ガベージコレクション部３１は、有効／無効情報３３及び削除情報３４に基づいて、ガベージコレクション対象のブロックに書き込まれているデータから、無効データと削除対象データとを除外し、有効であり削除対象ではないデータのみに対して、ガベージコレクションを実行する。
以上説明した本実施形態においては、キャッシュ制御部９は、ＳＳＤ５から、不揮発性メモリ２４のブロックに書き込まれているデータの情報を取得することができる。これにより、キャッシュ制御部９は、不揮発性メモリ２４のブロックにおけるデータの書き込み状態を認識することができる。例えば、本実施形態においては、不揮発性メモリ２４のブロックに書き込まれているデータが、有効データであるか、無効データであるか、削除対象データであるかを認識することができる。
本実施形態においては、ＳＳＤ５が、データが有効データか無効データかを識別するための有効／無効情報３３と、データが削除対象か否かを識別するための削除情報３４とを備える。これにより、ＳＳＤ５においてガベージコレクションが実行される場合に、ガベージコレクション対象のブロックに書き込まれているデータを、消去するか否か判断することができ、不必要なデータの書き込みを防止することができ、不揮発性メモリ２４の寿命を延ばすことができる。
本実施形態において、キャッシュ制御部９は、ＳＳＤ５から受けたブロック情報に含まれる論理アドレスの示す有効データのうち、削除対象データが不揮発性メモリ２４から他のメモリに転記されることを防止することができる。また、本実施形態において、ＳＳＤ５は、キャッシュ制御部９から他のメモリに転記されなかったデータ（例えば、無効データ、有効データであるが削除対象データでもあるデータ）を、ＳＳＤ５から削除することができる。
以上説明した本実施形態においては、ＳＳＤ５から情報処理装置１７へ、消去対象ブロックに関するブロック情報が送られる。しかしながら、このブロック情報は、例えば、不揮発性メモリ２４の各ブロックと各ブロックに書き込まれているデータの識別情報とを関係付けた情報を含むとしてもよい。情報処理装置１７は、この関係情報をＳＳＤ５から受けることにより、ＳＳＤ５におけるブロックとデータとの格納関係を認識することができる。
［第２の実施形態］
本実施形態においては、不揮発性キャッシュメモリ４を備えるキャッシュメモリ装置について説明する。
図３は、本実施形態に係る情報処理システム３５の構成の一例を示すブロック図である。
情報処理装置１７は、プロセッサ２、メモリ３、不揮発性キャッシュメモリ４を含む。
不揮発性キャッシュメモリ４は、ブロックグループＢＧ1〜ＢＧ4を含む。不揮発性キャッシュメモリ４は、ＳＳＤ５よりも高速にアクセス可能である。
ブロックグループ（第１のグループ）ＢＧ1は、ブロック（第１の消去エリア）Ｂ1,1〜Ｂ1,Kを含む。ブロックグループＢＧ1は、プロセッサ２によってアクセスされたデータ（プロセッサ２に使用されたデータ）を格納する。
本実施形態において、ブロックグループＢＧ1が消去条件（第１の消去条件）を満たす場合に、先入先出法（First-In First-Out：ＦＩＦＯ）に基づいて、ブロックグループＢＧ1内のブロックＢ1,1〜Ｂ1,Kから消去対象（破棄対象又は追い出し対象）ブロック（第１の消去対象エリア）が選択される。
例えば、ブロックグループＢＧ1の各ブロックＢ1,1〜Ｂ1,Kのデータ量が所定の値を越えている場合に、消去条件を満たすとする。また、例えば、ブロックグループＢＧ1の各ブロックＢ1,1〜Ｂ1,Kに書き込まれたページ数が所定の数を越えた場合に、消去条件を満たすとしてもよい。
ブロックＢ1,1〜Ｂ1,KからＦＩＦＯによって選択された消去対象ブロックに書き込まれているデータは、当該データが第１の低使用状態（例えば設定された第１の回数又は第１の頻度未満でアクセスされている）の場合に、ブロックグループＢＧ2に書き込まれる。これに対して、ブロックＢ1,1〜Ｂ1,Kから選択された消去対象ブロックに書き込まれているデータは、当該データが第１の高使用状態（例えば第１の回数又は第１の頻度以上でアクセスされている）の場合に、ブロックグループＢＧ3に書き込まれる。そして、ブロックＢ1,1〜Ｂ1,Kから選択された消去対象ブロックに書き込まれているデータは、ブロック単位で消去（破棄又は追い出し）される。
ブロックグループ（第２のグループ）ＢＧ2は、ブロック（第２の消去エリア）Ｂ2,1〜Ｂ2,Lを含む。ブロックグループＢＧ2は、ブロックグループＢＧ1から選択された消去対象ブロックに書き込まれているデータのうち第１の低使用状態のデータを格納する。
本実施形態において、ブロックグループＢＧ2が消去条件（第３の消去条件）を満たす場合に、ＦＩＦＯに基づいて、ブロックグループＢＧ2内のブロックＢ2,1〜Ｂ2,Lから消去対象ブロック（第３の消去対象エリア）が選択される。
ブロックＢ2,1〜Ｂ2,LからＦＩＦＯによって選択された消去対象ブロックに書き込まれているデータは、当該データが第３の低使用状態（例えば設定された第３の回数又は第３の頻度未満でアクセスされている）の場合に、消去される。これに対して、ブロックＢ2,1〜Ｂ2,Lから選択された消去対象ブロックに書き込まれているデータは、当該データが第３の高使用状態（例えば第３の回数又は第３の頻度以上でアクセスされている）の場合に、ブロックグループＢＧ3に書き込まれる。そして、ブロックＢ2,1〜Ｂ2,Lから選択された消去対象ブロックに書き込まれているデータは、ブロック単位で消去される。
ブロックグループ（第３のグループ）ＢＧ3は、ブロック（第３の消去エリア）Ｂ3,1〜Ｂ3,Mを含む。ブロックグループＢＧ3は、ブロックグループＢＧ1から選択された消去対象ブロックに書き込まれているデータのうち第１の高使用状態のデータを格納する。また、ブロックグループＢＧ3は、ブロックグループＢＧ2から選択された消去対象ブロックに書き込まれているデータのうち第３の高使用状態のデータを格納する。
本実施形態において、ブロックグループＢＧ3が消去条件（第２の消去条件）を満たす場合に、ＦＩＦＯに基づいて、ブロックグループＢＧ3内のブロックＢ3,1〜Ｂ3,Mから消去対象ブロック（第２の消去対象エリア）が選択される。
ブロックＢ3,1〜Ｂ3,MからＦＩＦＯによって選択された消去対象ブロックに書き込まれているデータは、当該データが第２の低使用状態（例えば設定された第２の回数又は第２の頻度未満でアクセスされている）の場合に、ブロックグループＢＧ4に書き込まれる。これに対して、ブロックＢ3,1〜Ｂ3,Mから選択された消去対象ブロックに書き込まれているデータは、当該データが第２の高使用状態（例えば第２の回数又は第２の頻度以上でアクセスされている）の場合に、ブロックグループＢＧ3内の他のブロックに対して再書き込みされる。そして、ブロックＢ3,1〜Ｂ3,Mから選択された消去対象ブロックに書き込まれているデータは、ブロック単位で消去される。
ブロックグループ（第４のグループ）ＢＧ4は、ブロック（第４の消去エリア）Ｂ4,1〜Ｂ4,Nを含む。ブロックグループＢＧ4は、ブロックグループＢＧ3から選択された消去対象ブロックに書き込まれているデータのうち第２の低使用状態のデータを格納する。
本実施形態において、ブロックグループＢＧ4が消去条件（第４の消去条件）を満たす場合に、ＦＩＦＯに基づいて、ブロックグループＢＧ4内のブロックＢ4,1〜Ｂ4,Nから消去対象ブロック（第４の消去対象エリア）が選択される。
ブロックＢ4,1〜Ｂ4,NからＦＩＦＯによって選択された消去対象ブロックに書き込まれているデータは、消去される。
本実施形態においては、各ブロックグループＢＧ1〜ＢＧ4から消去対象ブロックを選択する手法としてＦＩＦＯが用いられている。消去対象ブロックがＦＩＦＯに基づいて選択されることにより、各ブロックグループＢＧ1〜ＢＧ4から書き込み時間及び書き込み順序が古いブロックから消去される。しかしながら、消去対象ブロックは、例えば、ランダムに選択されるとしてもよく、ＬＲＵ（Least Recently Used）に基づいて選択されてもよく、ＬＦＵ（Least Frequently Used）に基づいて選択されてもよい。例えば、管理情報６１〜６４に基づいて、無効データの数が最も多いブロック、又は、無効データの数が所定の値より多いブロックが、消去対象ブロックとして選択されてもよい。例えば、管理情報６１〜６４は、データの識別情報と、データが削除対象か否かを示す情報と、データの使用状態情報を含む。管理情報６１〜６４に基づいて、無効データと削除対象データとの数が最も多いブロック、又は、無効データと削除対象データとの数が所定の値より多いブロックが、消去対象ブロックとして選択されてもよい。
本実施形態において、キャッシュ制御部９は、管理情報６１〜６４とアドレス変換情報７とに基づいて、キャッシュされているデータの識別情報（例えばホストから提供される論理アドレス）、当該データが書き込まれている位置、当該データの使用状態を、認識可能である。例えば、キャッシュ制御部９は、管理情報６１〜６４とアドレス変換情報７とに基づいて、ブロックグループＢＧ1〜ＢＧ4のそれぞれにキャッシュされるデータと、ＦＩＦＯにより消去されるブロックとを、選択可能である。
プロセッサ２は、プロセッサ２内のメモリに格納されているプログラム、メモリ３に格納されているプログラム、不揮発性キャッシュメモリ４に格納されているプログラム、又は、ＳＳＤ５に格納されているプログラムを実行することにより、アドレス変換部８及びキャッシュ制御部９として機能する。
本実施形態において、プロセッサ２をアドレス変換部８及びキャッシュ制御部９として機能させるためのプログラムは、例えば、ＯＳ、ミドルウェア、ファームウェアでもよい。本実施形態において、アドレス変換部８のうちの一部又は全部、又は、キャッシュ制御部９のうちの一部又は全部は、ハードウェアにより実装されてもよい。
アドレス変換部８は、書き込みデータの論理アドレスと、当該書き込みデータが格納された不揮発性キャッシュメモリ４の位置を示す物理アドレスとを関係付けた情報を生成し、この情報をアドレス変換情報７に登録する。
また、アドレス変換部８は、プロセッサ２から読み出しデータの論理アドレスを受けた場合に、アドレス変換情報７に基づいて、論理アドレスを物理アドレスに変換する。
キャッシュ制御部９は、生成部１０、制御部１１〜１４、変更部１５，１６を含む。
生成部１０は、不揮発性キャッシュメモリ４のブロックグループＢＧ1〜ＢＧ4に対応する管理情報６１〜６４を生成し、管理情報６１〜６４をメモリ３に書き込む。
制御部１１〜１４は、それぞれブロックグループＢＧ1〜ＢＧ4に対するデータの書き込み及びブロックの消去を制御する。
制御部１１は、書き込み部１１１、判断部１１２、選択部１１３、判断部１１４、消去部１１５を含む。
書き込み部（第１の書き込み部）１１１は、ブロックグループＢＧ1に対して、プロセッサ２によってアクセスされたデータを書き込む。
判断部（第１の判断部）１１２は、ブロックグループＢＧ1が消去条件（第１の消去条件）を満たすか否か判断する。
選択部（第１の選択部）１１３は、ブロックグループＢＧ1が消去条件を満たす場合に、ブロックグループＢＧ1から消去対象ブロック（第１の消去対象エリア）を選択する。
判断部（第２の判断部）１１４は、管理情報６１に基づいて、消去対象ブロックに書き込まれている各データが第１の高使用状態か第１の低使用状態か削除対象かを判断する。
消去部（第１の消去部）１１５は、消去対象ブロックに書き込まれている各データがブロックグループＢＧ2又はブロックグループＢＧ3に書き込まれたか、又は、削除対象であるために破棄されてもよい場合に、消去対象ブロックを消去する。
制御部１２は、書き込み部１２１、判断部１２２、選択部１２３、判断部１２４、消去部１２５を含む。
書き込み部（第２の書き込み部）１２１は、判断部１１４によってブロックグループＢＧ1の消去対象ブロックに書き込まれているデータが第１の低使用状態であり削除対象でないと判断された場合に、当該データをブロックグループＢＧ2に対して書き込む。
判断部（第５の判断部）１２２は、ブロックグループＢＧ2が消去条件（第３の消去条件）を満たすか否か判断する。
選択部（第３の選択部）１２３は、ブロックグループＢＧ2が消去条件を満たす場合に、ブロックグループＢＧ2から消去対象ブロック（第３の消去対象エリア）を選択する。
判断部１２４は、管理情報６２に基づいて、消去対象ブロックに書き込まれている各データが第３の高使用状態か第３の低使用状態か削除対象かを判断する。
消去部（第２の消去部）１２５は、消去対象ブロックに書き込まれている第３の高使用状態のデータであり削除対象でないデータがブロックグループＢＧ3に書き込まれた場合に、消去対象ブロックに書き込まれているデータを消去する。
制御部１３は、書き込み部１３１、判断部１３２、選択部１３３、判断部１３４、書き込み部１３５、消去部１３６、書き込み部１３７を含む。
書き込み部（第３の書き込み部）１３１は、判断部１１４によってブロックグループＢＧ1の消去対象ブロックに書き込まれているデータが第１の高使用状態であり削除対象でないと判断された場合に、当該データをブロックグループＢＧ3に対して書き込む。
書き込み部（第６の書き込み部）１３７は、ブロックグループＢＧ2に書き込まれているデータが第３の高使用状態であり削除対象でない場合に、当該データをブロックグループＢＧ3に対して書き込む。例えば、書き込み部１３７は、ブロックグループＢＧ2に書き込まれているデータがプロセッサ２におけるアクセス対象となった場合に、ブロックグループＢＧ2のアクセス対象データを、ブロックグループＢＧ3に対して書き込むとしてもよい。
判断部（第３の判断部）１３２は、ブロックグループＢＧ3が消去条件（第２の消去条件）を満たすか否か判断する。
選択部（第２の選択部）１３３は、ブロックグループＢＧ3が消去条件を満たす場合に、ブロックグループＢＧ3から消去対象ブロック（第２の消去対象エリア）を選択する。
判断部（第４の判断部）１３４は、管理情報６３に基づいて、消去対象ブロックに書き込まれている各データが第２の高使用状態か第２の低使用状態か削除対象かを判断する。
書き込み部（第５の書き込み部）１３５は、ブロックグループＢＧ3の消去対象ブロックに書き込まれているデータが第２の高使用状態であり削除対象でないと判断された場合に、当該データを、ブロックグループＢＧ3の書き込み可能な他のブロックに対して再書き込みする。
消去部（第３の消去部）１３６は、消去対象ブロックに書き込まれている各データがブロックグループＢＧ4に書き込まれたか、ブロックグループＢＧ3に再書き込みされたか、又は、削除対象であるために破棄されてもよい場合に、消去対象ブロックを消去する。
制御部１４は、書き込み部１４１、判断部１４２、選択部１４３、消去部１４４を含む。
書き込み部（第４の書き込み部）１４１は、判断部１３４によってブロックグループＢＧ3の消去対象ブロックに書き込まれているデータが第２の低使用状態であり削除対象でないと判断された場合に、当該データをブロックグループＢＧ4に対して書き込む。
判断部（第６の判断部）１４２は、ブロックグループＢＧ4が消去条件（第４の消去条件）を満たすか否か判断する。
選択部（第４の選択部）１４３は、ブロックグループＢＧ4が消去条件を満たす場合に、ブロックグループＢＧ4から消去対象ブロック（第４の消去対象エリア）を選択する。
消去部（第４の消去部）１４４は、ブロックグループＢＧ4の消去対象ブロックに書き込まれているデータを消去する。
変更部（第１の変更部）１５は、ブロックグループＢＧ2に書き込まれているデータが第３の高使用状態になった場合に、ブロックグループＢＧ1に含まれているブロックの数を増加し、ブロックグループＢＧ3に含まれているブロックの数を減少する。例えば、変更部１５は、ブロックグループＢＧ2に書き込まれているデータがプロセッサ２によるアクセス対象となった場合に、ブロックグループＢＧ1に含まれているブロックの数を増加し、ブロックグループＢＧ3に含まれているブロックの数を減少する。
変更部（第２の変更部）１６は、ブロックグループＢＧ4に書き込まれているデータが第４の高使用状態になった場合に、ブロックグループＢＧ3に含まれているブロックの数を増加し、ブロックグループＢＧ1に含まれているブロックの数を減少する。例えば、変更部１６は、ブロックグループＢＧ4に書き込まれているデータがプロセッサ２によるアクセス対象となった場合に、ブロックグループＢＧ3に含まれているブロックを増加し、ブロックグループＢＧ1に含まれているブロックの数を減少する。
図４は、本実施形態に係る第１のキャッシュ制御の一例を示すフローチャートである。この図４は、ブロックグループＢＧ1にデータが書き込まれてから、ブロックグループＢＧ2又はブロックグループＢＧ3にデータが書き込まれ、ブロックグループＢＧ1の消去対象ブロックが消去される処理を例示している。
ステップＳ４０１において、書き込み部１１１は、ブロックグループＢＧ1に対して、プロセッサ２によってアクセスされたデータを書き込む。
ステップＳ４０２において、判断部１１２は、ブロックグループＢＧ1が消去条件を満たすか否か判断する。
ブロックグループＢＧ1が消去条件を満たさない場合には、処理はステップＳ４０６に移る。
ブロックグループＢＧ1が消去条件を満たす場合には、ステップＳ４０３において、選択部１１３は、ブロックグループＢＧ1から消去対象ブロックを選択する。
ステップＳ４０４において、判断部１１４は、管理情報６１に基づいて、消去対象ブロックに書き込まれている各データが第１の高使用状態か第１の低使用状態か削除対象かを判断する。
データが第１の低使用状態であり削除対象ではない場合には、ステップＳ５０１において、書き込み部１２１は、ブロックグループＢＧ2にデータを書き込む。
データが第１の高使用状態であり削除対象ではない場合には、ステップＳ６０１において、書き込み部１３１は、ブロックグループＢＧ3にデータを書き込む。
ステップＳ４０５において、消去部１１５は、消去対象ブロックに書き込まれている各データがブロックグループＢＧ2又はブロックグループＢＧ3に書き込まれたか、又は、削除対象であるために破棄されてもよい場合に、消去対象ブロックを消去する。
ステップＳ４０６において、キャッシュ制御部９が処理を終了するか否か判断する。
キャッシュ制御部９が処理を終了しない場合に、処理はステップＳ４０１に移る。
キャッシュ制御部９が処理を終了する場合に、処理は終了する。
図５は、本実施形態に係る第２のキャッシュ制御の一例を示すフローチャートである。この図５は、ブロックグループＢＧ2にデータが書き込まれ、ブロックグループＢＧ2の消去対象ブロックが消去される処理を例示している。
ステップＳ５０１において、書き込み部１２１は、上記ステップＳ４０４においてブロックグループＢＧ1の消去対象ブロックに書き込まれているデータが第１の低使用状態であり削除対象ではないと判断された場合に、当該データをブロックグループＢＧ2に対して書き込む。
ステップＳ５０２において、判断部１２２は、ブロックグループＢＧ2が消去条件を満たすか否か判断する。
ブロックグループＢＧ2が消去条件を満たさない場合には、処理はステップＳ５０６に移る。
ブロックグループＢＧ2が消去条件を満たす場合には、ステップＳ５０３において、選択部１２３は、ブロックグループＢＧ2から消去対象ブロックを選択する。
ステップＳ５０４において、判断部１２４は、管理情報６２に基づいて、消去対象ブロックに書き込まれている各データが第３の高使用状態か第３の低使用状態か削除対象かを判断する。
データが第３の低使用状態又は削除対象の場合には、処理はステップＳ５０５に移る。
データが第３の高使用状態であり削除対象ではない場合には、ステップＳ６０１において、書き込み部１３７は、ブロックグループＢＧ3にデータを書き込む。
ステップＳ５０５において、消去部１２５は、ブロックグループＢＧ2の消去対象ブロックに書き込まれているデータを消去する。
ステップＳ５０５において、キャッシュ制御部９が処理を終了するか否か判断する。
キャッシュ制御部９が処理を終了しない場合に、処理はステップＳ５０１に移る。
キャッシュ制御部９が処理を終了する場合に、処理は終了する。
図６は、本実施形態に係る第３のキャッシュ制御の一例を示すフローチャートである。この図６は、ブロックグループＢＧ3にデータが書き込まれてから、ブロックグループＢＧ3のデータが消去されるまでの処理を例示している。
ステップＳ６０１において、書き込み部１３１は、上記ステップＳ４０４においてブロックグループＢＧ1の消去対象ブロックに書き込まれているデータが第１の高使用状態であり削除対象ではないと判断された場合に、当該データをブロックグループＢＧ3に対して書き込む。または、書き込み部１３７は、上記ステップＳ５０４においてブロックグループＢＧ2に書き込まれているデータが第３の高使用状態（例えばプロセッサ２におけるアクセス対象となった）であり削除対象ではないと判断された場合に、ブロックグループＢＧ2の当該データを、ブロックグループＢＧ3に対して書き込む。
ステップＳ６０２において、判断部１３２は、ブロックグループＢＧ3が消去条件を満たすか否か判断する。
ブロックグループＢＧ3が消去条件を満たさない場合には、処理はステップＳ６０７に移る。
ブロックグループＢＧ3が消去条件を満たす場合には、ステップＳ６０３において、選択部１３３は、ブロックグループＢＧ3から消去対象ブロックを選択する。
ステップＳ６０４において、判断部１３４は、管理情報６３に基づいて、消去対象ブロックに書き込まれている各データが第２の高使用状態か第２の低使用状態か削除対象かを判断する。
データが第２の低使用状態であり削除対象ではない場合には、ステップＳ７０１において、書き込み部１４１は、ブロックグループＢＧ4にデータを書き込む。
データが第２の高使用状態であり削除対象ではない場合には、ステップＳ６０５において、書き込み部１３５は、ブロックグループＢＧ3の消去対象ブロックに書き込まれているデータを、ブロックグループＢＧ3の他のブロックに対して再書き込みする。
ステップＳ６０６において、消去部１３６は、消去対象ブロックに書き込まれている各データがブロックグループＢＧ4に書き込まれたか、ブロックグループＢＧ3に再書き込みされたか、又は、削除対象であるために破棄されてもよい場合に、消去対象ブロックを消去する。
ステップＳ６０７において、キャッシュ制御部９が処理を終了するか否か判断する。
キャッシュ制御部９が処理を終了しない場合に、処理はステップＳ６０１に移る。
キャッシュ制御部９が処理を終了する場合に、処理は終了する。
図７は、本実施形態に係る第４のキャッシュ制御の一例を示すフローチャートである。この図７は、ブロックグループＢＧ4にデータが書き込まれ、ブロックグループＢＧ4のデータが消去され処理を例示している。
ステップＳ７０１において、書き込み部１４１は、上記ステップＳ６０４においてブロックグループＢＧ3の消去対象ブロックに書き込まれているデータが第２の低使用状態であり削除対象ではないと判断された場合に、当該データをブロックグループＢＧ4に対して書き込む。
ステップＳ７０２において、判断部１４２は、ブロックグループＢＧ4が消去条件を満たすか否か判断する。
ブロックグループＢＧ4が消去条件を満たさない場合には、処理はステップＳ７０５に移る。
ブロックグループＢＧ4が消去条件を満たす場合には、ステップＳ７０３において、選択部１４３は、ブロックグループＢＧ4から消去対象ブロックを選択する。
ステップＳ７０４において、消去部１４４は、ブロックグループＢＧ4の消去対象ブロックに書き込まれているデータを消去する。
ステップＳ７０５において、キャッシュ制御部９が処理を終了するか否か判断する。
キャッシュ制御部９が処理を終了しない場合に、処理はステップＳ７０１に移る。
キャッシュ制御部９が処理を終了する場合に、処理は終了する。
以上説明した本実施形態に係るブロックグループＢＧ1においては、例えば、まずブロックＢ1,1に対してシーケンシャルにデータが書き込まれ、次に、ブロックＢ1,2に対してシーケンシャルにデータが書き込まれ、その後、ブロックＢ1,3〜Ｂ1,Kに対して同様にデータが書き込まれる。ブロックグループＢＧ1に含まれるブロックＢ1,1〜Ｂ1,Kが所定のデータ量を越えた場合に、ＦＩＦＯにより、最初に書き込みが完了したブロックＢ1,1が消去され、消去されたブロックＢ1,1に対して再びシーケンシャルにデータが書き込まれる。次に、ブロックＢ1,1に対する書き込みが完了すると、ＦＩＦＯにより、ブロックＢ1,2が消去される。そして、消去されたブロックＢ1,2に対して再びシーケンシャルにデータが書き込まれる。以下、同様の制御が繰り返される。
ブロックグループＢＧ1においては、管理情報６１に基づいて、ブロックグループＢＧ1における消去対象ブロックに書き込まれているデータに対するアクセスが例えば第１の回数又は第１の頻度未満か否か判断される。ブロックグループＢＧ1における消去対象ブロックに書き込まれているデータに対するアクセスが第１の回数又は第１の頻度未満の場合、当該データの書き込み先としてブロックグループＢＧ2が選択される。
これに対して、ブロックグループＢＧ1における消去対象ブロックに書き込まれているデータのアクセスが第１の回数又は第１の頻度以上の場合、当該データの書き込み先としてブロックグループＢＧ3が選択される。
また、ブロックグループＢＧ1における消去対象ブロックに書き込まれているデータが削除対象の場合には、当該データは破棄される。
本実施形態に係るブロックグループＢＧ2においては、まず、ブロックグループＢＧ1からの第１の低使用状態のデータが、ブロックＢ2,1に対してシーケンシャルに書き込まれ、次に、ブロックＢ2,2に対してシーケンシャルに書き込まれ、その後、ブロックＢ2,3〜Ｂ2,Lに対して同様に書き込まれる。ブロックグループＢＧ2に含まれるブロックＢ2,1〜Ｂ2,Lが所定のデータ量を越えた場合に、ＦＩＦＯにより、最初に書き込みが完了したブロックＢ2,1が消去され、消去されたブロックＢ2,1に対して再びシーケンシャルにデータが書き込まれる。次に、ブロックＢ2,1に対する書き込みが完了すると、ＦＩＦＯにより、ブロックＢ2,2が消去される。そして、消去されたブロックＢ2,2に対して再びシーケンシャルにデータが書き込まれる。以下、同様の制御が繰り返される。
ブロックグループＢＧ2においては、管理情報６２に基づいて、ブロックグループＢＧ2における消去対象ブロックに書き込まれているデータに対するアクセスが例えば第３の回数又は第３の頻度未満か否か判断される。ブロックグループＢＧ2における消去対象ブロックに書き込まれているデータに対するアクセスが第３の回数又は第３の頻度未満の場合、当該データは消去される。
これに対して、ブロックグループＢＧ2における消去対象ブロックに書き込まれているデータのアクセスが第３の回数又は第３の頻度以上の場合、当該データの書き込み先としてブロックグループＢＧ3が選択される。
また、ブロックグループＢＧ2における消去対象ブロックに書き込まれているデータが削除対象の場合には、当該データは破棄される。
本実施形態に係るブロックグループＢＧ3においては、まず、ブロックグループＢＧ2からの第１の高使用状態のデータ、ブロックグループＢＧ2からの第３の高使用状態のデータ、又は、ブロックグループＢＧ3からの再書き込みデータが、ブロックＢ3,1に対してシーケンシャルに書き込まれ、次に、ブロックＢ3,2に対してシーケンシャルに書き込まれ、その後、ブロックＢ3,3〜B3,Mに対して同様に書き込まれる。ブロックグループＢＧ3に含まれるブロックＢ3,1〜B3,Mが所定のデータ量を越えた場合に、ＦＩＦＯにより、最初に書き込みが完了したブロックＢ3,1が消去され、消去されたブロックＢ3,1に対して再びシーケンシャルにデータが書き込まれる。次に、ブロックＢ3,1に対する書き込みが完了すると、ＦＩＦＯにより、ブロックＢ3,2が消去される。そして、消去されたブロックＢ3,2に対して再びシーケンシャルにデータを書き込まれる。以下、同様の制御が繰り返される。
ブロックグループＢＧ3においては、管理情報６３に基づいて、ブロックグループＢＧ3における消去対象ブロックに書き込まれているデータに対するアクセスが例えば第２の回数又は第２の頻度未満か否か判断される。ブロックグループＢＧ3における消去対象ブロックに書き込まれているデータに対するアクセスが第２の回数又は第２の頻度未満の場合、当該データの書き込み先としてブロックグループＢＧ4が選択される。
これに対して、ブロックグループＢＧ3における消去対象ブロックに書き込まれているデータのアクセスが第２の回数又は第２の頻度以上の場合、当該データはブロックグループＢＧ3に再書き込みされる。
また、ブロックグループＢＧ3における消去対象ブロックに書き込まれているデータが削除対象の場合には、当該データは破棄される。
本実施形態に係るブロックグループＢＧ4においては、まず、ブロックグループＢＧ3からの第２の低使用状態のデータがブロックＢ4,1に対してシーケンシャルに書き込まれ、次に、ブロックＢ4,2に対してシーケンシャルにデータが書き込まれ、その後、ブロックＢ4,3〜B4,Nに対して同様にデータを書き込まれる。ブロックグループＢＧ4に含まれるブロックＢ4,1〜B4,Nが所定のデータ量を越えた場合に、ＦＩＦＯにより、最初に書き込みが完了したブロックＢ4,1が消去され、消去されたブロックＢ4,1に対して再びシーケンシャルにデータが書き込まれる。次に、ブロックＢ4,1に対する書き込みが完了すると、ＦＩＦＯにより、ブロックＢ4,2が消去される。そして、消去されたブロックＢ4,2に対して再びシーケンシャルにデータが書き込まれる。以下、同様の制御が繰り返される。
本実施形態において、制御部１４は、ブロックグループＢＧ4の消去対象ブロックに書き込まれているデータが第５の高使用状態か否か判断してもよい。ブロックグループＢＧ4の消去対象ブロックに書き込まれているデータが第５の高使用状態と判断された場合、制御部１３は、当該データを不揮発性キャッシュメモリ４に維持するために、ブロックグループＢＧ3の書き込み可能な移動先のブロックに対して書き込むとしてもよい。また、この場合に、プロセッサ２は、ブロックグループＢＧ1のサイズを縮小してもよい。
本実施形態においては、４つのブロックグループＢＧ1〜ＢＧ4に基づいてデータが管理される。
例えば、プロセッサ２によって一度アクセスされた第１のデータ（アクセス１回のデータ）は、ブロックグループＢＧ1で管理される。
例えば、ブロックグループＢＧ1の第２データがプロセッサ２によって２回以上アクセスされ、ＦＩＦＯに基づいてブロックグループＢＧ1から追い出される場合に、第２のデータは、ブロックグループＢＧ1からブロックグループＢＧ3に移動される。
なお、本実施形態において、ブロックグループＢＧ1のサイズは、ブロックグループＢＧ3のサイズよりも大きいとする。
例えば、ブロックグループＢＧ1の第３のデータがプロセッサ２によってアクセスされることなくＦＩＦＯに基づいてブロックグループＢＧ1から追い出される場合に、第３のデータは、ブロックグループＢＧ1からブロックグループＢＧ2に移動される。
例えば、ブロックグループＢＧ3の第４のデータがプロセッサ２によってアクセスされることなくＦＩＦＯに基づいてブロックグループＢＧ3から追い出される場合に、第４のデータは、ブロックグループＢＧ3からブロックグループＢＧ4に移動される。
例えば、ブロックグループＢＧ2，ＢＧ4では、データをキャッシュすることに代えて、メタデータをキャッシュするとしてもよい。なお、メタデータとは、データに関連する情報を含む。換言すれば、メタデータとは、データが付随して持つそのデータ自身の抽象度の高い付加的なデータである。
本実施形態において、例えば、第５のデータがブロックグループＢＧ1に格納されると、ブロックグループＢＧ2の第６のデータがＦＩＦＯに基づいて追い出される場合がある。
例えば、ブロックグループＢＧ1の第７のデータがアクセスされ、ＦＩＦＯに基づいてブロックグループＢＧ1から追い出される場合、第７のデータは、ブロックグループＢＧ1からブロックグループＢＧ3に移動される場合があり、ブロックグループＢＧ3の第８のデータは、ＦＩＦＯに基づいてブロックグループＢＧ3からブロックグループＢＧ4に移動される場合があり、ブロックグループＢＧ4の第９のデータは、ＦＩＦＯに基づいてブロックグループＢＧ4から追い出される場合がある。
例えば、ブロックグループＢＧ2の第１０のデータがアクセスされた場合、ブロックグループＢＧ1のサイズが増加される。ブロックグループＢＧ1のサイズが増加された場合、ＦＩＦＯに基づいてブロックグループＢＧ3の第１１のデータがブロックグループＢＧ4へ移動される。
例えば、ブロックグループＢＧ4の第１２のデータがアクセスされ、ＦＩＦＯに基づいてブロックグループＢＧ4から追い出される場合、第１２のデータは、ブロックグループＢＧ3へ移動され、ブロックグループＢＧ1のサイズが縮小される。
以上説明した本実施形態においては、ブロック単位でデータを維持するか判断する維持判断を行い、維持するブロックのデータを移動先のブロックに書き込む移動書き込みを行い、不揮発性キャッシュメモリ４に書き込まされているデータの消去がブロック単位で実行される。
本実施形態においては、実効キャッシュ容量を増すことができ、不揮発性キャッシュメモリ４のヒット率を上げることができ、情報処理装置１７の速度を高速化することができる。
本実施形態においては、不揮発性キャッシュメモリ４に対するガベージコレクションを行わなくても性能低下を抑制することができる。そして、ガベージコレクションを実行しないでよい分だけ、不揮発性キャッシュメモリ４に対する書き込み回数を減らすことができ、不揮発性キャッシュメモリ４を長寿命化することができる。さらに、ガベージコレクションを実行しなくてもよいため、不揮発性キャッシュメモリ４に予備領域を確保する必要がなく、キャッシュメモリとして利用可能なデータ容量を多くすることができ、使用効率を向上させることができる。
例えば、不揮発性メモリをキャッシュメモリとして用いるが、ブロックの境界とは無関係にデータを破棄する場合には、不揮発性メモリのブロックの有効データを他のブロックに移動するガベージコレクションが頻繁に発生する場合がある。これに対して、本実施形態においては、不揮発性キャッシュメモリ４でガベージコレクションを実行する必要がない。このため、上述のように、本実施形態では、不揮発性キャッシュメモリ４を長寿命化することができる。
［第３の実施形態］
本実施形態においては、上記第１及び第２の実施形態で説明した情報処理装置１７とＳＳＤ５とを含む情報処理システム３５の詳細構成について説明する。
図８は、本実施形態に係る情報処理システム３５の詳細構成の一例を示すブロック図である。
情報処理システム３５は、情報処理装置１７とメモリシステム３７とを含む。
上記第１及び第２の実施形態に係るＳＳＤ５は、メモリシステム３７に対応する。
ＳＳＤ５のプロセッサ２２は、ＣＰＵ４３Ｂに対応する。
アドレス変換情報３２は、ＬＵＴ（Look Up Table）４５に対応する。
メモリ２３は、ＤＲＡＭ４７に対応する。
情報処理装置１７は、ホスト装置として機能する。
メモリシステム３７のコントローラ３６は、フロントエンド４Ｆと、バックエンド４Ｂとを備える。
フロントエンド（ホスト通信部）４Ｆは、ホストインタフェース４１、ホストインタフェースコントローラ４２、暗号化／復号化部（Advanced Encryption Standard (AES)）４４、及びＣＰＵ４３Ｆを備える。
ホストインタフェース４１は、情報処理装置１７との間で、要求（書き込みコマンド、読み出しコマンド、消去コマンドなど）、ＬＢＡ及びデータなどを通信する。
ホストインタフェースコントローラ（制御部）４２は、ＣＰＵ４３Ｆの制御に基づいて、上記ホストインタフェース４１の通信を制御する。
暗号化／復号化部４４は、データ書き込み動作において、ホストインタフェースコントローラ４２から送信される書き込みデータ（平文）を暗号化する。暗号化／復号化部４４は、データ読み出し動作において、バックエンド４ＢのリードバッファＲＢから送信される暗号化された読み出しデータを復号化する。なお、この暗号化／復号化部４４を介さずに、書き込みデータ及び読み出しデータを送信することも、必要に応じて可能である。
ＣＰＵ４３Ｆは、フロントエンド４Ｆの上記各構成４１，４２，４４を制御し、フロントエンド４Ｆの全体の動作を制御する。
バックエンド（メモリ通信部）４Ｂは、ライトバッファＷＢ、リードバッファＲＢ、ＬＵＴ４５、ＤＤＲＣ４６、ＤＲＡＭ４７、ＤＭＡＣ４８、ＥＣＣ４９、ランダマイザＲＺ、ＮＡＮＤＣ５０、及びＣＰＵ４３Ｂを備える。
ライトバッファ（ライトデータ転送部）ＷＢは、情報処理装置１７から送信された書き込みデータを一時的に格納する。具体的には、ライトバッファＷＢは、当該書き込みデータが不揮発性メモリ２４に適した所定のデータサイズになるまで、一時的にデータを格納する。
リードバッファ（リードデータ転送部）ＲＢは、不揮発性メモリ２４から読み出された読み出しデータを一時的に格納する。具体的には、リードバッファＲＢにおいて、読み出しデータは、情報処理装置１７に適した順序（情報処理装置１７が指定した論理アドレスＬＢＡの順序）になるように並び替えられる。
ＬＵＴ４５は、論理アドレスＬＢＡを物理アドレスＰＢＡに変換するためのデータである。
ＤＤＲＣ４６は、ＤＲＡＭ４７におけるＤＤＲ（Double Data Rate）を制御する。
ＤＲＡＭ４７は、例えば、ＬＵＴ４５を格納する揮発性のメモリである。
ＤＭＡＣ（Direct Memory Access Controller）４８は、内部バスＩＢを介して、書き込みデータや読み出しデータなどを転送する。図８においては１つのＤＭＡＣ４８が図示されているが、コントローラ３６は、２以上のＤＭＡＣ４８を備えるとしてもよい。ＤＭＡＣ４８は、必要に応じて、コントローラ３６内の様々な位置に設定される。
ＥＣＣ（誤り訂正部）４９は、ライトバッファＷＢから送信される書き込みデータにＥＣＣ（Error Correcting Code）を付加する。ＥＣＣ４９は、リードバッファＲＢに送信する際に、付加したＥＣＣを用いて、不揮発性メモリ２４から読み出した読み出しデータを必要に応じて訂正する。
ランダマイザＲＺ（又はスクランブラ）は、データ書き込み動作の際に、書き込みデータが不揮発性メモリ２４の特定のページ又はワード線方向などに偏らないように、書き込みデータを分散させる。このように、書き込みデータを分散させることで、書き込み回数を平準化でき、不揮発性メモリ２４のメモリセルＭＣのセル寿命を長期化できる。そのため、不揮発性メモリ２４の信頼性を向上できる。また、データ読み出し動作の際に、不揮発性メモリ２４から読み出された読み出しデータはランダマイザＲＺを通過する。
ＮＡＮＤＣ（NAND Controller）５０は、所定の速度の要求を満たすため、複数のチャンネル（ここでは、４つのチャンネルＣＨ０〜ＣＨ３）を用いて、並列に不揮発性メモリ２４にアクセスする。
ＣＰＵ４３Ｂは、バックエンド４Ｂの上記各構成（４５〜５０，ＲＺ）を制御し、バックエンド４Ｂの全体の動作を制御する。
なお、コントローラ３６の構成は例示であり、この構成に限定されることはない。
図９は、本実施形態に係るストレージシステムの一例を示す斜視図である。
ストレージシステム１００は、ＳＳＤとしてのメモリシステム３７を備える。
メモリシステム３７は、例えば比較的小型のモジュールであり、その外形寸法の一例は、２０ｍｍ×３０ｍｍ程度である。なお、メモリシステム３７の大きさ及び寸法は、これに限られるものではなく、種々の大きさのものに適宜変更可能である。
また、メモリシステム３７は、例えば、企業（エンタープライズ）で運用されるデータセンター又はクラウドコンピューティングシステムにおいて、サーバのような情報処理装置１７に装着されて使用可能である。そのため、メモリシステム３７は、エンタープライズ用ＳＳＤ（ｅＳＳＤ）であってもよい。
メモリシステム３７は、例えば上方に開口した複数のコネクタ（例えばスロット）３８を備える。各コネクタ３８は、例えばＳＡＳ（Serial Attached SCSI）コネクタ等である。このＳＡＳコネクタによれば、６GbpsのDual Portにより、情報処理装置１７と各メモリシステム３７とが互いに高速通信を行うことが可能である。なお、これに限られず、各コネクタ３８は、例えば、ＰＣＩｅ（PCI Express）又はＮＶＭｅ（NVM Express）等であってもよい。
複数のメモリシステム３７は、情報処理装置１７のコネクタ３８にそれぞれ装着され、略垂直方向に起立した姿勢で互いに並べて支持される。このような構成によれば、複数のメモリシステム３７をコンパクトに纏めて実装可能であり、メモリシステム３７の小型化を図ることができる。さらに、本実施形態に係るメモリシステム３７の各形状は、２．５型のＳＦＦ（Small Form Factor)である。このような形状により、メモリシステム３７は、エンタープライズ用ＨＤＤ（ｅＨＤＤ）と互換形状（コンパチ形状）を図ることができ、ｅＨＤＤとの容易なシステム互換性を実現することができる。
なお、メモリシステム３７は、エンタープライズ用に限られない。例えば、メモリシステム３７は、ノートブック型ポータブルコンピュータ又はタブレット型端末のようなコンシューマ用の電子機器の記憶媒体としても適用可能である。
以上説明したように、本実施形態で説明した構成を持つ情報処理システム３５及びストレージシステム１００においては、大容量の記憶に、上記第２の実施形態と同様の効果を得ることができる。
本実施形態に係るメモリシステム３７の構成は、上記第１の実施形態に係る情報処理装置１７に適用されてもよい。例えば、上記第１の実施形態のプロセッサ２は、ＣＰＵ４３Ｂに対応するとしてもよい。アドレス変換情報７は、ＬＵＴ４５に対応するとしてもよい。メモリ３は、ＤＲＡＭ４７に対応するとしてもよい。不揮発性キャッシュメモリ４は、不揮発性メモリ２４に対応するとしてもよい。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
２、２２…プロセッサ、３、２３…メモリ、４…不揮発性キャッシュメモリ、５…ＳＳＤ、６１〜６４…管理情報、７、３２…アドレス変換情報、８、２５…アドレス変換部、９…キャッシュ制御部、１０…生成部、１１〜１４…制御部、１５、１６…変更部、１７…情報処理装置、１８、２１、２９…送信部、１９、３０…受信部、２０、２６、１１１、１２１、１３１、１３５、１３７、１４１…書き込み部、２４…不揮発性メモリ、２７…有効／無効生成部、２８、１１３、１２３、１３３、１４３…選択部、３１…ガベージコレクション部、３３…有効／無効情報、３４…削除情報、３５…情報処理システム、３６…コントローラ、３７…メモリシステム、３８…コネクタ、４Ｆ…フロントエンド、４Ｂ…バックエンド、４１…ホストインタフェース、４２…ホストインタフェースコントローラ、４３Ｂ、４３Ｆ…ＣＰＵ、４４…暗号化／復号化部、４５…ＬＵＴ、４６…ＤＤＲＣ、４７…ＤＲＡＭ、４８…ＤＭＡＣ、４９…ＥＣＣ、５０…ＮＡＮＤＣ、１００…ストレージシステム、１１２、１１４、１２２、１２４、１３２、１３４、１４２…判断部、１１５、１２５、１３６、１４４…消去部、ＢＧ1〜ＢＧ4…ブロックグループ、ＷＢ…ライトバッファ、ＲＢ…リードバッファ、ＲＺ…ランダマイザ。

Claims (10)

  1. 第１のメモリと
    前記第１のメモリと、不揮発性の第２のメモリを備えるメモリ装置とを制御するプロセッサと、
    を具備し、
    前記プロセッサは、
    前記メモリ装置から、当該メモリ装置によって選択された前記第２のメモリのガベージコレクション対象エリアに書き込まれているデータのうちの有効データを示すエリア情報を受信し、
    前記エリア情報で示される前記有効データのうち、削除対象データであり、かつ、前記第１のメモリに書き込まれていないデータを示す削除情報を生成し、
    前記削除情報を、前記メモリ装置に送信する、
    情報処理装置。
  2. 前記プロセッサは、
    前記エリア情報で示される前記有効データの中から、前記削除対象データを除外して削除対象ではないデータを選択し、
    選択された前記削除対象ではないデータを前記第１のメモリへ書き込む、
    請求項１の情報処理装置。
  3. 前記第１のメモリは、キャッシュメモリである、
    請求項１又は請求項２の情報処理装置。
  4. 前記第１のメモリは、不揮発性である、
    請求項３の情報処理装置。
  5. 前記プロセッサは、
    前記第１のメモリに書き込まれているデータが削除対象か否かを示す第１の情報を管理し、
    前記第１のメモリに書き込まれているデータのうち前記第１の情報が削除対象であることを示すデータを、前記第１のメモリから消去する、
    請求項１乃至請求項４のいずれか１項の情報処理装置。
  6. 前記プロセッサは、
    前記第１のメモリに書き込まれているデータに関する有効又は無効を示す第２の情報を管理し、
    前記第２の情報が無効であることを示すデータの数に基づいて、前記第１のメモリに含まれる複数の消去単位エリアの中から消去対象エリアを選択し、前記消去対象エリアに書き込まれているデータのうち前記第１の情報が削除対象でないことを示す移動対象データを前記消去対象エリアから前記第１のメモリの他のエリアへ移動させ、前記消去対象エリアを消去する、
    請求項５の情報処理装置。
  7. 前記プロセッサは、
    前記第１のメモリに書き込まれているデータの使用状態を示す第３の情報を管理し、
    前記第３の情報に基づいて、前記移動対象データの移動先となる前記他のエリアを選択する、
    請求項６の情報処理装置。
  8. 前記プロセッサは、
    前記メモリ装置において前記消去対象エリアが選択された後、前記メモリ装置から前記エリア情報を受信し、前記メモリ装置においてガベージコレクションが実行される前に、前記削除情報を前記メモリ装置へ送信する、
    請求項６又は請求項７の情報処理装置。
  9. 前記エリア情報は、前記メモリ装置の前記第２のメモリにおける複数の消去単位エリアの識別情報と、前記第２のメモリにおける前記複数の消去単位エリアに書き込まれているデータの識別情報とを関連付けた情報を含む、
    請求項１乃至請求項８のいずれか１項の情報処理装置。
  10. 第１のメモリと、不揮発性の第２のメモリを備えるメモリ装置とを制御するコンピュータを、
    前記メモリ装置から、当該メモリ装置によって選択された前記第２のメモリのガベージコレクション対象エリアに書き込まれているデータのうちの有効データを示すエリア情報を受信する受信部と、
    前記エリア情報で示される前記有効データのうち、削除対象データであり、かつ、前記第１のメモリに書き込まれていないデータを示す削除情報を生成し、前記削除情報を、前記メモリ装置に送信する削除送信部と、
    して機能させるためのプログラム。
JP2015038999A 2014-12-29 2015-02-27 情報処理装置及びプログラム Active JP6378111B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
US14/656,524 US10331551B2 (en) 2014-12-29 2015-03-12 Information processing device and non-transitory computer readable recording medium for excluding data from garbage collection
TW104114945A TW201624491A (zh) 2014-12-29 2015-05-11 資訊處理裝置及非暫態電腦可讀取記錄媒體
CN201510239405.5A CN106201326B (zh) 2014-12-29 2015-05-12 信息处理装置

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201462097538P 2014-12-29 2014-12-29
US62/097,538 2014-12-29

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2018138737A Division JP6689325B2 (ja) 2014-12-29 2018-07-24 メモリ装置の制御方法

Publications (2)

Publication Number Publication Date
JP2016126739A JP2016126739A (ja) 2016-07-11
JP6378111B2 true JP6378111B2 (ja) 2018-08-22

Family

ID=56359601

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2015038999A Active JP6378111B2 (ja) 2014-12-29 2015-02-27 情報処理装置及びプログラム
JP2018138737A Active JP6689325B2 (ja) 2014-12-29 2018-07-24 メモリ装置の制御方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2018138737A Active JP6689325B2 (ja) 2014-12-29 2018-07-24 メモリ装置の制御方法

Country Status (3)

Country Link
JP (2) JP6378111B2 (ja)
CN (1) CN106201326B (ja)
TW (1) TW201624491A (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI639918B (zh) 2017-05-11 2018-11-01 慧榮科技股份有限公司 資料儲存裝置以及其操作方法
TWI649652B (zh) * 2017-12-29 2019-02-01 國科美國研究實驗室 Fast and safe data storage device and method

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100823171B1 (ko) * 2007-02-01 2008-04-18 삼성전자주식회사 파티션된 플래시 변환 계층을 갖는 컴퓨터 시스템 및플래시 변환 계층의 파티션 방법
US8977805B2 (en) * 2009-03-25 2015-03-10 Apple Inc. Host-assisted compaction of memory blocks
JP5066199B2 (ja) * 2010-02-12 2012-11-07 株式会社東芝 半導体記憶装置
JP2012123499A (ja) * 2010-12-07 2012-06-28 Toshiba Corp メモリシステム
JP5687648B2 (ja) * 2012-03-15 2015-03-18 株式会社東芝 半導体記憶装置およびプログラム
JP5976939B2 (ja) * 2012-08-23 2016-08-24 アップル インコーポレイテッド ホスト支援型メモリブロックコンパクション
US9652376B2 (en) * 2013-01-28 2017-05-16 Radian Memory Systems, Inc. Cooperative flash memory control
KR20140128824A (ko) * 2013-04-29 2014-11-06 삼성전자주식회사 속성 데이터를 이용한 데이터 관리 방법
CN103744615A (zh) * 2013-12-17 2014-04-23 记忆科技(深圳)有限公司 一种动态补偿接收器及动态补偿接收方法

Also Published As

Publication number Publication date
JP6689325B2 (ja) 2020-04-28
CN106201326A (zh) 2016-12-07
CN106201326B (zh) 2019-12-10
JP2016126739A (ja) 2016-07-11
TW201624491A (zh) 2016-07-01
JP2018195333A (ja) 2018-12-06

Similar Documents

Publication Publication Date Title
US11893238B2 (en) Method of controlling nonvolatile semiconductor memory
JP7030942B2 (ja) メモリ装置及びその制御方法
US9063862B2 (en) Expandable data cache
US11726906B2 (en) Memory device and non-transitory computer readable recording medium
US11200178B2 (en) Apparatus and method for transmitting map data in memory system
KR20200100955A (ko) 메모리 시스템의 맵 데이터 관리 방법 및 장치
JP6595654B2 (ja) 情報処理装置
JP6689325B2 (ja) メモリ装置の制御方法
CN111290975A (zh) 使用统一缓存处理读命令与预读命令的方法及其存储设备
US10474569B2 (en) Information processing device including nonvolatile cache memory and processor
US10331551B2 (en) Information processing device and non-transitory computer readable recording medium for excluding data from garbage collection
KR20200119059A (ko) 메모리 시스템 및 그것의 동작방법
US11941246B2 (en) Memory system, data processing system including the same, and operating method thereof
JP6276208B2 (ja) メモリシステム及びプログラム

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170224

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20170531

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20171113

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20171219

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180216

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180626

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180726

R150 Certificate of patent or registration of utility model

Ref document number: 6378111

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350