JP2022137811A - 情報処理システム、ストレージデバイスおよびホスト - Google Patents

情報処理システム、ストレージデバイスおよびホスト Download PDF

Info

Publication number
JP2022137811A
JP2022137811A JP2021037486A JP2021037486A JP2022137811A JP 2022137811 A JP2022137811 A JP 2022137811A JP 2021037486 A JP2021037486 A JP 2021037486A JP 2021037486 A JP2021037486 A JP 2021037486A JP 2022137811 A JP2022137811 A JP 2022137811A
Authority
JP
Japan
Prior art keywords
data
size
host
storage device
upiu
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2021037486A
Other languages
English (en)
Inventor
麻塔 松浦
Mato Matsuura
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kioxia Corp
Original Assignee
Kioxia Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kioxia Corp filed Critical Kioxia Corp
Priority to JP2021037486A priority Critical patent/JP2022137811A/ja
Priority to US17/409,950 priority patent/US11645149B2/en
Publication of JP2022137811A publication Critical patent/JP2022137811A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1068—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices in sector programmable memories, e.g. flash disk
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1004—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's to protect a block of data words, e.g. CRC or checksum
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0766—Error or fault reporting or storing
    • G06F11/0772—Means for error signaling, e.g. using interrupts, exception flags, dedicated error registers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1048—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices using arrangements adapted for a specific error detection or correction feature
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0877—Cache access modes
    • G06F12/0882—Page mode
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0614—Improving the reliability of storage systems
    • G06F3/0619—Improving the reliability of storage systems in relation to data integrity, e.g. data losses, bit errors
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7209—Validity control, e.g. using flags, time stamps or sequence numbers

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Quality & Reliability (AREA)
  • Human Computer Interaction (AREA)
  • Computer Security & Cryptography (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Detection And Correction Of Errors (AREA)

Abstract

【課題】書き込み効率の悪化を防ぎつつ、データの伝送経路全体についてデータを保護することができる情報処理システムを提供する。【解決手段】実施形態によれば、情報処理システムは、ホストと、不揮発性メモリを有するストレージデバイスとが接続される。不揮発性メモリに含まれる複数のページのそれぞれは、第１サイズのデータエリアと第１サイズよりも小さい冗長エリアとを含む。ホストは、書き込みデータの誤り検出コードを第１サイズ毎に生成し、第１サイズの書き込みデータと誤り検出コードとの組みを１以上含む第１サイズの倍数と異なるサイズの転送データをストレージデバイスへ送信する。ストレージデバイスは、ホストから受信した転送データに含まれる第１サイズの書き込みデータを不揮発性メモリのいずれかのページのデータエリアに格納し、かつ、転送データに含まれる誤り検出コードを同一ページの冗長エリアに格納する。【選択図】図１

Description

本発明の実施形態は、情報処理システム、ストレージデバイスおよびホストに関する。
近年、ＳＳＤ（solid state drive）やＨＤＤ（hard disk drive）などのストレージデバイスが普及している。ストレージデバイスは、ＰＣ（personal computer）やサーバなどの情報処理装置のストレージとして利用されている。情報処理装置とストレージデバイスとが接続される情報処理システムにおいて、情報処理装置は、ホストと称される。
たとえばＵＦＳ（universal flash storage）仕様に準拠するＳＳＤでは、ホストとＳＳＤとの間については、ＵＦＳ仕様に準拠する通信プロトコル上のＣＲＣ（cyclic redundancy check）によってデータが保護されている。また、ＳＳＤ内のＮＡＮＤ型のフラッシュメモリ（ＮＡＮＤメモリ）と当該ＮＡＮＤメモリを制御するコントローラとの間については、コントローラが生成するＥＣＣ（error correcting code）によってデータが保護されている。しかし、ＮＡＮＤメモリへのデータの書き込み時やＮＡＮＤメモリからのデータの読み出し時などにおいてコントローラへ入力されてからコントローラから出力されるまでの間については、データは保護されていない。つまり、コントローラ内部を経由しているデータの保護は図られていない。従って、コントローラ内部の故障によってデータにエラーが生じても、そのエラーを検知することが難しい。
国際公開第２０１５／０７５８３７号
本発明の１つの実施形態は、書き込み効率の悪化を防ぎつつ、データの伝送経路全体についてデータを保護することができる情報処理システム、ストレージデバイスおよびホストを提供する。
実施形態によれば、情報処理システムは、ホストと、不揮発性メモリを有するストレージデバイスとが接続される。不揮発性メモリは、複数のページを含む。複数のページのそれぞれは、第１サイズのデータエリアと第１サイズよりも小さい冗長エリアとを含む。ホストは、ストレージデバイスにデータを書き込む場合、書き込みデータの誤り検出コードまたは誤り訂正コードを第１サイズ毎に生成し、第１サイズの書き込みデータと誤り検出コードまたは誤り訂正コードとの組みを１以上含む第１サイズの倍数と異なるサイズの転送データをストレージデバイスへ送信する。ストレージデバイスは、ホストから受信した転送データに含まれる第１サイズの書き込みデータを不揮発性メモリのいずれかのページのデータエリアに格納し、かつ、転送データに含まれる誤り検出コードまたは誤り訂正コードを同一ページの冗長エリアに格納する。
実施形態の情報処理システムの一構成例を示す図 実施形態の情報処理システムにおいてホストからストレージデバイス内のＮＡＮＤメモリまで一貫したＥＤＣをデータに付加する利点を説明するための図 実施形態の情報処理システムにおけるデータに付加するＥＤＣの格納方法を説明するための図 ＵＦＳ仕様に準拠する通信プロトコルでの通信時のデバイス内におけるデータの流れを説明するための図 ＵＦＳ仕様に準拠する通信プロトコルでの通信時のデバイス間におけるデータの流れを説明するための図 ＳＣＳＩコマンドとＵＰＩＵとの関係を示す図 実施形態の情報処理システムのＣＯＭＭＡＮＤ ＵＰＩＵに関するホストのＵＦＳ層の独自の動作を説明するための図 実施形態の情報処理システムのＲＴＴ ＵＰＩＵに関するストレージシステムのＵＦＳ層の独自の動作を説明するための図 実施形態の情報処理システムのＤＡＴＡ ＯＵＴ ＵＰＩＵに関するホストのＵＦＳ層の独自の動作を説明するための図 実施形態の情報処理システムのＤＡＴＡ ＩＮ ＵＰＩＵに関するホストのＵＦＳ層の独自の動作を説明するための図 実施形態の情報処理システムのＣＯＭＭＡＮＤ ＵＰＩＵに関するストレージシステムのＵＦＳ層の独自の動作を説明するための図 実施形態の情報処理システムのＤＡＴＡ ＯＵＴ ＵＰＩＵに関するストレージシステムのＵＦＳ層の独自の動作を説明するための図 実施形態の情報処理システムにおいて実行し得るデータおよびＥＤＣのＮＡＮＤメモリへの第１の格納方法を説明するための図 実施形態の情報処理システムにおいて実行し得るデータおよびＥＤＣのＮＡＮＤメモリへの第２の格納方法を説明するための図 実施形態の情報処理システムのＣＯＭＭＡＮＤ ＵＰＩＵに関するストレージシステムのＵＦＳ層の独自の動作をさらに説明するための図 実施形態の情報処理システムにおいて実行し得るＮＡＮＤメモリからのデータおよびＥＤＣの第１の読み出し方法を説明するための図 実施形態の情報処理システムにおいて実行し得るＮＡＮＤメモリからのデータおよびＥＤＣの第２の読み出し方法を説明するための図 実施形態の情報処理システムのＤＡＴＡ ＩＮ ＵＰＩＵに関するストレージシステムのＵＦＳ層の独自の動作を説明するための図 実施形態の情報処理システムのデータの書き込み時におけるホストの動作手順を示すフローチャート 実施形態の情報処理システムのデータの書き込み時におけるストレージデバイスの動作手順を示す第１のフローチャート 実施形態の情報処理システムのデータの書き込み時におけるストレージデバイスの動作手順を示す第２のフローチャート 実施形態の情報処理システムのデータの書き込み時におけるストレージデバイスの動作手順を示す第３のフローチャート 実施形態の情報処理システムのデータの読み出し時におけるホストの動作手順を示すフローチャート 実施形態の情報処理システムのデータの読み出し時におけるストレージデバイスの動作手順を示す第１のフローチャート 実施形態の情報処理システムのデータの読み出し時におけるストレージデバイスの動作手順を示す第２のフローチャート
以下、実施の形態について、図面を参照して説明する。
前述したように、たとえばＳＳＤでは、ＮＡＮＤメモリへのデータの書き込み時やＮＡＮＤメモリからのデータの読み出し時などにおいてコントローラへ入力されてからコントローラから出力されるまでの間については、データは保護されていない。つまり、コントローラ内部を経由しているデータの保護は図られていない。従って、コントローラ内部の故障によってデータにエラーが生じても、そのエラーを検知することが難しい。
仮に、コントローラ内部の故障によるデータのエラーを検知する機能をＳＳＤに搭載することとした場合、コストアップや応答時間の増加などを生じさせてしまう。
また、ホストからＳＳＤ内のＮＡＮＤメモリまで一貫したＥＤＣ（error detection code）またはＥＣＣをデータに付加することで、コントローラ内部を含むデータの伝送経路全体についてデータを保護することとした場合、ＥＤＣまたはＥＣＣを単純にデータに付加したのでは、ＳＳＤの書き込み効率を悪化させてしまう。
また、ホストが発行するコマンドのデータサイズに関する規定によれば、規定サイズのデータにＥＤＣまたはＥＣＣを付加し、規定外のサイズとすると、ホストとＳＳＤとの間で単純には送受信することができない。
本実施形態は、書き込み効率の悪化を防ぎつつ、データの伝送経路全体についてデータを保護することができる情報処理システムに関する。
図１は、本実施形態の情報処理システム１００の一構成例を示す図である。情報処理システム１００は、ストレージデバイス１と、ホスト２と、ストレージデバイス１とホスト２とを接続するインターフェース３とを含む。インターフェース３は、たとえばＵＦＳ仕様に準拠する。ストレージデバイス１とホスト２とは、たとえばＵｎｉＰｒｏTM仕様に準拠する通信プロトコルで通信する。ホスト２は、ＳＣＳＩ（small computer system interface）仕様に準拠したフォーマットのＳＣＳＩコマンドを、ＵＦＳ仕様に準拠するフォーマットのパケットであるＵＰＩＵ（UFS protocol information unit）に格納してストレージデバイス１に送信する。ストレージデバイス１は、ホスト２からＵＰＩＵを受信し、ＵＰＩＵに格納されているＳＣＳＩコマンドを取り出して、ＳＣＳＩコマンドに応じた処理を実行する。
ストレージデバイス１は、たとえば、ＵＦＳ仕様に準拠するＳＳＤとして実現され得る。ストレージデバイス１は、コントローラ１０と、ＮＡＮＤ型フラッシュメモリ（ＮＡＮＤメモリ）２０とを有する。
コントローラ１０は、たとえばＳｏＣ（system on a chip）として構成される。コントローラ１０は、ホスト２が発行するコマンド（ＳＣＳＩコマンド）に応じて、ホスト２から送信されてくるデータのＮＡＮＤメモリ２０への書き込み処理や、ホスト２が要求するデータのＮＡＮＤメモリ２０からの読み出し処理などを実行する。
コントローラ１０は、ホストインターフェース１１、ロジック回路１２、ＲＡＭ１３、ＥＣＣ回路１４およびＮＡＮＤインターフェース１５を有する。
ホストインターフェース１１は、インターフェース３を介したホスト２との通信を制御する。ホストインターフェース１１は、ＵＦＳ層１１１を有する。ＵＦＳ層１１１は、ホスト２側のＵＦＳ層２２１との間でＵＰＩＵを送受信する。ＵＦＳ層１１１は、ホスト２側のＵＦＳ層２２１との間で送受信されるＵＰＩＵをＣＲＣによって検査する機能を有している。たとえばホスト２のＵＦＳ層２２１からストレージデバイス１のＵＦＳ層１１１への転送中にＵＰＩＵに格納されているデータにエラーが発生した場合、このエラーは、ＵＦＳ層１１１によって検知される。また、ＵＦＳ層１１１は、ホスト２のＵＦＳ層２２１へ送信するＵＰＩＵに対して、ホスト２のＵＦＳ層２２１が当該ＵＰＩＵを検査するためのＣＲＣを生成して付加する。
ロジック回路１２は、ストレージデバイス１の動作を統合的に制御する。具体的には、ロジック回路１２は、ホストインターフェース１１、ＲＡＭ１３、ＥＣＣ回路１４およびＮＡＮＤインターフェース１５を制御する。ロジック回路１２は、ＮＡＮＤメモリ２０へのデータの書き込み処理およびＮＡＮＤメモリ２０からのデータの読み出し処理とを実行するＷ（ライト）／Ｒ（リード）処理部１２１を有する。ホストインターフェース１１を介してホスト２からのライトコマンドを受信した場合、Ｗ／Ｒ処理部１２１は、ＲＡＭ１３をバッファとして、ホスト２から送信されてくるデータを受信する。Ｗ／Ｒ処理部１２１は、このデータを保護するためのＥＣＣの生成をＥＣＣ回路１４に指示し、生成されたＥＣＣをホスト２からのデータに対応づけて、ＮＡＮＤインターフェース１５を介してＮＡＮＤメモリ２０に書き込む。ホストインターフェース１１を介してホスト２からのリードコマンドを受信した場合、Ｗ／Ｒ処理部１２１は、ホスト２から要求されたデータをＥＣＣと共にＮＡＮＤインターフェース１５を介してＮＡＮＤメモリ２０から読み出す。読み出したデータは、ＲＡＭ１３に一時的に格納される。Ｗ／Ｒ処理部１２１は、ＥＣＣ回路１４に対して、ＮＡＮＤメモリ２０から読み出されてＲＡＭ１３に格納されたデータについてＥＣＣによる検査を行うことを指示する。Ｗ／Ｒ処理部１２１は、データが正しいことがＥＣＣ回路１４から通知された場合、ホストインターフェース１１を介して当該データをホスト２へ送信する。換言すれば、ＮＡＮＤメモリ２０からのデータの読み出し時、ＥＣＣによる検査によって、Ｗ／Ｒ処理部１２１は、データのエラーを検出する。ＮＡＮＤメモリ２０へのデータの書き込み時にエラーが発生した場合は、ＮＡＮＤメモリ２０からステータスエラーが出力される。これにより、Ｗ／Ｒ処理部１２１は、エラーの発生を検知する。
Ｗ／Ｒ処理部１２１は、たとえばロジック回路１２内のプロセッサ（不図示）がプログラムを実行することによって実現される。あるいは、Ｗ／Ｒ処理部１２１は、電気回路などのハードウェアとして実現されてもよい。
このように、ホスト２とストレージデバイス１との間においては、通信プロトコル上のＣＲＣによってデータが保護される。また、ストレージデバイス１内のコントローラ１０とＮＡＮＤメモリ２０との間においては、ＥＣＣ回路１４によって生成されるＥＣＣによってデータが保護される。本実施形態の情報処理システム１００は、ストレージデバイス１のコントローラ１０内で発生したデータのエラーを検知することができるようにした。より詳しくは、ストレージデバイス１の書き込み効率の悪化を防ぎつつ、データの伝送経路全体についてデータを保護することができる仕組みを実現した。つまり、ストレージデバイス１の書き込み効率を悪化させることなく、ホスト２の処理によって、ストレージデバイス１へ書き込むデータ１０１に対してＥＤＣ１０２を付加し、ホスト２からストレージデバイス１内のＮＡＮＤメモリ２０まで一貫したＥＤＣ１０２を付加することができる仕組みを実現した。そのために、本実施形態の情報処理システム１００においては、ホスト２のＵＦＳ層２２１と、ストレージデバイス１のＵＦＳ層１１１およびＷ／Ｒ処理部１２１とが、独自の動作を行う。この点については後述する。なお、図１には、ＥＤＣ１０２を例示しているが、ＥＤＣに代えてＥＣＣとしてもよい。また、図１におけるＣＲＣ１０３およびＥＣＣ１０４は、データ１０１＋ＥＤＣ１０２を保護するものである。ＥＤＣ１０２は、たとえばホスト２においてＳＣＳＩ層（不図示）からＳＣＳＩコマンドを受け取るＵＦＳ層２２１にて生成される。ホスト２のＵＦＳ層２２１は、ストレージデバイス１から読み出したデータ１０１のＥＤＣ１０２による検査も実施する。
ＲＡＭ１３は、たとえばＳＲＡＭである。なお、前述した、データを一時的に格納するバッファとしての役割は、コントローラ１０の外部にＤＲＡＭを設け、当該ＤＲＡＭへ移転させてもよい。
ＥＣＣ回路１４は、ロジック回路１２のＷ／Ｒ処理部１２１の指示に従い、ＮＡＮＤメモリ２０へ書き込まれるデータ（データ１０１＋ＥＤＣ１０２）のＥＣＣを生成し、または、ＮＡＮＤメモリ２０から読み出されたデータが正しいことを、当該データと共にＮＡＮＤメモリ２０から読み出されたＥＣＣによって検査する。
ＮＡＮＤインターフェース１５は、ＮＡＮＤメモリ２０との間のデータの送受信を制御する。
ホスト２は、たとえば車体に搭載されるドライブレコーダである。ホスト２は、たとえば車体の前方や後方を撮影した画像（データ１０１）をストレージデバイス１に記録する。ホスト２は、ＣＰＵ２１、通信装置２２を有する。ＣＰＵ２１は、ホスト２の動作を統合的に制御する。具体的には、ＣＰＵ２１は、通信装置２２を含むホスト２内の各コンポーネントを制御する。
通信装置２２は、インターフェース３を介したストレージデバイス１との通信を制御する。前述のＵＦＳ層２２１は、通信装置２２に設けられている。ＵＦＳ層２２１は、ストレージデバイス１側のＵＦＳ層１１１との間でＵＰＩＵを送受信する。ＵＦＳ層２２１は、ストレージデバイス１側のＵＦＳ層１１１との間で送受信されるＵＰＩＵをＣＲＣによって検査する機能を有している。たとえばストレージデバイス１のＵＦＳ層１１１からホスト２のＵＦＳ層２２１への転送中にＵＰＩＵに格納されているデータにエラーが発生した場合、このエラーは、ＵＦＳ層２２１によって検知される。また、ＵＦＳ層２２１は、ストレージデバイス１のＵＦＳ層１１１へ送信するＵＰＩＵに対して、ストレージデバイス１のＵＦＳ層１１１が当該ＵＰＩＵを検査するためのＣＲＣを生成して付加する。
ここで、図２を参照して、ホスト２からストレージデバイス１内のＮＡＮＤメモリ２０まで一貫したＥＤＣ１０２をデータ１０１に付加する利点について説明する。
図２（Ａ）は、ＥＤＣ１０２をデータ１０１に付加しない情報処理システムにおけるデータの保護の例を示している。この例においては、ホスト２ｘとストレージデバイス１ｘとの間（ａ１）については、ＣＲＣ１０３によってデータ１０１が保護される。また、ストレージデバイス１内のコントローラ１０ｘとＮＡＮＤメモリ２０ｘとの間（ａ２）については、ＥＣＣ１０４によってデータ１０１が保護される。しかし、ＮＡＮＤメモリ２０ｘへのデータ１０１の書き込み時やＮＡＮＤメモリ２０ｘからのデータ１０１の読み出し時などにおいてコントローラ１０ｘへ入力されてからコントローラ１０ｘから出力されるまでの間（ａ３）については、データ１０１は保護されていない。つまり、コントローラ１０ｘ内部を経由しているデータ１０１の保護は図られていない。従って、コントローラ１０ｘ内部の故障によってデータ１０１にエラーが生じても、そのエラーを検知することができない。
一方、図２（Ｂ）は、ＥＤＣ１０２をデータ１０１に付加する本実施形態の情報処理システム１００におけるデータの保護の例を示している。本例においては、ホスト２とストレージデバイス１との間（ａ１）については、ＣＲＣ１０３によってデータ１０１とＥＤＣ１０２とが保護される。また、ストレージデバイス１内のコントローラ１０とＮＡＮＤメモリ２０との間（ａ２）については、ＥＣＣ１０４によってデータ１０１とＥＤＣ１０２とが保護される。そして、ＮＡＮＤメモリ２０へのデータ１０１の書き込み時やＮＡＮＤメモリ２０からのデータ１０１の読み出し時などにおいてコントローラ１０へ入力されてからコントローラ１０から出力されるまでの間（ａ３）については、ＥＤＣ１０２によってデータ１０１が保護される。コントローラ１０内部の故障によってデータ１０１にエラーが生じた場合、ホスト２は、ＥＤＣ１０２によって当該エラーを検出できる。ＥＤＣ１０２をＥＣＣとした場合には、当該エラーを訂正することができる。
次に、図３を参照して、本実施形態の情報処理システム１００におけるデータ１０１に付加するＥＤＣ１０２の格納方法について説明する。
ストレージデバイス１のＮＡＮＤメモリ２０の領域は、データエリア（ｂ１１）と冗長エリア（ｂ１２）とを各々が含む、ページ（ｂ１０）と称される単位で管理されている。換言すれば、ストレージデバイス１のコントローラ１０は、ＮＡＮＤメモリ２０へのデータ１０１の書き込みや、ＮＡＮＤメモリ２０からのデータ１０１の読み出しを、ページ単位に実行する。データエリアは、たとえば４Ｋバイトである。
また、ホスト２のＣＰＵ２１が実行するＯＳ（operating system）は、ストレージデバイス１上のデータ１０１を、各ページのデータエリアのサイズである４Ｋバイト単位に管理する。そのため、データ１０１を保護するためのＥＤＣ１０２は、４Ｋバイトのデータ１０１毎に生成される。なお、ＯＳやファイルシステムの種類または設定によっては、ストレージデバイス１上のデータ１０１が、４Ｋバイト以外のたとえば５１２バイト単位で管理される場合もある。
仮に、ＥＤＣ１０２を単純にデータ１０１に付加し、データ１０１＋ＥＤＣ１０２をページのデータエリアに格納するとした場合、そのデータサイズは４Ｋバイト＋αとなる。ここで、αは、４Ｋバイトに満たない端数である、よって、本来であれば１つのページへの書き込みで済むところ、２つのページへの書き込みが必要となり、ストレージデバイス１の書き込み効率が低下する。
図３（Ａ）は、本実施形態の情報処理システム１００における、データ１０１に付加するＥＤＣ１０２の第１の格納方法を示している。
図３（Ａ）に示すように、本実施形態の情報処理システム１００における第１の格納方法は、４Ｋバイトのデータ１０１（１～Ｎ）毎に生成されるＥＤＣ１０２（１～Ｎ）を、データ１０１と同一ページの冗長エリアに格納する。
また、図３（Ｂ）は、本実施形態の情報処理システム１００における、データ１０１に付加するＥＤＣ１０２の第２の格納方法を示している。
図３（Ｂ）に示すように、本実施形態の情報処理システム１００における第２の格納方法は、ＥＤＣ１０２を４Ｋバイトに収まる範囲内で纏めて、データ１０１とは別のページのデータエリアに格納する。
なお、図３（Ａ）や図３（Ｂ）に示すようなＥＤＣ１０２の格納は、ＮＡＮＤメモリ２０への書き込み処理やＮＡＮＤメモリ２０からの読み出し処理を実行する、コントローラ１０のＷ／Ｒ処理部１２１によって制御される。つまり、Ｗ／Ｒ処理部１２１は、ＥＤＣ１０２を図３（Ａ）や図３（Ｂ）に示すように格納するための独自の動作を行う。
図３（Ａ）に示す第１の格納方法の場合、消費ページ数の増加はなく、冗長エリアｂ１２へのＥＤＣ１０２の書き込みが追加されるだけなので、ストレージデバイス１の書き込み効率の低下を防止できる。また、図３（Ｂ）に示す第２の格納方法の場合も、消費ページ数の増加およびＥＤＣ１０２のための書き込みの追加を最小限度に止めるので、ストレージデバイス１の書き込み効率の低下を防止できる。
次に、図３（Ａ）や図３（Ｂ）に示すようなデータ１０１およびＥＤＣ１０２の格納を可能とするためのホスト２のＵＦＳ層２２１とストレージデバイス１のＵＦＳ層１１１が行う独自の動作について説明する。
前述したように、ホスト２は、データの書き込みや読み出しを要求するためのＳＣＳＩコマンド（ライトコマンド／リードコマンド）をＵＰＩＵに格納してストレージデバイス１に送信する。ＳＣＳＩでは、論理ブロック（logical block）単位でデータを扱うことが定義されている。現在では、ＬＢＡ（logical block address）サイズは４Ｋバイト単位が一般的である。また、ＵＦＳでは、ＬＢＡサイズが４Ｋバイトの２の累乗倍と定義されている。従って、ＵＦＳ仕様に準拠するインターフェース３で接続されるホスト２とストレージデバイス１との間でＳＣＳＩコマンドによって送受信されるデータのサイズは、４Ｋバイトの倍数サイズに制限される。つまり、４Ｋバイトの倍数と一致しない、４Ｋバイト＋αの倍数のサイズでデータを送受信することは難しい。これに対して、ＳＣＳＩコマンドを格納するＵＰＩＵは、１バイト単位で送受信データのデータサイズを指定することが可能である。本実施形態の情報処理システム１００は、この点を利用して、ホスト２とストレージデバイス１との間における４Ｋバイト＋αのデータサイズのデータ１０１＋ＥＤＣ１０２の送受信を実現する。
まず、図４を参照して、ＵＦＳ仕様に準拠する通信プロトコルでの通信時のデバイス内におけるデータの流れについて説明する。図４には、ホスト２が発行したＳＣＳＩコマンドがストレージデバイス１へ送信される場合のホスト２内におけるデータの流れが示されている。
ホスト２のＣＰＵ２１によって発行されたＳＣＳＩコマンド（ｃ１）は、ＵＦＳ仕様に準拠するインターフェース３で接続されるストレージデバイス１とのＵｎｉＰｒｏ仕様に準拠する通信プロトコルによる通信を制御する通信装置２２に渡される。通信装置２２のＵＦＳ層２２１は、このＳＣＳＩコマンドをＵＰＩＵ（ｃ２）に格納する。通信装置２２は、ＳＣＳＩコマンドが格納された当該ＵＰＩＵを、ＵｎｉＰｒｏ仕様に準拠するフォーマットのデータ群（ｃ３）に変換する。ＵＦＳ用の電気的インターフェースにはＭ－ＰＨＹTMが使用されており、通信装置２２は、変換後のデータ群に対して８ビット－１０ビット符号化を施し（ｃ４）、ストレージデバイス１に向けてシリアル転送する。
一方、ストレージデバイス１は、図４に示すデータの流れと逆の流れで、ＵＰＩＵからＳＣＳＩコマンドを取り出す。具体的には、ホストインターフェース１１は、ホスト２からシリアル転送されてきたデータに対して８ビット－１０ビット復号化を施し、ＵｎｉＰｒｏ仕様に準拠するフォーマットのデータ群（ｃ３）を取得する。ホストインターフェース１１は、このデータ群をＵＦＳ仕様に準拠するフォーマットのＵＰＩＵに変換し、変換後のＵＰＩＵからＳＣＳＩコマンドを取り出す。
次に、図５を参照して、ＵＦＳ仕様に準拠する通信プロトコルでの通信時のデバイス間におけるデータの流れについて説明する。
図５（Ａ）は、ホスト２によるライトコマンド発行時におけるホスト２とストレージデバイス１との間のデータの流れを示している。
ライトコマンドの発行時、まず、ホスト２からストレージデバイス１に対してＣＯＭＭＡＮＤ ＵＰＩＵ（ｄ１）が送信される。ＣＯＭＭＡＮＤ ＵＰＩＵは、ＳＣＳＩコマンドを転送するためのＵＰＩＵである。ＣＯＭＭＡＮＤ ＵＰＩＵによってライトコマンド（ＳＣＳＩコマンド）を受信したストレージデバイス１は、自身が受信可能なデータサイズを通知するためのＵＰＩＵであるＲＴＴ（ready to transfer） ＵＰＩＵ（ｄ２）をホスト２に送信する。ホスト２は、このＲＴＴ ＵＰＩＵで示されるデータサイズに基づき、ライトデータを転送するためのＵＰＩＵであるＤＡＴＡ ＯＵＴ ＵＰＩＵ（ｄ３）にライトデータを格納してストレージデバイス１へ送信する。つまり、ホスト２からストレージデバイス１へ送信されるライトデータのデータサイズは、ストレージデバイス１からホスト２へ送信されるＲＴＴ ＵＰＩＵによって決定される。
ＲＴＴ ＵＰＩＵおよびＤＡＴＡ ＯＵＴ ＵＰＩＵの送受信は、ホスト２からストレージデバイス１へのライトデータの転送が完了するまで繰り返される。ストレージデバイス１は、ライトデータを受信し終えると、ＣＯＭＭＡＮＤ ＵＰＩＵによって受信したＳＣＳＩコマンド（ここではライトコマンド）の完了を通知するためのＵＰＩＵであるＲＥＳＰＯＮＳＥ ＵＰＩＵ（ｄ４）をホスト２へ送信する。
一方、図５（Ｂ）は、ホスト２によるリードコマンド発行時におけるホスト２とストレージデバイス１との間のデータの流れを示している。
リードコマンドの発行時においても、リードコマンドの発行時と同様、まず、ホスト２からストレージデバイス１に対してＣＯＭＭＡＮＤ ＵＰＩＵが送信される。ＣＯＭＭＡＮＤ ＵＰＩＵによってリードコマンド（ＳＣＳＩコマンド）を受信したストレージデバイス１は、リードデータを転送するためのＵＰＩＵであるＤＡＴＡ ＩＮ ＵＰＩＵ（ｄ５）にリードデータを格納してホスト２に送信する。
ＤＡＴＡ ＩＮ ＵＰＩＵの送受信は、ストレージデバイス１からホスト２へのリードデータの転送が完了するまで繰り返される。ストレージデバイス１は、リードデータを送信し終えると、ＣＯＭＭＡＮＤ ＵＰＩＵによって受信したＳＣＳＩコマンド（ここではリードコマンド）の完了を通知するためのＵＰＩＵであるＲＥＳＰＯＮＳＥ ＵＰＩＵをホスト２へ送信する。
図６は、ＳＣＳＩコマンドとＵＰＩＵとの関係を示す図である。
前述したように、ホスト２が発行したＳＣＳＩコマンド（ｃ１）は、ＣＯＭＭＡＮＤ ＵＰＩＵ（ｄ１）に格納されてストレージデバイス１へ送信される。ＳＣＳＩコマンドは、OPERATION CODE（ｅ１）を含む。図６には、リードコマンドのコード（２８ｈ）が格納されている例が示されている。
また、ＳＣＳＩコマンドは、Logical Block Address（ｅ２）と、Transfer Length（ｅ３）とを含む。Logical Block Addressは、ライトデータを書き込む位置またはリードデータが存在する位置を示す論理アドレスである。Transfer Lengthは、ライトデータまたはリードデータのサイズである。前述したように、ＳＣＳＩでは、論理ブロック単位でデータを扱うことが定義されている。現在では、ＬＢＡサイズは４Ｋバイト単位が一般的である。また、ＵＦＳでは、ＬＢＡサイズが４Ｋバイトの２の累乗倍と定義されている。そのため、Logical Block AddressやTransfer Lengthは、図６に示すように、たとえば４Ｋバイト単位で指定される。
一方、ＳＣＳＩコマンドを格納するＣＯＭＭＡＮＤ ＵＰＩＵ（ｄ１）も、ライトデータまたはリードデータのサイズを示すExpected Data Transfer Length（ｄ１１）を含む。ＵＰＩＵにおいては、Expected Data Transfer Lengthは、１バイト単位で指定することが可能となっている。
また、ライトデータを転送するためのＤＡＴＡ ＯＵＴ ＵＰＩＵ（ｄ３）およびリードデータを転送するためのＤＡＴＡ ＩＮ ＵＰＩＵ（ｄ５）は、Data Transfer Count（ｄ３１、ｄ５１）を含む。Data Transfer Countは、各ＵＰＩＵで転送されるライトデータまたはリードデータ（ｄ３２、ｄ５２）のサイズを示す。ＵＰＩＵにおいては、このData Transfer Countも、１バイト単位で指定することが可能となっている。なお、ＤＡＴＡ ＯＵＴ ＵＰＩＵ（ｄ３）およびＤＡＴＡ ＩＮ ＵＰＩＵ（ｄ５）は、Data Transfer Count（ｄ３１、ｄ５１）と同じ値が格納されるData Segment Length（ｄ３３、ｄ５３）も含んでいる。
図６に示すＳＣＳＩコマンドとＵＰＩＵとの関係を踏まえて、まず、図７を参照して、ＣＯＭＭＡＮＤ ＵＰＩＵに関して行われる、ホスト２のＵＦＳ層２２１の独自の動作について説明する。
図７（Ａ）は、ＥＤＣ１０２をデータ１０１に付加しない情報処理システムにおけるＣＯＭＭＡＮＤ ＵＰＩＵ（ｄ１）を示している。ＥＤＣ１０２をデータ１０１に付加しない場合、ＳＣＳＩコマンド（ｃ１）のTransfer Length（ｅ２）の値が、そのままＣＯＭＭＡＮＤ ＵＰＩＵのExpected Data Transfer Length（ｄ１１）に格納される（４０９６×Ｎ）。
一方、図７（Ｂ）は、本実施形態の情報処理システム１００におけるＣＯＭＭＡＮＤ ＵＰＩＵ（ｄ１）を示している。ホスト２のＵＦＳ層２２１は、ＳＣＳＩコマンド（ｃ１）のTransfer Length（ｅ２）の値に対し、ＥＤＣ１０２の総データサイズを加えた値をＣＯＭＭＡＮＤ ＵＰＩＵのExpected Data Transfer Length（ｄ１１）に格納する（（４０９６＋α）×Ｎ）。前述したように、ＳＣＳＩコマンドのTransfer Lengthは、４Ｋバイト単位で指定することが定められているので、ＳＣＳＩ層は、作成したＥＤＣ１０２を加える前の、データ１０１のデータサイズをTransfer Lengthに指定する。
次に、図８を参照して、ＲＴＴ ＵＰＩＵに関して行われる、ストレージデバイス１のＵＦＳ層１１１の独自の動作について説明する。
図８（Ａ）は、ＥＤＣ１０２をデータ１０１に付加しない情報処理システムにおけるＲＴＴ ＵＰＩＵ（ｄ２）を示している。
前述したように、ホスト２からストレージデバイス１へ送信されるライトデータのデータサイズは、ストレージデバイス１からホスト２へ送信されるＲＴＴ ＵＰＩＵによって決定される。ＲＴＴ ＵＰＩＵは、このデータサイズを示すData Transfer Count（ｄ２１）を含む。ＥＤＣ１０２をデータ１０１に付加しない場合、ＲＴＴ ＵＰＩＵのData Transfer Countには、ストレージデバイス１のバッファサイズに基づいて決定される、４Ｋバイトの倍数の値が格納される。
一方、図８（Ｂ）は、本実施形態の情報処理システム１００におけるＲＴＴ ＵＰＩＵ（ｄ１）を示している。ストレージデバイス１のＵＦＳ層１１１は、ストレージデバイス１のバッファサイズに基づいて決定される、（４Ｋバイト＋α）の倍数の値をＲＴＴ ＵＰＩＵのData Transfer Count（ｄ２１）に格納する。これにより、ホスト２が（４Ｋバイト＋α）の倍数のデータサイズのライトデータをストレージデバイス１へ送信することが可能となる。
次に、図９を参照して、ＤＡＴＡ ＯＵＴ ＵＰＩＵに関して行われる、ホスト２のＵＦＳ層２２１の独自の動作について説明する。
図９（Ａ）は、データ１０１にＥＤＣ１０２を付加しない情報処理システムにおけるＤＡＴＡ ＯＵＴ ＵＰＩＵ（ｄ３）を示している。データ１０１のデータサイズは、ＮＡＮＤメモリ２０のページに含まれるデータエリアのサイズである４Ｋバイトの倍数である。従って、データ１０１にＥＤＣ１０２を付加しない場合、データ１０１のみを格納するＤＡＴＡ ＯＵＴ ＵＰＩＵのＤＡＴＡ（ｄ３２）のサイズは、４Ｋバイトの倍数である。そのため、ＤＡＴＡ ＯＵＴ ＵＰＩＵのData Transfer Count（ｄ３１）には、４Ｋバイトの倍数の値が格納される（４０９６×ｎ）。また、Data Transfer Countと同じ値が格納されるData Segment Length（ｄ３３）にも、４Ｋバイトの倍数の値が格納される。
一方、図９（Ｂ）は、本実施形態の情報処理システム１００におけるＤＡＴＡ ＯＵＴ ＵＰＩＵ（ｄ３）を示している。ホスト２のＵＦＳ層２２１は、ＳＣＳＩ層から渡されるデータ１０１およびＥＤＣ１０２をＤＡＴＡ ＯＵＴ ＵＰＩＵのＤＡＴＡ（ｄ３２）に格納する。データ１０１のサイズは、４Ｋバイトの倍数であり、ＥＤＣ１０２は、４Ｋバイト毎に生成されている。従って、ＤＡＴＡのサイズは、（４Ｋバイト＋α）の倍数となる。ホスト２のＵＦＳ層２２１は、（４Ｋバイト＋α）の倍数であるＤＡＴＡのサイズを、ＤＡＴＡ ＯＵＴ ＵＰＩＵのData Transfer Count（ｄ３１）に格納する（（４０９６＋α）×ｎ）。これに伴い、ホスト２のＵＦＳ層２２１は、Data Segment Length（ｄ３３）にも、（４Ｋバイト＋α）の倍数であるＤＡＴＡのサイズを格納する。
次に、図１０を参照して、ＤＡＴＡ ＩＮ ＵＰＩＵに関して行われる、ホスト２のＵＦＳ層２２１の独自の動作について説明する。
図１０（Ａ）は、ＥＤＣ１０２をデータ１０１に付加しない情報処理システムにおけるＤＡＴＡ ＩＮ ＵＰＩＵ（ｄ５）を示している。ＥＤＣ１０２をデータ１０１に付加しない場合、データ１０１のみを格納するＤＡＴＡ ＩＮ ＵＰＩＵのＤＡＴＡ（ｄ５２）のサイズは、４Ｋバイトの倍数である。従って、ＤＡＴＡ ＩＮ ＵＰＩＵのData Transfer Count（ｄ５１）には、４Ｋバイトの倍数の値が格納されている（４０９６×ｎ）。このData Transfer Countの値に基づき、ＤＡＴＡ ＩＮ ＵＰＩＵから４Ｋバイトの倍数のデータサイズのデータ１０１が取り出され、ＳＣＳＩコマンド（リードコマンド）の供給元であるＳＣＳＩ層に渡される。
一方、図１０（Ｂ）は、本実施形態の情報処理システム１００におけるＤＡＴＡ ＩＮ ＵＰＩＵ（ｄ５）を示している。データ１０１にＥＤＣ１０２を付加する本実施形態の情報処理システム１００においては、データ１０１＋ＥＤＣ１０２がＤＡＴＡ ＩＮ ＵＰＩＵのＤＡＴＡ（ｄ５２）に格納される。従って、ＤＡＴＡ ＩＮ ＵＰＩＵのData Transfer Count（ｄ５１）には、（４Ｋバイト＋α）の倍数の値が格納されている（（４０９６＋α）×ｎ）。ホスト２のＵＦＳ層２２１は、このData Transfer Countの値に基づき、ＤＡＴＡ ＩＮ ＵＰＩＵから（４Ｋバイト＋α）の倍数のデータサイズのデータ１０１＋ＥＤＣ１０２を取り出す。ホスト２のＵＦＳ層２２１は、ＥＤＣ１０２によってデータ１０１の完全性を検査する。データ１０１の完全性が確認された場合、ホスト２のＵＦＳ層２２１は、データ１０１をＳＣＳＩコマンド（リードコマンド）の供給元であるＳＣＳＩ層に渡す。この検査により、ストレージデバイス１のコントローラ１０内部でデータ１０１にエラーが発生した場合、そのエラーを検出することが可能となる。
次に、図１１を参照して、ＣＯＭＭＡＮＤ ＵＰＩＵに関して行われる、ストレージデバイス１のＵＦＳ層１１１の独自の動作について説明する。ここでは、ＣＯＭＭＡＮＤ ＵＰＩＵが、データ１０１の書き込みを要求するＳＣＳＩコマンド（ライトコマンド）を格納している場合を想定する（OPERATION CODE=2Ah）。
図１１（Ａ）は、データ１０１にＥＤＣ１０２を付加しない情報処理システムにおけるＣＯＭＭＡＮＤ ＵＰＩＵ（ｄ１）を示している。ＳＣＳＩコマンド（ｃ１）のOPERATION CODE（ｅ１）は、ライトコマンドのコード（２Ａｈ）である。データ１０１にＥＤＣ１０２を付加しない場合、ＳＣＳＩコマンド（ｃ１）のTransfer Length（ｅ３）と、ＳＣＳＩコマンドを格納するＣＯＭＭＡＮＤ ＵＰＩＵ（ｄ１）のExpected Data Transfer Length（ｄ１１）とは一致する。
一方、図１１（Ｂ）は、本実施形態の情報処理システム１００におけるＣＯＭＭＡＮＤ ＵＰＩＵ（ｄ１）を示している。図７を参照して説明した通り、データ１０１にＥＤＣ１０２を付加する本実施形態の情報処理システム１００においては、ホスト２のＵＦＳ層２２１が、ＳＣＳＩコマンド（ｃ１）のTransfer Length（ｅ３）の値にＥＤＣ１０２の総データサイズを加えた値をＣＯＭＭＡＮＤ ＵＰＩＵのExpected Data Transfer Length（ｄ１１）に格納する。従って、ＳＣＳＩコマンドのTransfer Lengthと、ＣＯＭＭＡＮＤ ＵＰＩＵのExpected Data Transfer Lengthとは一致しない。ストレージデバイス１のＵＦＳ層１１１は、この不一致によって、処理対象がＥＤＣ１０２を付加されたデータ１０１であることを認識し、データ１０１＋ＥＤＣ１０２を処理する準備を行う。具体的には、データ１０１に加えて、ＥＤＣ１０２を書き込む準備を行う。換言すれば、本実施形態の情報処理システム１００は、ＳＣＳＩコマンドのTransfer Lengthと、ＣＯＭＭＡＮＤ ＵＰＩＵのExpected Data Transfer Lengthとが一致している場合には、データ１０１にＥＤＣ１０２を付加しないモードで動作することができる。
次に、図１２を参照して、ＤＡＴＡ ＯＵＴ ＵＰＩＵに関して行われる、ストレージデバイス１のＵＦＳ層１１１の独自の動作について説明する。
図１２（Ａ）は、ＥＤＣ１０２をデータ１０１に付加しない情報処理システムにおけるＤＡＴＡ ＯＵＴ ＵＰＩＵ（ｄ３）を示している。データ１０１にＥＤＣ１０２を付加しない場合、データ１０１がそのままＤＡＴＡ ＯＵＴ ＵＰＩＵのＤＡＴＡ（ｄ３２）に格納されている。また、ＤＡＴＡ ＯＵＴ ＵＰＩＵのData Transfer Count（ｄ３１）には、４Ｋバイトの倍数であるデータ１０１のデータサイズが格納されている。このData Transfer Countの値に基づき、ＤＡＴＡ ＯＵＴ ＵＰＩＵからデータ１０１が取り出される。なお、Data Segment Length（ｄ３３）には、Data Transfer Countと同じ値が格納されている。
一方、図１２（Ｂ）は、本実施形態の情報処理システム１００におけるＤＡＴＡ ＯＵＴ ＵＰＩＵ（ｄ３）を示している。ストレージデバイス１のＵＦＳ層１１１は、Data Transfer Count（ｄ３１）で示される、（４Ｋバイト＋α）の倍数のデータサイズのデータ１０１＋ＥＤＣ１０２をＤＡＴＡ ＯＵＴ ＵＰＩＵから取り出す。ストレージデバイス１のＵＦＳ層１１１は、このデータ１０１＋ＥＤＣ１０２をデータ１０１とＥＤＣ１０２とに分離する。
次に、図１３を参照して、ロジック回路１２のＷ／Ｒ処理部１２１が行い得る、ＵＦＳ層１１１によって分離されたデータ１０１とＥＤＣ１０２とをＮＡＮＤメモリ２０に格納する第１の方法について説明する。
図１３（Ａ）は、データ１０１にＥＤＣ１０２を付加しない情報処理システムにおけるデータ１０１のＮＡＮＤメモリ２０への格納例を示している。
前述したように、ＮＡＮＤメモリ２０の領域は、ページ（ｂ１０）単位で管理されている。各ページは、データエリア（ｂ１１）と冗長エリア（ｂ１２）とを含む。データ１０１は、ページのデータエリアへ格納される。
冗長エリアは、論物管理領域（ｂ３１）と、ＥＣＣ領域（ｂ３２）とを含む。論物管理領域には、各ページに割り当てられた論理アドレスが格納される。ＥＣＣ領域には、ＥＣＣ回路１４によって生成されるＥＣＣ１０４が格納される。論物管理領域のサイズとＥＣＣ領域のサイズとの和は、冗長エリアのサイズよりも小さい。つまり、冗長エリアは、空き領域（ｂ３３）を含む。空き領域は、ＥＤＣ１０２をデータ１０１に付加しない場合、すべてが未使用となる。
一方、図１３（Ｂ）は、本実施形態の情報処理システム１００におけるデータ１０１およびＥＤＣ１０２のＮＡＮＤメモリ２０への第１格納例を示している。
Ｗ／Ｒ処理部１２１は、データ１０１をデータエリア（ｂ１１）に格納することに加えて、そのデータ１０１用のＥＤＣ１０２を、同一ページの冗長エリア（ｂ１２）の未使用となっていた空き領域（ｂ３３）に格納する。なお、ＥＣＣ領域ｂ３２に格納されるＥＣＣ１０４は、データ１０１＋ＥＤＣ１０２に対応している。
次に、図１４を参照して、ロジック回路１２のＷ／Ｒ処理部１２１が行い得る、ＵＦＳ層１１１によって分離されたデータ１０１とＥＤＣ１０２とをＮＡＮＤメモリ２０に格納する第２の方法について説明する。
図１４（Ａ）は、図１３（Ａ）と同様、データ１０１にＥＤＣ１０２を付加しない情報処理システムにおけるデータ１０１のＮＡＮＤメモリ２０への格納例を示している。図１３（Ａ）の説明と重複するので、図１４（Ａ）の説明は省略する。
図１４（Ｂ）は、本実施形態の情報処理システム１００におけるデータ１０１およびＥＤＣ１０２のＮＡＮＤメモリ２０への第２格納例を示している。
Ｗ／Ｒ処理部１２１は、データ１０１をデータエリア（ｂ１１）に格納することに加えて、そのデータ１０１用のＥＤＣ１０２を、コントローラ１０のＲＡＭ１３内に一時的に格納する。Ｗ／Ｒ処理部１２１は、ＲＡＭ１３内のＥＤＣ１０２が、ＥＤＣ１０２のデータサイズとデータエリアのデータサイズとから定められる一定数分溜まったら、それらを一括して、データ１０１が格納されたページとは別のページのデータエリア（ｂ１１）に格納する。データ１０１とＥＤＣ１０２との対応関係は、たとえば予め定められた規則（順番）でＥＤＣ１０２をデータエリア内に配置することによって管理される。
図１５は、データ１０１の読み出しを要求する、OPERATION CODE（ｅ１）がリードコマンドのコード（２８ｈ）であるＳＣＳＩコマンド（ｃ１）を格納するＣＯＭＭＡＮＤ ＵＰＩＵを示す。
図１１に示した、OPERATION CODEがライトコマンドのコード（２Ａｈ）であるＳＣＳＩコマンドと同様、ＥＤＣ１０２をデータ１０１に付加しない場合には、ＳＣＳＩコマンドのTransfer Length（ｅ３）と、ＳＣＳＩコマンドを格納するＣＯＭＭＡＮＤ ＵＰＩＵ（ｄ１）のExpected Data Transfer Length（ｄ１１）とは一致する（図１５（Ａ））。また、ＥＤＣ１０２をデータ１０１に付加する場合には、ＳＣＳＩコマンドのTransfer Lengthと、ＣＯＭＭＡＮＤ ＵＰＩＵのExpected Data Transfer Lengthとは一致しない（図１５（Ｂ））。
ストレージデバイス１のＵＦＳ層１１１は、この不一致によって、処理対象がＥＤＣ１０２を付加されたデータ１０１であることを認識し、データ１０１＋ＥＤＣ１０２を処理する準備を行う。具体的には、データ１０１に加えて、ＥＤＣ１０２を読み出す準備を行う。
次に、図１６を参照して、ロジック回路１２のＷ／Ｒ処理部１２１が行い得る、データ１０１とＥＤＣ１０２とをＮＡＮＤメモリ２０から読み出す第１の方法について説明する。
図１６（Ａ）は、データ１０１にＥＤＣ１０２を付加しない情報処理システムにおけるＮＡＮＤメモリ２０からのデータ１０１の読み出し例を示している。
データ１０１にＥＤＣ１０２を付加しない場合、ページ（ｂ１１）のデータエリア（ｂ１１）からデータ１０１が読み出され、ＥＣＣ領域（ｂ３２）に格納されているＥＣＣ１０４によって検査される。
一方、図１６（Ｂ）は、本実施形態の情報処理システム１００おけるＮＡＮＤメモリ２０からのデータ１０１およびＥＤＣ１０２の第１の読み出し例を示している。
Ｗ／Ｒ処理部１２１は、データエリア（ｂ１１）からデータ１０１を読み出すことに加えて、同一ページの冗長エリア（ｂ１２）の図１６（Ａ）であれば未使用となっている領域（ｂ３３）から、そのデータ１０１用のＥＤＣ１０２を読み出す。Ｗ／Ｒ処理部１２１は、データ１０１＋ＥＤＣ１０２について、ＥＣＣ領域（ｂ３２）に格納されているＥＣＣ１０４による検査をＥＣＣ回路１４に指示する。
次に、図１７を参照して、ロジック回路１２のＷ／Ｒ処理部１２１が行い得る、データ１０１とＥＤＣ１０２とをＮＡＮＤメモリ２０から読み出す第２の方法について説明する。
図１７（Ａ）は、図１６（Ａ）と同様、データ１０１にＥＤＣ１０２を付加しない情報処理システムにおけるＮＡＮＤメモリ２０からのデータ１０１の読み出し例を示している。図１６（Ａ）の説明と重複するので、図１７（Ａ）の説明は省略する。
図１７（Ｂ）は、本実施形態の情報処理システム１００おけるＮＡＮＤメモリ２０からのデータ１０１およびＥＤＣ１０２の第２の読み出し例を示している。
Ｗ／Ｒ処理部１２１は、データエリア（ｂ１１）からデータ１０１を読み出す。また、Ｗ／Ｒ処理部１２１は、このデータ１０１用のＥＤＣ１０２を含む所定数のＥＤＣ１０２を別のページのデータエリアから読み出し、たとえばコントローラ１０内のＲＡＭ１３に一時的に格納する。Ｗ／Ｒ処理部１２１は、読み出したデータ１０１およびＥＤＣ１０２のそれぞれについて、ＥＣＣ領域（ｂ３２）に格納されているＥＣＣ１０４による検査をＥＣＣ回路１４に指示する。
次に、ＤＡＴＡ ＩＮ ＵＰＩＵに関して行われる、ストレージデバイス１のＵＦＳ層１１１の独自の動作について説明する。
図１８（Ａ）は、ＥＤＣ１０２をデータ１０１に付加しない情報処理システムにおけるＤＡＴＡ ＩＮ ＵＰＩＵ（ｄ５）を示している。ＥＤＣ１０２をデータ１０１に付加しない場合、ＤＡＴＡ ＩＮ ＵＰＩＵのＤＡＴＡ（ｄ５２）には、データ１０１がそのまま格納される。従って、ＤＡＴＡ ＩＮ ＵＰＩＵのData Transfer Count（ｄ５１）は４Ｋバイトの倍数の値となる。これに伴い、ＤＡＴＡ ＩＮ ＵＰＩＵのData Segment Length（ｄ５３）も４Ｋバイトの倍数の値となる（Data Transfer Countと同じ値）。
一方、図１８（Ｂ）は、本実施形態の情報処理システム１００におけるＤＡＴＡ ＩＮ ＵＰＩＵ（ｄ５）を示している。ストレージデバイス１のＵＦＳ層１１１は、データ１０１とＥＤＣ１０２とを結合し、ＤＡＴＡ ＩＮ ＵＰＩＵのＤＡＴＡ（ｄ５２）に格納する。ストレージデバイス１のＵＦＳ層１１１は、データ１０１＋ＥＤＣ１０２のデータサイズである（４Ｋバイト＋α）の倍数の値をＤＡＴＡ ＩＮ ＵＰＩＵのData Transfer Count（ｄ５１）に格納する。また、ストレージデバイス１のＵＦＳ層１１１は、Data Transfer Countと同じ値をＤＡＴＡ ＩＮ ＵＰＩＵのData Segment Length（ｄ５３）に格納する。
図１９は、データの書き込み時におけるホスト２の動作手順を示すフローチャートである。
ホスト２のＵＦＳ層２２１は、ＳＣＳＩ層から受け取ったＳＣＳＩコマンドをＣＯＭＭＡＮＤ ＵＰＩＵに格納する（Ｓ１０１）。ＵＦＳ層２２１は、ＳＣＳＩコマンドのTransfer LengthにＥＤＣ分を加えたサイズ（（４０９６＋α）×Ｎ）をＣＯＭＭＡＮＤ ＵＰＩＵのExpected Data Transfer Lengthに指定する（Ｓ１０２）。
ＵＦＳ層２２１は、ストレージデバイス１のＵＦＳ層１１１へＣＯＭＭＡＮＤ ＵＰＩＵを送信し（Ｓ１０３）、このＣＯＭＭＡＮＤ ＵＰＩＵに対して返送されてくるＲＴＴ ＵＰＩＵを受信する（Ｓ１０４）。ＵＦＳ層２２１は、ＲＴＴ ＵＰＩＵで指定されたサイズに基づき、ＳＣＳＩ層から受け取ったデータ（データ＋ＥＤＣ：（４Ｋバイト＋α）×ｎ）をＤＡＴＡ ＯＵＴ ＵＰＩＵに格納してストレージデバイス１のＵＦＳ層１１１へ送信する（Ｓ１０５）。
図２０は、データの書き込み時におけるストレージデバイス１の動作手順を示す第１のフローチャートである。
ストレージデバイス１のＵＦＳ層１１１は、ホスト２のＵＦＳ層２２１から受信したＣＯＭＭＡＮＤ ＵＰＩＵに格納されているＳＣＳＩコマンドのTransfer Lengthと、ＣＯＭＭＡＮＤ ＵＰＩＵのExpected Data Transfer Lengthとを比較する（Ｓ２０１）。
ＵＦＳ層１１１は、ＳＣＳＩコマンドのTransfer LengthとＣＯＭＭＡＮＤ ＵＰＩＵのExpected Data Transfer Lengthとが一致しない場合（Ｓ２０２：ＮＯ）、書き込み対象のデータがＥＤＣ付きであることを認識する（Ｓ２０３）。一方、一致する場合（Ｓ２０２：ＹＥＳ）、ＵＦＳ層１１１は、書き込み対象のデータがＥＤＣ無しであることを認識する（Ｓ２０４）。
図２１は、データの書き込み時におけるストレージデバイス１の動作手順を示す第２のフローチャートである。図２１には、図２０のステップＳ２０３にて、書き込み対象のデータがＥＤＣ付きであることを認識した場合におけるストレージデバイス１の動作手順が示されている。
ストレージデバイス１のＵＦＳ層１１１は、受信可能なデータサイズ（バッファサイズ）を通知するためのＲＴＴ ＵＰＩＵをホスト２のＵＦＳ層２２１に送信し（Ｓ３０１）、このＲＴＴ ＵＰＩＵに基づいて作成されて送信されてくるＤＡＴＡ ＯＵＴ ＵＰＩＵを受信する（Ｓ３０２）。ＵＦＳ層１１１は、このＤＡＴＡ ＯＵＴ ＵＰＩＵに格納されているデータ（データ＋ＥＤＣ）を、データとＥＤＣとに分離する（Ｓ３０３）。
ストレージデバイス１のＷ／Ｒ処理部１２１は、ＮＡＮＤメモリ２０のページのデータエリアにデータを格納する（Ｓ３０４）。また、Ｗ／Ｒ処理部１２１は、同一ページの冗長エリアにＥＤＣを格納する（Ｓ３０５）。
ストレージデバイス１のＵＦＳ層１１１は、ＣＯＭＭＡＮＤ ＵＰＩＵのExpected Data Transfer Lengthで指定されたサイズ分のデータを受信したかを判定する（Ｓ３０６）。指定されたサイズ分に達していない場合（Ｓ３０６：ＮＯ）、ＵＦＳ層１１１は、ステップＳ３０１のＲＴＴ ＵＰＩＵの送信を実行する。指定されたサイズ分に達している場合（Ｓ３０６：ＹＥＳ）、ＵＦＳ層１１１は、ＲＥＳＰＯＮＳＥ ＵＰＩＵをホスト２のＵＦＳ層２２１に送信する（Ｓ３０７）。これにより、データの書き込み処理は終了する。
図２２は、データの書き込み時におけるストレージデバイス１の動作手順を示す第３のフローチャートである。図２２には、図２０のステップＳ２０３にて、書き込み対象のデータがＥＤＣ付きであることを認識した場合におけるストレージデバイス１の別の動作手順が示されている。
ストレージデバイス１のＵＦＳ層１１１は、受信可能なデータサイズ（バッファサイズ）を通知するためのＲＴＴ ＵＰＩＵをホスト２のＵＦＳ層２２１に送信し（Ｓ４０１）、このＲＴＴ ＵＰＩＵに基づいて作成されて送信されてくるＤＡＴＡ ＯＵＴ ＵＰＩＵを受信する（Ｓ４０２）。ＵＦＳ層１１１は、このＤＡＴＡ ＯＵＴ ＵＰＩＵに格納されているデータ（データ＋ＥＤＣ）を、データとＥＤＣとに分離する（Ｓ４０３）。
ストレージデバイス１のＷ／Ｒ処理部１２１は、ＮＡＮＤメモリ２０のページのデータエリアにデータを格納する（Ｓ４０４）。また、Ｗ／Ｒ処理部１２１は、キャッシュ（ＲＡＭ１３）にＥＤＣを格納する（Ｓ４０５）。Ｗ／Ｒ処理部１２１は、キャッシュに一定量のＥＤＣが溜まったかを判定する（Ｓ４０６）。一定量は、ＮＡＮＤメモリ２０のページのデータエリアに収まるＥＤＣ数によって定まる。溜まっていた場合（Ｓ４０６：ＹＥＳ）、Ｗ／Ｒ処理部１２１は、キャッシュ内のＥＤＣを、ＮＡＮＤメモリ２０のページのデータエリアに格納する（Ｓ４０７）。
ストレージデバイス１のＵＦＳ層１１１は、ＣＯＭＭＡＮＤ ＵＰＩＵのExpected Data Transfer Lengthで指定されたサイズ分のデータを受信したかを判定する（Ｓ４０８）。指定されたサイズ分に達していない場合（Ｓ４０８：ＮＯ）、ＵＦＳ層１１１は、ステップＳ４０１のＲＴＴ ＵＰＩＵの送信を実行する。指定されたサイズ分に達している場合（Ｓ４０８：ＹＥＳ）、ＵＦＳ層１１１は、ＲＥＳＰＯＮＳＥ ＵＰＩＵをホスト２のＵＦＳ層２２１に送信する（Ｓ４１１）。これにより、データの書き込み処理は終了する。
一方、キャッシュに一定量のＥＤＣが溜まっていない場合（Ｓ４０６：ＮＯ）、ＵＦＳ層１１１は、ＣＯＭＭＡＮＤ ＵＰＩＵのExpected Data Transfer Lengthで指定されたサイズ分のデータを受信したかを判定する（Ｓ４０９）。指定されたサイズ分に達していない場合（Ｓ４０９：ＮＯ）、ＵＦＳ層１１１は、ステップＳ４０１のＲＴＴ ＵＰＩＵの送信を実行する。指定されたサイズ分に達している場合（Ｓ４０９：ＹＥＳ）、Ｗ／Ｒ処理部１２１は、キャッシュ内のＥＤＣを、ＮＡＮＤメモリ２０のページのデータエリアに格納する（Ｓ４１０）。そして、ＵＦＳ層１１１は、ＲＥＳＰＯＮＳＥ ＵＰＩＵをホスト２のＵＦＳ層２２１に送信する（Ｓ４１１）。これにより、データの書き込み処理は終了する。
図２３は、データの読み出し時におけるホスト２の動作手順を示すフローチャートである。
ホスト２のＵＦＳ層２２１は、ＳＣＳＩ層から受け取ったＳＣＳＩコマンドをＣＯＭＭＡＮＤ ＵＰＩＵに格納する（Ｓ５０１）。ＵＦＳ層２２１は、ＳＣＳＩコマンドのTransfer Lengthの値にＥＤＣ分を加えたサイズ（（４０９６＋α）×Ｎ）をＣＯＭＭＡＮＤ ＵＰＩＵのExpected Data Transfer Lengthに指定する（Ｓ５０２）。
ＵＦＳ層２２１は、ストレージデバイス１のＵＦＳ層１１１へＣＯＭＭＡＮＤ ＵＰＩＵを送信する（Ｓ５０３）。ＵＦＳ層２２１は、このＣＯＭＭＡＮＤ ＵＰＩＵの送信後、データ（データ＋ＥＤＣ）が格納されたＤＡＴＡ ＩＮ ＵＰＩＵをストレージデバイス１のＵＦＳ層１１１から受信する（Ｓ５０４）。ＤＡＴＡ ＩＮ ＵＰＩＵの受信は、複数回実行され得る。
ホスト２のＳＣＳＩ層は、ＥＤＣを用いてデータを検査する（Ｓ５０５）。エラーが検出された場合（Ｓ５０６：ＮＯ）、ＳＣＳＩ層は、たとえばデータの要求元へエラーを通知するエラー処理を実行する（Ｓ５０７）。ＥＤＣに代えてＥＣＣが付加される場合、エラー処理は、エラーの訂正となる。エラー処理後、データの読み出し処理は終了する。エラーが検出されない場合は（Ｓ５０６：ＹＥＳ）、ステップＳ５０７を経ることなく、データの読み出し処理は終了する。
図２４は、データの読み出し時におけるストレージデバイス１の動作手順を示す第１のフローチャートである。データの書き込み時と同様、ストレージデバイス１のＵＦＳ層１１１は、ＳＣＳＩコマンドのTransfer LengthとＣＯＭＭＡＮＤ ＵＰＩＵのExpected Data Transfer Lengthとが一致しない場合、読み出し対象のデータがＥＤＣ付きであることを認識する。図２４には、読み出し対象のデータがＥＤＣ付きであることを認識した場合におけるストレージデバイス１の動作手順が示されている。
ストレージデバイス１のＷ／Ｒ処理部１２１は、ＮＡＮＤメモリ２０のページのデータエリアからデータを読み出す（Ｓ６０１）。また、Ｗ／Ｒ処理部１２１は、同一ページの冗長エリアからＥＤＣを読み出す（Ｓ６０２）。ステップＳ６０１のデータの読み出しと、ステップＳ６０２のＥＤＣの読み出しとは、ＤＡＴＡ ＩＮ ＵＰＩＵに格納可能なサイズに応じて複数回実行され得る。
ストレージデバイス１のＵＦＳ層１１１は、データとＥＤＣとを結合してＤＡＴＡ ＩＮ ＵＰＩＵに格納し（Ｓ６０３）、このＤＡＴＡ ＩＮ ＵＰＩＵをホスト２のＵＦＳ層２２１へ送信する（Ｓ６０４）。ＵＦＳ層１１１は、ＣＯＭＭＡＮＤ ＵＰＩＵのExpected Data Transfer Lengthで指定されたサイズ分のデータを送信したかを判定する（Ｓ６０５）。指定されたサイズ分に達していない場合（Ｓ６０５：ＮＯ）、Ｗ／Ｒ処理部１２１は、ステップＳ６０１のデータの読み出しおよびステップＳ６０２のＥＤＣの読み出しを実行する。指定されたサイズ分に達している場合（Ｓ６０５：ＹＥＳ）、ＵＦＳ層１１１は、ＲＥＳＰＯＮＳＥ ＵＰＩＵをホスト２のＵＦＳ層２２１に送信する（Ｓ６０６）。これにより、データの読み出し処理は終了する。
図２５は、データの読み出し時におけるストレージデバイス１の動作手順を示す第２のフローチャートである。図２５には、読み出し対象のデータがＥＤＣ付きであることを認識した場合におけるストレージデバイス１の別の動作手順が示されている。
ストレージデバイス１のＷ／Ｒ処理部１２１は、ＮＡＮＤメモリ２０のページのデータエリアからデータを読み出す（Ｓ７０１）。Ｗ／Ｒ処理部１２１は、そのデータ用のＥＤＣがキャッシュ（ＲＡＭ１３）に存在するかを判定する（Ｓ７０２）。キャッシュに存在しない場合（Ｓ７０２：ＮＯ）、Ｗ／Ｒ処理部１２１は、ＥＤＣをＮＡＮＤメモリ２０のページのデータエリアから読み出す（Ｓ７０３）。キャッシュに存在する場合（Ｓ７０２：ＹＥＳ）、ステップＳ７０３はスキップされる。ステップＳ７０１のデータの読み出しは、ＤＡＴＡ ＩＮ ＵＰＩＵに格納可能なサイズに応じて複数回実行され得る。
ストレージデバイス１のＵＦＳ層１１１は、データとＥＤＣとを結合してＤＡＴＡ ＩＮ ＵＰＩＵに格納し（Ｓ７０４）、このＤＡＴＡ ＩＮ ＵＰＩＵをホスト２のＵＦＳ層２２１へ送信する（Ｓ７０５）。ＵＦＳ層１１１は、ＣＯＭＭＡＮＤ ＵＰＩＵのExpected Data Transfer Lengthで指定されたサイズ分のデータを送信したかを判定する（Ｓ７０６）。指定されたサイズ分に達していない場合（Ｓ７０６：ＮＯ）、Ｗ／Ｒ処理部１２１は、ステップＳ７０１のデータの読み出しを実行する。指定されたサイズ分に達している場合（Ｓ７０６：ＹＥＳ）、ＵＦＳ層１１１は、ＲＥＳＰＯＮＳＥ ＵＰＩＵをホスト２のＵＦＳ層２２１に送信する（Ｓ７０７）。これにより、データの読み出し処理は終了する。
以上のように、本実施形態の情報処理システム１００においては、４Ｋバイトのデータ１０１と、４Ｋバイトに満たない端数（α）のサイズのＥＤＣ１０２とを、ストレージデバイス１の書き込み効率を悪化させないように、ＮＡＮＤメモリ２０へ格納することが実現される。また、４Ｋバイトの倍数とは異なる、（４Ｋバイト＋α）の倍数のサイズのデータ（データ１０１＋ＥＤＣ１０２）を、ホスト２とストレージデバイス１との間で送受信することが実現される。つまり、本実施形態の情報処理システム１００は、書き込み効率の悪化を防ぎつつ、データの伝送経路全体についてデータを保護することができる。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
１…ストレージデバイス、２…ホスト、３…インターフェース、１０…コントローラ、１１…ホストインターフェース、１２…ロジック回路、１３…ＲＡＭ、１４…ＥＣＣ回路、１５…ＮＡＮＤインターフェース、２０…ＮＡＮＤメモリ、２１…ＣＰＵ、２２…通信装置、１００…情報処理システム、１０１…データ、１０２…ＥＤＣ、１０３…ＣＲＣ、１０４…ＥＣＣ、１１１…ＵＦＳ層、１２１…Ｗ／Ｒ処理部、２２１…ＵＦＳ層。

Claims (18)

  1. ホストと、不揮発性メモリを有するストレージデバイスと、が接続される情報処理システムであって、
    前記不揮発性メモリは、複数のページを含み、
    前記複数のページのそれぞれは、第１サイズのデータエリアと前記第１サイズよりも小さい冗長エリアとを含み、
    前記ホストは、前記ストレージデバイスにデータを書き込む場合、書き込みデータの誤り検出コードまたは誤り訂正コードを前記第１サイズ毎に生成し、前記第１サイズの書き込みデータと前記誤り検出コードまたは前記誤り訂正コードとの組みを１以上含む、前記第１サイズの倍数と異なるサイズの転送データを前記ストレージデバイスへ送信し、
    前記ストレージデバイスは、前記ホストから受信した前記転送データに含まれる前記第１サイズの書き込みデータを前記不揮発性メモリのいずれかのページのデータエリアに格納し、かつ、前記転送データに含まれる前記誤り検出コードまたは前記誤り訂正コードを同一ページの冗長エリアに格納する、
    情報処理システム。
  2. 前記ストレージデバイスは、データの読み出しを前記ホストから要求された場合、前記不揮発性メモリのいずれかのページのデータエリアから前記第１サイズの読み出しデータを読み出し、かつ、同一ページの冗長エリアから誤り検出コードまたは誤り訂正コードを読み出し、前記第１サイズの読み出しデータと前記誤り検出コードまたは前記訂正コードとの組みを１以上含む、前記第１サイズの倍数と異なるサイズの転送データを前記ホストへ送信する請求項１に記載の情報処理システム。
  3. 前記ホストは、前記ストレージデバイスからデータを読み出す場合、前記ストレージデバイスからの転送データを前記第１サイズの読み出しデータと当該読み出しデータの誤り検出コードまたは誤り訂正コードとに分離し、前記誤り検出コードまたは前記誤り訂正コードを用いて、前記第１サイズの読み出しデータを検査する請求項１に記載の情報処理システム。
  4. ホストと、不揮発性メモリを有するストレージデバイスと、が接続される情報処理システムであって、
    前記不揮発性メモリは、複数のページを含み、
    前記複数のページのそれぞれは、第１サイズのデータエリアを含み、
    前記ホストは、前記ストレージデバイスにデータを書き込む場合、書き込みデータの誤り検出コードまたは誤り訂正コードを前記第１サイズ毎に生成し、前記第１サイズの書き込みデータと前記誤り検出コードまたは前記訂正コードとの組みを１以上含む、前記第１サイズの倍数と異なるサイズの転送データを前記ストレージデバイスへ送信し、
    前記ストレージデバイスは、前記ホストから受信した前記転送データに含まれる前記第１サイズの書き込みデータを前記不揮発性メモリのいずれかのページのデータエリアに格納し、かつ、前記転送データに含まれる誤り検出コードまたは誤り訂正コードを一定数纏めて前記書き込みデータが格納されたページとは別のページのデータエリアに格納する、
    情報処理システム。
  5. 前記ストレージデバイスは、データの読み出しを前記ホストから要求された場合、前記不揮発性メモリのいずれかのページのデータエリアから前記第１サイズの読み出しデータを読み出し、かつ、その読み出しデータの誤り検出コードまたは誤り訂正コードを別のページのデータエリアから読み出し、前記第１サイズの読み出しデータと前記誤り検出コードまたは前記誤り訂正コードとの組みを１以上含む、前記第１サイズの倍数と異なるサイズの転送データを前記ホストへ送信する請求項４に記載の情報処理システム。
  6. 前記ホストは、前記ストレージデバイスからデータを読み出す場合、前記ストレージデバイスからの転送データを前記第１サイズの読み出しデータと当該読み出しデータの誤り検出コードまたは誤り訂正コードとに分離し、前記誤り検出コードまたは前記誤り訂正コードを用いて、前記第１サイズの読み出しデータを検査する請求項４に記載の情報処理システム。
  7. 不揮発性メモリと、
    ホストからのコマンドに応じて、前記不揮発性メモリを制御するコントローラと、
    を具備し、
    前記不揮発性メモリは、複数のページを含み、
    前記複数のページのそれぞれは、第１サイズのデータエリアと前記第１サイズよりも小さい冗長エリアとを含み、
    前記コントローラは、
    データの書き込みを要求する前記ホストからの転送データを、前記第１サイズの書き込みデータと当該書き込みデータの誤り検出コードまたは誤り訂正コードとに分離し、
    前記第１サイズの書き込みデータを前記不揮発性メモリのいずれかのページのデータエリアに格納し、
    前記誤り検出コードまたは前記誤り訂正コードを、前記書き込みデータが格納された同一ページの冗長エリアに格納する、
    ストレージデバイス。
  8. 前記コントローラは、ＵＦＳ（universal flash storage）仕様に準拠したフォーマットのＵＰＩＵ（UFS protocol information unit）パケットを前記ホストとの間で送受信するＵＦＳ層を有し、
    前記ＵＦＳ層は、データの書き込みを要求する、ＳＣＳＩ（small computer system interface）仕様に準拠したフォーマットのＳＣＳＩコマンドが格納されている前記ＵＰＩＵの受信時、前記ＳＣＳＩコマンドで指定されている転送データ長と前記ＵＰＩＵで指定されている転送データ長とが一致しない場合に、前記転送データからの前記誤り検出コードまたは前記誤り訂正コードの抽出、および、前記誤り検出コードまたは前記誤り訂正コードの前記冗長エリアへの格納を実行する、
    請求項７に記載のストレージデバイス。
  9. 前記ＵＦＳ層は、前記誤り検出コードまたは前記誤り訂正コードの第２サイズを前記第１サイズに加算して得られる第３サイズの倍数を指定して、前記ストレージデバイスが受信可能なデータサイズを通知するための前記ＵＰＩＵを前記ホストに送信する請求項８に記載のストレージデバイス。
  10. 前記コントローラは、
    データの読み出しを前記ホストから要求された場合、前記不揮発性メモリのいずれかのページのデータエリアから前記第１サイズの読み出しデータを読み出し、
    同一ページの冗長エリアから誤り検出コードまたは誤り訂正コードを読み出し、
    前記第１サイズの読み出しデータと前記誤り検出コードまたは前記誤り訂正コードとの組みを１以上含む前記第１サイズの倍数と異なるサイズの転送データを前記ホストへ送信する、
    請求項７に記載のストレージデバイス。
  11. 前記コントローラは、前記ＵＦＳ仕様に準拠したフォーマットのＵＰＩＵを前記ホストとの間で送受信するＵＦＳ層を有し、
    前記ＵＦＳ層は、データの読み出しを要求する、ＳＣＳＩ仕様に準拠したフォーマットのＳＣＳＩコマンドが格納されている前記ＵＰＩＵの受信時、前記ＳＣＳＩコマンドで指定されている転送データ長と前記ＵＰＩＵで指定されている転送データ長とが一致しない場合に、前記冗長エリアからの前記誤り検出コードまたは前記誤り訂正コードの読み出し、および、前記第１サイズの読み出しデータと前記誤り検出コードまたは前記誤り訂正コードとの組みを１以上含む前記第１サイズの倍数と異なるサイズの転送データの前記ホストへの送信を実行する、
    請求項１０に記載のストレージデバイス。
  12. 不揮発性メモリと、
    ホストからのコマンドに応じて、前記不揮発性メモリを制御するコントローラと、
    を具備し、
    前記不揮発性メモリは、複数のページを含み、
    前記複数のページのそれぞれは、第１サイズのデータエリアと前記第１サイズよりも小さい冗長エリアとを含み、
    前記コントローラは、
    データの書き込みを要求する前記ホストからの転送データを、前記第１サイズの書き込みデータと当該書き込みデータの誤り検出コードまたは誤り訂正コードとに分離し、
    前記第１サイズの書き込みデータを前記不揮発性メモリのいずれかのページのデータエリアに格納し、
    前記誤り検出コードまたは前記誤り訂正コードを一定数纏めて前記書き込みデータが格納されたページとは別のページのデータエリアに格納する、
    ストレージデバイス。
  13. 前記コントローラは、前記ＵＦＳ仕様に準拠したフォーマットのＵＰＩＵを前記ホストとの間で送受信するＵＦＳ層を有し、
    前記ＵＦＳ層は、データの書き込みを要求する、ＳＣＳＩ仕様に準拠したフォーマットのＳＣＳＩコマンドが格納されている前記ＵＰＩＵの受信時、前記ＳＣＳＩコマンドで指定されている転送データ長と前記ＵＰＩＵで指定されている転送データ長とが一致しない場合に、前記転送データからの前記誤り検出コードまたは前記誤り訂正コードの抽出、および、前記誤り検出コードまたは前記誤り訂正コードの前記データエリアへの一括的な格納を実行する、
    請求項１２に記載のストレージデバイス。
  14. 前記ＵＦＳ層は、前記誤り検出コードまたは前記誤り訂正コードの第２サイズを前記第１サイズに加算して得られる第３サイズの倍数を指定して、前記ストレージデバイスが受信可能なデータサイズを通知するための前記ＵＰＩＵを前記ホストに送信する請求項１３に記載のストレージデバイス。
  15. 前記コントローラは、
    データの読み出しを前記ホストから要求された場合、前記不揮発性メモリのいずれかのページのデータエリアから前記第１サイズの読み出しデータを読み出し、
    前記第１サイズの読み出しデータが格納されていたページとは別のページのデータエリアから誤り検出コードまたは誤り訂正コードを読み出し、
    前記第１サイズの読み出しデータと前記誤り検出コードまたは前記誤り訂正コードとの組みを１以上含む前記第１サイズの倍数と異なるサイズの転送データを前記ホストへ送信する、
    請求項１２に記載のストレージデバイス。
  16. 不揮発性メモリを有するストレージデバイスと接続されるホストであって、
    前記不揮発性メモリは、複数のページを含み、
    前記複数のページのそれぞれは、第１サイズのデータエリアと前記第１サイズよりも小さい冗長エリアとを含み、
    前記ストレージデバイスへのデータの書き込み時、書き込みデータの誤り検出コードまたは誤り訂正コードを前記第１サイズ毎に生成し、前記第１サイズの書き込みデータと前記誤り検出コードまたは前記誤り訂正コードとの組みを１以上含む、前記第１サイズの倍数と異なるサイズの転送データを前記ストレージデバイスへ送信する通信装置を具備する、
    ホスト。
  17. 前記通信装置は、前記ＵＦＳ仕様に準拠したフォーマットのＵＰＩＵを前記ストレージデバイスとの間で送受信するＵＦＳ層を有し、
    前記ＵＦＳ層は、データの書き込みを要求する、ＳＣＳＩ仕様に準拠したフォーマットのＳＣＳＩコマンドを格納した前記ＵＰＩＵの送信時、前記誤り検出コードまたは前記誤り訂正コードの第２サイズを前記第１サイズに加算して得られる第３サイズの倍数を前記ＵＰＩＵにおいて転送データ長として指定する、
    請求項１６に記載のホスト。
  18. 前記ストレージデバイスからのデータの読み出し時、前記ストレージデバイスからの転送データを前記第１サイズの読み出しデータと当該読み出しデータの誤り検出コードまたは誤り訂正コードとに分離し、前記誤り検出コードまたは前記誤り訂正コードを用いて、前記第１サイズの読み出しデータを検査する請求項１６に記載のホスト。
JP2021037486A 2021-03-09 2021-03-09 情報処理システム、ストレージデバイスおよびホスト Pending JP2022137811A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2021037486A JP2022137811A (ja) 2021-03-09 2021-03-09 情報処理システム、ストレージデバイスおよびホスト
US17/409,950 US11645149B2 (en) 2021-03-09 2021-08-24 Information processing system, storage device, and host

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2021037486A JP2022137811A (ja) 2021-03-09 2021-03-09 情報処理システム、ストレージデバイスおよびホスト

Publications (1)

Publication Number Publication Date
JP2022137811A true JP2022137811A (ja) 2022-09-22

Family

ID=83193864

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021037486A Pending JP2022137811A (ja) 2021-03-09 2021-03-09 情報処理システム、ストレージデバイスおよびホスト

Country Status (2)

Country Link
US (1) US11645149B2 (ja)
JP (1) JP2022137811A (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11860714B1 (en) * 2022-10-20 2024-01-02 Micron Technology, Inc. Error notification using an external channel
US12001279B2 (en) * 2022-10-20 2024-06-04 Micron Technology, Inc. Error protection for managed memory devices

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8145941B2 (en) 2006-10-31 2012-03-27 Hewlett-Packard Development Company, L.P. Detection and correction of block-level data corruption in fault-tolerant data-storage systems
US7934052B2 (en) * 2007-12-27 2011-04-26 Pliant Technology, Inc. System and method for performing host initiated mass storage commands using a hierarchy of data structures
US9389952B2 (en) 2008-06-18 2016-07-12 Super Talent Technology, Corp. Green NAND SSD application and driver
US8949684B1 (en) * 2008-09-02 2015-02-03 Apple Inc. Segmented data storage
JP4693893B2 (ja) * 2008-11-25 2011-06-01 株式会社日立製作所 記憶制御装置及び記憶制御装置の制御方法
US20100180182A1 (en) * 2009-01-09 2010-07-15 Seagate Technology Llc Data memory device and controller with interface error detection and handling logic
JP5066199B2 (ja) * 2010-02-12 2012-11-07 株式会社東芝 半導体記憶装置
WO2013022915A1 (en) * 2011-08-09 2013-02-14 Lsi Corporation I/o device and computing host interoperation
US9600359B2 (en) * 2012-05-31 2017-03-21 Hewlett Packard Enterprise Development Lp Local error detection and global error correction
JPWO2015029230A1 (ja) 2013-08-30 2017-03-02 株式会社日立製作所 記憶装置及びデータ制御方法
WO2015075837A1 (ja) 2013-11-25 2015-05-28 株式会社日立製作所 ストレージ装置及びその制御方法
US9929750B2 (en) * 2015-09-08 2018-03-27 Toshiba Memory Corporation Memory system
US10496484B2 (en) * 2016-08-05 2019-12-03 Sandisk Technologies Llc Methods and apparatus for error detection for data storage devices
TWI688965B (zh) * 2019-08-14 2020-03-21 群聯電子股份有限公司 資料寫入方法、記憶體控制電路單元及記憶體儲存裝置

Also Published As

Publication number Publication date
US11645149B2 (en) 2023-05-09
US20220291994A1 (en) 2022-09-15

Similar Documents

Publication Publication Date Title
US11175984B1 (en) Erasure coding techniques for flash memory
KR101660150B1 (ko) 물리 페이지, 논리 페이지, 및 코드워드 대응
KR101735866B1 (ko) 카피-백 동작을 수행하기 위한 방법 및 제어기
US10078460B2 (en) Memory controller utilizing scatter gather list techniques
US9015553B2 (en) Data integrity in memory controllers and methods
US8707134B2 (en) Data storage apparatus and apparatus and method for controlling nonvolatile memories
US8799745B2 (en) Storage control apparatus and error correction method
US20120005557A1 (en) Virtual copy and virtual write of data in a storage device
US20110041005A1 (en) Controller and Method for Providing Read Status and Spare Block Management Information in a Flash Memory System
US20110041039A1 (en) Controller and Method for Interfacing Between a Host Controller in a Host and a Flash Memory Device
US8762681B2 (en) Blocked based end-to-end data protection for extended count key data (ECKD)
US20160259687A1 (en) Storage system
US10102060B2 (en) Storage apparatus and data control method of storing data with an error correction code
JP2022137811A (ja) 情報処理システム、ストレージデバイスおよびホスト
US20120233382A1 (en) Data storage apparatus and method for table management
US10599365B2 (en) Storage system
US20180052632A1 (en) Storage system and storage control method
WO2020028801A1 (en) Error correction with scatter-gather list data management
JP4394533B2 (ja) ディスクアレイシステム
US11880592B2 (en) Memory system adjusting packet size and method
US10014983B2 (en) System, receiving device, and method
CN112579329A (zh) 快速处理uecc的方法及其存储设备
US20150301956A1 (en) Data storage system with caching using application field to carry data block protection information
CN116127479A (zh) 存储设备及其操作方法