JPS6398751A - メモリ診断方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要〕 プロセッサの動作レベルが最下位レベル状態に於いて、
他の割込みによる影響を受けないように動作レベルを最
上位レベルとして、メモリにテストデータを書込み、そ
のテストデータを読出して比較することにより、メモリ
が正常であるか否かをオンラインで診断するものである
。

〔産業上の利用分野〕

本発明は、オンライン状態でメモリが正常であるか否か
を診断するメモリ診断方式に関するものである。

メモリに異常があると、正しいデータを書込んでも、読
出したデータは誤りを含むものとなる。

従って、メモリが常に正常であることが必要であた、こ
の正常性を確認して、データ処理の信頼性を向上するこ
とが要望されている。

〔従来の技術〕

従来のメモリの診断方式としては、オフライン状態で、
テストデータをメモリに書込み、そのテストデータを読
出して比較し、順次全アドレスについて或いは特定の複
数のアドレスに対して行う方式が知られているが、プロ
セッサの処理を中断する必要がある。

又メモリにデータを書込む時に、そのデータをレジスタ
等にラッチしておき、メモリの指定アドレスにそのデー
タを書込んだ後に、直ちにそのデータを読出して、この
続出データと先にレジスタ等にラッチされている書込デ
ータとを比較し、一致すれば、そのメモリは正常である
と判断する方式も知られている。この従来の方式は、プ
ロセッサの処理を中断することなく、書込動作を行う毎
にメモリの正常性の確認を行うことができる。

〔発明が解決しようとする問題点〕

プロセッサの処理を中断せずにメモリの診断を行う従来
の方式に於いては、データの書込みを行う時にのみ、そ
の書込アドレスについての正常性を確認することができ
るが、データの書込みを行わないアドレスについては正
常性を確認することができない欠点があった。又連続し
たデータの書込みを行う場合には、データを書込む毎に
書込データと読出データとの比較を行った後、次のデー
タの書込みを行うことになり、書込動作が遅くなる欠点
があった。

本発明は、プロセッサの処理の空き時間を利用して、メ
モリ全体の正常性を確認できるようにすることを目的と
するものである。

〔問題点を解決するための手段〕

本発明のメモリ診断方式は、オンライン状態でメモリの
全アドレスに対して正常性を確認できるように診断する
ものであり、第１図を参照して説明する。プロセッサ１
と共通バス７を介してメモリ２が接続され、そのプロセ
ッサ１の動作レベルが最下位レベル状態の時に、その動
作レベルを最上位レベルに変更して、下位レベルの割込
みによる診断処理の中断が生じないようにし、プロセッ
サｌ内部の第１のレジスタ３からポインタ５によって指
示されたメモリ２の領域にテストデータを書込み、その
テストデータを読出してプロセッサ１内部の第２のレジ
スタ４にセントし、第１と第２とのレジスタ３．４の内
容を演算部６等により比較して、比較不一致の場合はメ
モリ２の異常として警報を出力し、比較一致の場合は正
常としてポインタ５を歩進し、動作レベルを最下位レベ
ルに戻すものであり、ポインタ５はプロセッサ１内部に
設けた場合を図示しているが、メモリ２上に形成するこ
ともできる。

〔作用〕

プロセッサ１の動作レベルが最下位レベルの時に、メモ
リ２の診断を例えば１ワード毎に行うものであり、最下
位レベルの状態で診断を開始すると、レベルの高い割込
みによって診断処理が中断されることがあるから、最上
位レベルに変更して診断処理を行うものである。診断処
理は、第１のレジスタ３にセットされたテストデータを
、ポインタ５によって指示されたメモリ２のアドレスに
書込み、そのテストデータを読出して第２のレジスタ４
にセットし、演算部６等により第１．第２のレジスタ３
．４の内容をビット対応に比較し、比較一致の場合はそ
のアドレスを正常と判定してポインタ５を歩進させ、動
作レベルを元の最下位レベルに戻すものである。従って
、ポインタ５を順次歩進させることにより、プロセッサ
１の動作レベルが最下位レベルの時を利用して、メモリ
２の全アドレスについて順次診断して、正常性を確認す
ることができる。

〔実施例〕

以下図面を参照して本発明の実施例について詳細に説明
する。

第２図は本発明の実施例の要部ブロック図であり、１１
はプロセッサ、１２はメモリ　（ＲＡＭ）、１３，１４
．１７はレジスタＡ、Ｂ、Ｃ，１５はポインタ、１６は
演算制御回路、１８は割込制御回路、１９はプリンタや
表示装置等の外部出力回路である０割込制御回路１８は
割込信号のレベルを判定し、そのレベルが現在の動作レ
ベルより上位の場合は、演算制御回路１６に割込処理を
行わせるものであり、演算制御回路１６からメモリ１２
の診断処理を開始する時に、最下位レベルの動作レベル
を最上位レベルに変更すると、割込制種回路１８は、緊
急割込み以外の割込みを禁止することになる。

又演算制御回路１６は、演算処理及び各部の制御を行う
ものであり、レジスタＡ１３にテストデータをセットし
、そのテストデータをメモリ１２に書込む制御、そのテ
ストデータを読出してレジスタＢ１４にセットする制御
、ポインタ１５の歩進制御、メモリ１２に格納されてい
るデータをレジスタＣ１７に退避させる制御及び外部出
力回路１９にタイプアウト或いは表示させるデータの出
力制御を行うものである。

又ポインタ１５は、前述のように、メモリ１２上に形成
することも可能である。又メモリ１２のデータを書込む
アドレスが０〜ｍであれば、スタートを０として１ワー
ドチエツクにより、正常と判定される毎に＋１され、エ
ンドｍとなると、次はスタートのＯに戻されるものであ
る。

第３図は本発明の実施例の動作説明図であり、最上位レ
ベルを０１最下位レベルをｎとして示し、動作レベルが
最下位レベルｎの時に、演算制御回路１６は、最上位レ
ベルＯに変更する。そして、演算制御回路１６は、ポイ
ンタ１５で指示されたメモリ１２のアドレスに格納され
ている１ワードのデータを読出してレジスタＣ１７に退
避させ、そのアドレスにレジスタＡ１３からテストデー
タを書込み、次に、そのテストデータを読出してレジス
タＢ１４にセットする。レジスタＡ１３に書込テストデ
ータ、レジスタＢ１４に読出テストデータがそれぞれセ
ットされていることになり、演算制御回路１６は両者の
比較による１ワードチエツクを行い、比較一致の場合は
正常と判定して、レジスタＣ１７に退避したデータをメ
モリ１２に戻し、ポインタ１５を歩進して、動作レベル
を元の最下位レベルｎに戻す。又比較不一致の場合は、
メモリ異常情報を外部出力回路１９に加え、メモリ異常
の警報を出力させる□。

メモリ１２が正常で、最下位レベルｎの動作レベルが継
続する場合、再びメモリ診断の為に最上位レベル０に変
更して、前に歩進されたポインタ１５の指示に従ったメ
モリ１２のアドレスに対してテストデータの書込み、読
出し、そられの比較によりｌワードチェックが行われる
。

又最下位レベルｎの時に、成るレベルの割込みがあると
、割込制御回路１８により演算制御回路１６が制御され
、例えば、処理プログラムαが実行される。そして、そ
の処理プログラムαの実行終了により再び動作レベルが
最下位レベルｎとなると、前述のメモリ診断の為の１ワ
ードチエツクの処理が行われる。又処理プログラムβに
ついても、処理プログラムαと同様に、動作レベルが最
下位レベルに戻された時に割込みが行われることにより
、実行される。

１ワードチエツクが行われて正常の場合に、ポインタ１
５が順次歩進されるから、メモリ１２の全アドレスに対
して繰り返し正常性の確認を行うことができる。

第４図は本発明の実施例のフローチャートであり、動作
レベルが最下位レベルか否かの判定が行われ■、最下位
レベルであると、メモリ診断が開始される■。先ず動作
レベルを最上位レベルにし■、割込制御回路１８に加え
られる緊急割込信号以外のレベルの割込みを禁止する。

そして、ポインタ１５で指示されるメキリ１２の領域の
記憶データを１ワード読出し、レジスタＣ１７に退避さ
せる■。そして、レジスタＡ１３から１ワードのテスト
データをポインタ１５で指示されるメモリ領域へ書込む
■。この書込まれたテストデータを読出してレジスタＢ
１４ヘセツトし■、レジスタＡ１３及びＢ１４の内容を
演算制御回路１６に於いて比較する■。

比較一致の場合は、ポインタＩ５を＋１し■、動作レベ
ルを元の最下位レベルに戻し■、１ワードチエツクを終
了する。又比較不一致の場合は、メモリ異常［相］と判
定し、外部出力回路１９により警報出力■を行う。

データ収集システム等に於いては、メモリ１２に収集デ
ータを格納し、プログラム１１によりそのデータを処理
するものであり、複数ワードのデータを収集する場合が
一触的であるが、このようなシステムに於いても、デー
タの収集時やデータ処理に影響を与えることなく、メモ
リ１２の全アドレスについて正常性のチェックを行うこ
とができる。

〔発明の効果〕

以上説明したように、本発明は、動作レベルが最下位レ
ベル状態に於いてメモリ２の診断を行うものであり、他
の割込みによる影響を受けないように、最上位レベルに
変更し、ポインタ５により指示されたメモリ２のアドレ
スにテストデータの書込み読出しを行い、その書込テス
トデータと読出テストデータとを比較して、一致してい
る場合は、正常と判定してポインタ５を歩進させ、不一
致の場合は、メモリ異常として警報を出力するものであ
り、プロセッサ１の内部レジスタ３．４を用いて診断を
行うものであるから、処理時間が短い利点があり、又第
１のレジスタ３．に任意のテストデータをセットできる
から、診断の信頼性を向上させる所望のテストデータを
用いることができる。又１ワ一ド単位等の単位でチェッ
クを行うものであるから、短時間でチェックが可能とな
り、他の処理に悪影響を与えることはない。そして、メ
モリ２の全アドレスについて繰り返しチェ７りを行うこ
とができるから、メモリの異常を早期に発見できる利点
がある。

【図面の簡単な説明】 第１図は本発明の原理ブロック図、第２図は本発明の実
施例の要部ブロック図、第３図は本発明の実施例の動作
説明図、第４図は本発明の実施例のフローチャートであ
る。 １はプロセッサ、２はメモリ、３．４は第１及び第２の
レジスタ、５はポインタ、６は演算部、７は共通バス、
１１はプロセッサ、１２はメモリ、１３，１４．１７は
レジスタＡ、Ｂ、Ｃ，１５はポインタ、１６は演算制御
回路、１８は割込制御回路、１９は外部出力回路である
。

Claims (1)

1. 【特許請求の範囲】 プロセッサ（１）とメモリ（２）とを備えたシステムに
   於いて、 動作レベルが最下位レベル状態に於いて、該動作レベル
   を最上位レベルに変更して、前記プロセッサ（１）内部
   の第１のレジスタ（３）からポインタ（５）によって指
   示された前記メモリ（２）の領域にテストデータを書込
   み、 該メモリ（２）から該テストデータを読出して前記プロ
   セッサ（１）内部の第２のレジスタ（４）にセットし、 前記第１及び第２のレジスタ（３）、（４）の内容を比
   較して、比較不一致の場合は前記メモリ（２）の異常と
   して警報を出力し、比較一致の場合は正常として前記ポ
   インタ（５）を歩進し、動作レベルを最下位レベルに戻
   す ことを特徴とするメモリ診断方式。