JPH02204839A - 情報処理装置 - Google Patents
情報処理装置Info
- Publication number
- JPH02204839A JPH02204839A JP1024608A JP2460889A JPH02204839A JP H02204839 A JPH02204839 A JP H02204839A JP 1024608 A JP1024608 A JP 1024608A JP 2460889 A JP2460889 A JP 2460889A JP H02204839 A JPH02204839 A JP H02204839A
- Authority
- JP
- Japan
- Prior art keywords
- error
- exception
- detected
- output
- decoder
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000004044 response Effects 0.000 claims abstract description 4
- 238000001514 detection method Methods 0.000 claims description 24
- 230000010365 information processing Effects 0.000 claims description 7
- 230000002401 inhibitory effect Effects 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000003213 activating effect Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Landscapes
- Retry When Errors Occur (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
皮丘カ1
本発明は情報処理装置に関し、特に情報処理装置に設け
られた命令コードメモリデコーダのソフトエラー時のリ
トライ処理に関する。
られた命令コードメモリデコーダのソフトエラー時のリ
トライ処理に関する。
従】I1街
従来、情報処理装置においては、命令コードにより索引
され、各命令に対応して例外情報および各命令の第1ス
テツプでの先行制御ユニットの制御情報などを保持する
R A M (Random Access He−1
ory )デコーダの出力にエラーが検出されると、す
ぐにE I F (Error Indicate F
lag )を点灯し、該エラーの検出が診断プロセッサ
(DGP)を介してサービスプロセッサ(SVP)に通
知され、該エラーに対するエラー処理が行われていた。
され、各命令に対応して例外情報および各命令の第1ス
テツプでの先行制御ユニットの制御情報などを保持する
R A M (Random Access He−1
ory )デコーダの出力にエラーが検出されると、す
ぐにE I F (Error Indicate F
lag )を点灯し、該エラーの検出が診断プロセッサ
(DGP)を介してサービスプロセッサ(SVP)に通
知され、該エラーに対するエラー処理が行われていた。
一般的に、メモリの障害としてはα線などの通過により
データ化けを起してしまうソフトエラーおよびハードウ
ェアの故障の2タイプの障害があり、ソフトエラーの場
合にはハードウェア自体の障害とは異なり、メモリに再
度データを書込むことにより正常な動作を行うことがで
きる。
データ化けを起してしまうソフトエラーおよびハードウ
ェアの故障の2タイプの障害があり、ソフトエラーの場
合にはハードウェア自体の障害とは異なり、メモリに再
度データを書込むことにより正常な動作を行うことがで
きる。
このような従来の情報処理装置では、命令コードにより
索引され、各命令に対応して例外情報などを保持するR
AMデコーダの出力エラーがソフトエラーの場合でも、
すぐにEIFを点灯し、診断プロセッサ経由でサービス
プロセッサに該エラーの検出を通知してエラー処理を行
っていたので、このエラー処理が行われているときに、
演算系でデータエラーが発生した命令の実行が行われ、
リトライ処理が不可能になる確率が非常に高いという欠
点がある。
索引され、各命令に対応して例外情報などを保持するR
AMデコーダの出力エラーがソフトエラーの場合でも、
すぐにEIFを点灯し、診断プロセッサ経由でサービス
プロセッサに該エラーの検出を通知してエラー処理を行
っていたので、このエラー処理が行われているときに、
演算系でデータエラーが発生した命令の実行が行われ、
リトライ処理が不可能になる確率が非常に高いという欠
点がある。
九肌ム■貝
本発明は上記のような従来のものの欠点を除去すべくな
されたもので、メモリデコーダの出力エラーがソフトエ
ラーの場合に、容易にリトライ処理を可能とすることが
できる情報処理装置の提供を目的とする。
されたもので、メモリデコーダの出力エラーがソフトエ
ラーの場合に、容易にリトライ処理を可能とすることが
できる情報処理装置の提供を目的とする。
i肌五璽羞
本発明による情報処理装置は、入力された命令を解読す
るメモリデコーダと、前記メモリデコーダの出力エラー
を検出する検出手段と、前記検出手段により前記出力エ
ラーが検出されたときに例外信号を発生する発生手段と
、前記例外信号に応答して前記出力エラーが検出された
命令の実行を抑止し、該命令からリトライ処理を行う手
段とを有することを特徴とする。
るメモリデコーダと、前記メモリデコーダの出力エラー
を検出する検出手段と、前記検出手段により前記出力エ
ラーが検出されたときに例外信号を発生する発生手段と
、前記例外信号に応答して前記出力エラーが検出された
命令の実行を抑止し、該命令からリトライ処理を行う手
段とを有することを特徴とする。
x1■
次に、本発明の一実施例について図面を参照して説明す
る。
る。
第1図は本発明の一実施例の構成を示すブロック図であ
る0図において、先行制御ユニット1内のレジスタ11
に命令語が供給されると、先行制御ユニット1において
はレジスタ11に保持された命令語により実行アドレス
の生成、およびメモリバッファユニット2へ通知するメ
モリ5へのアクセス要求コードなどの生成が行われ、同
時に該命令語の命令コードにより各命令に対応した例外
検出指定フィールドなどが格納された命令コードRAM
デコーダ(以下RAMデコーダとする)12が索引され
る。
る0図において、先行制御ユニット1内のレジスタ11
に命令語が供給されると、先行制御ユニット1において
はレジスタ11に保持された命令語により実行アドレス
の生成、およびメモリバッファユニット2へ通知するメ
モリ5へのアクセス要求コードなどの生成が行われ、同
時に該命令語の命令コードにより各命令に対応した例外
検出指定フィールドなどが格納された命令コードRAM
デコーダ(以下RAMデコーダとする)12が索引され
る。
RAMデコーダ12は命令コードによる索引によって、
該命令語に対応した例外検出に関する必要な情報(命令
語の特定ビットが“0″か否かをみることによって例外
を検出するよう指示する情報など)を例外検出報告回路
13に通知する。
該命令語に対応した例外検出に関する必要な情報(命令
語の特定ビットが“0″か否かをみることによって例外
を検出するよう指示する情報など)を例外検出報告回路
13に通知する。
このとき、RAMデコーダ12からの出力がエラー検出
回路14においてパリティチエツクなどによりチエツク
され、このチエツクの結果(以下RAM出力エラーチエ
ツク結果とする)が例外検出報告回路13に通知される
。
回路14においてパリティチエツクなどによりチエツク
され、このチエツクの結果(以下RAM出力エラーチエ
ツク結果とする)が例外検出報告回路13に通知される
。
例外検出報告回路13はRAMデコーダ12から例外検
出に関する必要な情報を受取ると、該命令語および各モ
ードなどにより例外が発生したか否かを検出する。
出に関する必要な情報を受取ると、該命令語および各モ
ードなどにより例外が発生したか否かを検出する。
また、例外検出報告口F#113はエラー検出回路14
からのRAM出力エラーチエツク結果によりRAMデコ
ーダ12の出力にエラーが検出されていないことを知る
と、該命令語に例外が発生していなければ、例外が発生
していないことを制御ユニット4に通知し、また該命令
語に例外が発生していれば、最も優先順位の高い例外に
どのような種類の例外かを示す例外コードを付与して制
御ユニット4に通知する。
からのRAM出力エラーチエツク結果によりRAMデコ
ーダ12の出力にエラーが検出されていないことを知る
と、該命令語に例外が発生していなければ、例外が発生
していないことを制御ユニット4に通知し、また該命令
語に例外が発生していれば、最も優先順位の高い例外に
どのような種類の例外かを示す例外コードを付与して制
御ユニット4に通知する。
制御ユニット4では例外検出報告回路13からの通知に
より例外の発生を知ると、例外コードに対応する例外制
御ファームウェアが起動さiしる。
より例外の発生を知ると、例外コードに対応する例外制
御ファームウェアが起動さiしる。
さらに、例外検出報告回路13はエラー検出回路14か
らのRAM出力エラーチエツク結果によりRAMデコー
ダ12の出力にエラーが検出されたことを知ると、RA
Mデコーダ12の出力にエラーが検出されたことを示す
例外コードを付与して制御ユニット4に通知し、制御ユ
ニット4で該例外コードに対応する例外制御ファームウ
ェアが起動される。
らのRAM出力エラーチエツク結果によりRAMデコー
ダ12の出力にエラーが検出されたことを知ると、RA
Mデコーダ12の出力にエラーが検出されたことを示す
例外コードを付与して制御ユニット4に通知し、制御ユ
ニット4で該例外コードに対応する例外制御ファームウ
ェアが起動される。
すなわち、制御ユニット4は該例外コードに対応する例
外制御ファームウェアの起動により、メモリバッファユ
ニット2および演算ユニット3を制御してエラー検出回
路14でエラーが検出された命令の実行を抑止する。
外制御ファームウェアの起動により、メモリバッファユ
ニット2および演算ユニット3を制御してエラー検出回
路14でエラーが検出された命令の実行を抑止する。
この後に、RAMデコーダ12の出力にエラーが検出さ
れたことにより通知されてきた例外であることから、制
御ユニット4はRAMデコーダ12の内容を再ロードし
てリトライ処理を行う。
れたことにより通知されてきた例外であることから、制
御ユニット4はRAMデコーダ12の内容を再ロードし
てリトライ処理を行う。
このとき、RAMデコーダ12の出力エラーがソフトエ
ラーであるならば、このRAMデコーダ12の出力エラ
ーに対しては100%リトライ可能となる。
ラーであるならば、このRAMデコーダ12の出力エラ
ーに対しては100%リトライ可能となる。
このように、エラー検出回路14においてRAMデコー
ダ12の出力にエラーが検出されたとき、該エラーを最
も優先順位の高い例外であるかのように例外検出報告回
路13から制御ユニット4に通知し、制御ユニット4に
より該エラーが発生した命令の実行を抑止するとともに
、RAMデコーダ12の内容を再ロードしてリトライ処
理を行うようにすることによって、簡単なハードウェア
の追加により、ソフトエラーによるRAMデコーダ12
の内容のデータ化けてエラーが検出された場合でも、R
AMデコーダ12の内容を再ロードすることによりデー
タ化けを直して容易にリトライ処理を可能とすることが
できる。
ダ12の出力にエラーが検出されたとき、該エラーを最
も優先順位の高い例外であるかのように例外検出報告回
路13から制御ユニット4に通知し、制御ユニット4に
より該エラーが発生した命令の実行を抑止するとともに
、RAMデコーダ12の内容を再ロードしてリトライ処
理を行うようにすることによって、簡単なハードウェア
の追加により、ソフトエラーによるRAMデコーダ12
の内容のデータ化けてエラーが検出された場合でも、R
AMデコーダ12の内容を再ロードすることによりデー
タ化けを直して容易にリトライ処理を可能とすることが
できる。
尚、本発明の一実施例では各命令に対応した例外検出指
定フィールドなどが格納されたRAMデコーダ12につ
いて述べたが、先行制御ユニットにおけるアドレス生成
などの制御を行うRAMデコーダなどにも適用すること
ができ、これに限定されない。
定フィールドなどが格納されたRAMデコーダ12につ
いて述べたが、先行制御ユニットにおけるアドレス生成
などの制御を行うRAMデコーダなどにも適用すること
ができ、これに限定されない。
九肌曵夏1
以上説明したように本発明によれば、メモリデコーダの
出力エラーが検出されたときに例外信号を発生し、該例
外信号に応答して出力エラーが検出された命令の実行を
抑止し、該命令からリトライ処理を行うようにすること
によって、メモリデコーダの出力エラーがソフトエラー
の場合に、容易にリトライ処理を可能とすることができ
るという効果がある。
出力エラーが検出されたときに例外信号を発生し、該例
外信号に応答して出力エラーが検出された命令の実行を
抑止し、該命令からリトライ処理を行うようにすること
によって、メモリデコーダの出力エラーがソフトエラー
の場合に、容易にリトライ処理を可能とすることができ
るという効果がある。
第1図は本発明の一実施例の構成を示すブロック図であ
る。 主要部分の符号の説明 1・・・・・・先行制御ユニット 4・・・・・・制御ユニット 12・・・・・・命令コードRAMデコーダ13・・・
・・・例外検出報告回路 14・・・・・・エラー検出回路
る。 主要部分の符号の説明 1・・・・・・先行制御ユニット 4・・・・・・制御ユニット 12・・・・・・命令コードRAMデコーダ13・・・
・・・例外検出報告回路 14・・・・・・エラー検出回路
Claims (1)
- (1)入力された命令を解読するメモリデコーダと、前
記メモリデコーダの出力エラーを検出する検出手段と、
前記検出手段により前記出力エラーが検出されたときに
例外信号を発生する発生手段と、前記例外信号に応答し
て前記出力エラーが検出された命令の実行を抑止し、該
命令からリトライ処理を行う手段とを有することを特徴
とする情報処理装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1024608A JPH02204839A (ja) | 1989-02-02 | 1989-02-02 | 情報処理装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1024608A JPH02204839A (ja) | 1989-02-02 | 1989-02-02 | 情報処理装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH02204839A true JPH02204839A (ja) | 1990-08-14 |
Family
ID=12142863
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1024608A Pending JPH02204839A (ja) | 1989-02-02 | 1989-02-02 | 情報処理装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH02204839A (ja) |
-
1989
- 1989-02-02 JP JP1024608A patent/JPH02204839A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5274646A (en) | Excessive error correction control | |
EP1224548B1 (en) | System and method improving fault isolation and diagnosis in computers | |
JPH02135536A (ja) | チエツクポイント再試行機構 | |
JP3068009B2 (ja) | 冗長化メモリのエラー訂正機構 | |
EP1703393B1 (en) | Error notification method and apparatus for an information processing system carrying out mirror operation | |
JPH02204839A (ja) | 情報処理装置 | |
JP3025504B2 (ja) | 情報処理装置 | |
JPH05225077A (ja) | Eccを保持したメモリ制御回路のハードエラー検出方式 | |
JPH05289946A (ja) | メモリ制御方式 | |
JPH06110721A (ja) | メモリ制御装置 | |
JPH0365743A (ja) | 主記憶装置の故障発見方法 | |
JP2924732B2 (ja) | 情報処理装置の自己診断方法 | |
JPH05134938A (ja) | メモリ制御装置 | |
JP2786215B2 (ja) | 再開処理制御方式 | |
JPH0392950A (ja) | マイクロプログラム制御装置 | |
JPH0535611A (ja) | 情報処理装置 | |
JPH0135369B2 (ja) | ||
JPH0981465A (ja) | 主記憶制御装置 | |
JPH10187202A (ja) | マイクロプロセッサ制御装置 | |
JPH01236332A (ja) | エラー検出方式 | |
JPS60110047A (ja) | エラ−訂正方式 | |
JPH0793171A (ja) | メモリアクセスにおける障害処理方法 | |
JPH04184550A (ja) | 情報処理装置 | |
JPH0488436A (ja) | 疑似障害制御方式 | |
JPH0371236A (ja) | エラー検出システム |