JPH0793171A - メモリアクセスにおける障害処理方法 - Google Patents

Abstract

(57)【要約】 【目的】 メモリアクセス時に発生した障害によるシス
テムダウンを防止する。 【構成】 メモリをアクセスするアドレスの誤りを検出
する第１の検出手段と、メモリに記憶されたデータの読
出し時に、該データの書き込み時のアドレス誤りを検出
する第２の検出手段とを有し、前記第１、第２の検出手
段のいずれかが書き込みアドレスの誤りを検出した場合
には、障害が発生したことおよび障害の発生アドレスと
をメモリをアクセスした処理装置に通知し、現在のメモ
リアクセスを含む処理を終了させて次の処理に進ませ
る。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、メモリ装置を有した計
算機システムに使用するメモリアクセスにおける障害処
理方法に関する。

【０００２】

【従来の技術】近年、命令を処理するプロセッサの多重
化により処理の並列化が進み、複数の処理がメモリをア
クセスするようになってきており、メモリに不正なデー
タが存在すると、どの処理に影響を与えるかの判断がで
きないため、システムを停止させなければならないとい
う事態が生じる。

【０００３】この不正なデータが存在することによるシ
ステムの停止を防ぐため、一般的には、不正なデータを
書き込まないように、メモリ書き込み動作時に、書き込
みデータ及び書き込みアドレスの誤りを検出する手段を
設け、該検出手段が誤りを検出したときには書き込み動
作の抑止を行い、その書き込みを行った処理だけを強制
終了させる、などを行っていることは周知である。この
場合の検出手段として、例えばパリティチェックを用い
るものが知られている。

【０００４】しかし、上記検出手段が誤りを検出する場
所によっては、書き込み動作を抑止できない場合もあ
り、この時には、不正なデータを書き込んでしまうた
め、システムを停止させなければならない。

【０００５】また、不正なデータが存在することによる
システムの停止を防ぐための別の方法として、不正なデ
ータを使用しないように、メモリ読み出し動作時に、読
み出しアドレスの誤りを検出する手段と、読み出しデー
タの誤りを検出訂正し、書き込み時のアドレス誤りを検
出する手段を設け、これら検出手段が訂正可能な読み出
しデータ誤りを検出したときは、データを訂正して処理
を継続するようにし、また読み出しアドレスの誤り、ま
たは訂正不可能な読み出しデータ誤り及び書き込み時の
アドレス誤りを検出したときには、その読み出しを行っ
た処理だけを強制終了させるといった方法がある。

【０００６】この場合の読み出しアドレスの誤り検出手
段として、例えば、パリティチェックを用いるものの他
に、例えば特公昭６３−５１２９９号公報に記載されて
いるように、書き込み時に、書き込みデータと書き込み
アドレスの両方から生成した冗長な符号を書き込みデー
タに付加してメモリに書き込むことにより、読み出し時
に、読み出したデータ及び符号と、読み出しアドレスか
ら、誤りを検出する（アドレス込みＥＣＣ）方法があ
る。

【０００７】

【発明が解決しようとする課題】しかし、上記の方法で
は、誤ったアドレスにデータを書き込んでしまった場
合、本来書き込むべきであったアドレスからデータを読
み出したときには、データ不正であることが検出できな
いため、この不正データを使用してしまい、プログラム
暴走等の恐れがある。

【０００８】本発明の目的は、メモリアクセスに関する
上記問題点を改善し、メモリアクセス時に発生した障害
によるシステムダウンを防止することができるメモリア
クセスにおける障害処理方法を提供することにある。

【０００９】

【課題を解決するための手段】上記目的を達成するた
め、本発明では、メモリをアクセスするアドレスの誤り
を検出する第１の検出手段と、メモリに記憶されたデー
タの読出し時に、該データの書き込み時のアドレス誤り
を検出する第２の検出手段とを有し、前記第１、第２の
検出手段のいずれかが書き込みアドレスの誤りを検出し
た場合には、障害が発生したことおよび障害の発生アド
レスとをメモリをアクセスした処理装置に通知し、現在
のメモリアクセスを含む処理を終了させて次の処理に進
ませることを特徴とする。

【００１０】また、前記第１の検出手段が書き込みアド
レスの誤りを検出した場合には、再書き込みを行い、再
書き込みが成功したならば前記処理装置に処理を継続さ
せ、再書き込みが失敗したならば、障害が発生したこと
および障害の発生アドレスとをメモリをアクセスした処
理装置に通知し、現在のメモリアクセスを含む処理を終
了させて次の処理に進ませることを特徴とする。

【００１１】

【作用】上記手段によれば、書き込みアドレスの誤りが
検出された場合には、障害が発生したことおよび障害の
発生アドレスとをメモリをアクセスした処理装置に通知
し、現在のメモリアクセスを含む処理を終了させて次の
処理に進ませるので、誤ったアドレスにデータ書き込ん
でしまった場合の影響が及ぶ範囲を書き込み時のアドレ
スに障害が発生した処理と、該誤ったアドレスからデー
タを読みだす処理に限定することができる。

【００１２】また、本来書き込むべきであったアドレス
に対してデータを再書き込みすることにより、書き込み
時のアドレスに障害が発生した処理を継続実行させるこ
とができるため、この場合の影響が及ぶ範囲を上記誤っ
たアドレスからデータを読みだす処理に限定することが
できる。従って、メモリ書き込み動作時のアドレスに障
害が発生し、誤ったアドレスにデータ書き込んでしまっ
た場合でもシステムを停止させることなく処理を継続で
きる。

【００１３】

【実施例】以下、本発明の一実施例を図面により詳細に
説明する。

【００１４】なお、以下の実施例では、読み書きアドレ
スをチェックする手段としてパリティチェックを用い、
読み出し動作時に書き込み時のアドレス誤りを検出する
手段として、書き込みデータにアドレス込みのチェック
ビットを付加する方法（アドレス込みＥＣＣ）を使用す
る。

【００１５】図１は、本発明を適用する計算機システム
の一実施例を示す概略ブロック構成図である。

【００１６】この計算機システムは、命令を処理する命
令処理装置１、内部のメモリ群２０をアクセスするメモ
リ装置２、障害発生時の処理を行う障害処理装置３とか
ら構成されている。

【００１７】メモリ書き込み動作の概略手順は以下の通
りである。

【００１８】命令処理装置１からのメモリ書き込み要求
及びそれに伴う書き込みデータと書き込みアドレスを受
けて、メモリ装置２はメモリ群２０の指定されたアドレ
スにデータを書き込み、異常がなければ、命令処理装置
１に書き込み終了報告をする。

【００１９】メモリ読み出し動作の概略手順は以下の通
りである。

【００２０】命令処理装置１からのメモリ読み出し要求
及びそれに伴う読み出しアドレスを受けて、メモリ装置
２はメモリ群２０の指定されたアドレスからデータを読
み出し、異常がなければ、命令処理装置１に読み出しデ
ータを送るとともに、読み出し終了報告をする。

【００２１】上記書き込み及び読み出し動作において異
常（障害）があった場合、メモリ装置２からの障害処理
要求を受けて、障害処理装置３は障害処理を行い、メモ
リ装置２を介して命令処理装置１に障害報告を行う。

【００２２】図２は図１の計算機システムにおいて、メ
モリ装置２の中の書き込み時に動作する部分について詳
細に示したブロック構成図である。

【００２３】メモリ装置２はメモリ群２０、アドレス分
配回路２１、チェックビット生成回路２２、メモリ制御
回路２３、パリティチェック（ＰＣ）回路２４、２５
０、２５１、論理和（ＯＲ）回路２６、否定（ＮＯＴ）
回路２７、及び論理積（ＡＮＤ）回路２８により構成さ
れる。

【００２４】書き込み動作の手順は以下の通りである。

【００２５】チェックビット生成回路２２は入力された
書き込みアドレス及び書き込みデータからチェックビッ
ト２２０を生成する。アドレス分配回路２１は入力され
た書き込みアドレスをメモリ群２０に書き込むための物
理的なアドレスに変換し、メモリ群２０に分配する。メ
モリ制御回路２３は書き込み要求によりメモリ制御信号
２３０を生成してメモリ群２０に書き込みデータ及びチ
ェックビット２２０を書き込み、書き込みが終了したな
らば書き込み終了報告信号２３１を出力する。

【００２６】障害発生時の処理は以下の通りである。

【００２７】（１）入力された書き込みアドレスに誤り
があった場合 ＰＣ回路２４がこれを検出し、エラー信号２４０により
メモリ制御回路２３の動作を停止させて書き込み動作を
抑止すると共に、障害処理装置３に障害処理要求を行
う。障害処理要求を受けた障害処理装置３は障害が発生
したアドレスを記録した後、メモリ装置２を介して命令
処理装置１に書き込み障害報告を行う。

【００２８】障害報告を受けた命令処理装置１は、障害
が発生した処理を終了して次の処理に進み、以降の処理
で障害が発生したアドレスを使用しないようにする。

【００２９】（２）メモリ群２０に書き込む時のアドレ
スに誤りがあった場合 ＰＣ回路２５０、２５１がこれを検出し、これらのエラ
ー信号をＯＲ回路２６で論理和をとったパリティエラー
信号２６０により障害処理装置３に障害処理要求を行う
と共に、このパリティエラー信号２６０をＮＯＴ回路２
７で反転してＡＮＤ回路２８に入力することにより書き
込み終了報告信号２３１を抑止する。

【００３０】障害処理要求を受けた障害処理装置３は、
障害が発生したアドレスを記録した後、メモリ装置２を
介して命令処理装置１に書き込み障害報告を行う。

【００３１】障害報告を受けた命令処理装置１は、障害
が発生した処理を終了して次の処理に進み、以降の処理
で障害が発生したアドレスを使用しないようにする。

【００３２】図３は図１におけるメモリ装置２の中の読
み出し時に動作する部分を詳細に示したブロック構成図
である。

【００３３】ここでは図２に示した回路の他に、ＡＮＤ
回路２９、エラー検出訂正（ＥＣＣ）回路２Ａ、ＮＯＴ
回路２Ｂが新たに設けられている。

【００３４】読み出し動作の手順は以下の通りである。

【００３５】アドレス分配回路２１は入力された読み出
しアドレスをメモリ群２０から読み出すための物理的な
アドレスに変換し、メモリ群２０に分配する。メモリ制
御回路２３は読み出し要求によりメモリ制御信号２３０
を生成してメモリ群２０からデータ２００を読み出し、
ＥＣＣ回路２Ａがこのデータ２００をチェックして、不
正がなければ読み出しデータを送出し、読み出しが終了
するとメモリ制御回路２３は読み出し終了報告信号２３
２を出力する。

【００３６】障害発生時の処理は以下の通りである。

【００３７】（１）入力された読み出しアドレスに誤り
があった場合 ＰＣ回路２４がこれを検出し、エラー信号２４０により
メモリ制御回路２３の動作を停止させて読み出し動作を
抑止すると共に、障害処理装置３に障害処理要求を行
う。障害処理要求を受けた障害処理装置３は障害が発生
したアドレスを記録した後、メモリ装置２を介して命令
処理装置１に読み出し障害報告を行う。

【００３８】障害報告を受けた命令処理装置１は、障害
が発生した処理を終了して次の処理に進む。

【００３９】（２）メモリ群２０から読み出す時のアド
レスに誤りがあった場合 ＰＣ回路２５０、２５１がこれを検出し、これらのエラ
ー信号をＯＲ回路２６で論理和をとったパリティエラー
信号２６０により障害処理装置３に障害処理要求を行う
と共に、このパリティエラー信号２６０をＮＯＴ回路２
７で反転してＡＮＤ回路２９に入力することにより読み
出し終了報告信号２３２を抑止する。

【００４０】障害処理要求を受けた障害処理装置３は、
障害が発生したアドレスを記録した後、メモリ装置２を
介して命令処理装置１に読み出し障害報告を行う。

【００４１】障害報告を受けた命令処理装置１は、障害
が発生した処理を終了して次の処理に進む。

【００４２】（３）メモリ群２０から読み出したデータ
に訂正可能な誤りがあった場合 ＥＣＣ回路２Ａがこれを検出し、データを訂正して読み
出しデータを送出すると共に、訂正可能エラー信号２Ａ
０により障害処理装置３に障害処理要求を行う。障害処
理要求を受けた障害処理装置３は、エラーが発生したア
ドレスを記録する。

【００４３】（４）メモリ群２０から読み出したデータ
に訂正不可能な誤り、または、そのデータを書き込む時
のアドレスに誤りがあった場合 ＥＣＣ回路２Ａがこれを検出し、訂正不可能エラー信号
２Ａ１により障害処理装置３に障害処理要求を行うと共
に、この訂正不可能エラー信号２Ａ１をＮＯＴ回路２Ｂ
で反転してＡＮＤ回路２９に入力することにより読み出
し終了報告信号２３２を抑止する。

【００４４】障害処理要求を受けた障害処理装置３は、
障害が発生したアドレスを記録した後、メモリ装置２を
介して命令処理装置１に読み出し障害報告を行う。

【００４５】障害報告を受けた命令処理装置１は、障害
が発生した処理を終了して次の処理に進む。

【００４６】次に、本発明の別の実施例について図４を
用いて説明する。

【００４７】図４に示す第２の実施例は、図２における
書き込みアドレス及び書き込みデータの入力部に、アド
レスバッファ２Ｃ、データバッファ２Ｄを追加し、さら
に書き込み終了報告信号の出力部にＡＮＤ回路２Ｅを追
加したものである。

【００４８】メモリ群２０に書き込む時のアドレスに誤
りがあった場合の処理は以下の通りである。

【００４９】（１）ＰＣ回路２５０、２５１がこれを検
出し、これらのエラー信号をＯＲ回路２６で論理和をと
ったパリティエラー信号２６０により障害処理装置３に
障害処理要求を行うと共に、このパリティエラー信号２
６０をＮＯＴ回路２７で反転してＡＮＤ回路２８に入力
することにより書き込み終了報告信号２３１を抑止す
る。

【００５０】（２）障害処理要求を受けた障害処理装置
３は障害が発生したアドレスを記録し、 ＡＮＤ回路２
Ｅに書き込み終了報告抑止信号を出力した後、ＰＣ回路
２５０、 ２５１をリセットして、メモリ制御回路２
３、アドレスバッファ２Ｃ，データ バッファ２Ｄに再
書き込み要求信号を出力する。

【００５１】（３）再書き込み要求信号を受けて、アド
レスバッファ２Ｃ、データバッファ２Ｄは、それぞれア
ドレス、データを出力し、また、メモリ制御回路２３は
メモリ制御信号２３０を出力して再書き込みを行う。

【００５２】（４）再書き込みが成功してＰＣ回路２５
０、２５１がエラーを検出しなかった場合、障害処理装
置３はＡＮＤ回路２Ｅの出力抑止を解除し、命令処理装
置１はこの書き込み終了報告信号により、処理を継続す
る。

【００５３】（５）再書き込みが失敗してＰＣ回路２５
０、２５１がエラーを検出した場合、障害処理装置３は
メモリ装置２を介して命令処理装置１に書き込み障害報
告を行う。

【００５４】障害報告を受けた命令処理装置１は、障害
が発生した処理を終了して次の処理に進み、以降の処理
で障害が発生したアドレスを使用しないようにする。

【００５５】なお、説明は省略するが、メモリ群２０か
らデータを読み出す時のアドレスに誤りがあった場合で
も書き込みの場合と同様にアドレスバッファを用いて再
読み出しを行い、再読み出しが成功した場合、命令処理
装置１は処理を継続し、また、再読み出しが失敗した場
合、命令処理装置１は障害が発生した処理を終了して次
の処理に進むように構成されている。

【００５６】

【発明の効果】以上説明したように本発明によれば、書
き込みアドレスの誤りが検出された場合には、障害が発
生したことおよび障害の発生アドレスとをメモリをアク
セスした処理装置に通知し、現在のメモリアクセスを含
む処理を終了させて次の処理に進ませるので、メモリ書
き込み動作時のアドレスに障害が発生し、誤ったアドレ
スにデータ書き込んでしまった場合の影響が及ぶ範囲を
書き込み時のアドレスに障害が発生した処理と、該誤っ
たアドレスからデータを読みだす処理に限定することが
できる。

【００５７】また、本来書き込むべきであったアドレス
に対してデータを再書き込みすることにより、書き込み
時のアドレスに障害が発生した処理を継続実行させるこ
とができるため、この場合の影響が及ぶ範囲を上記誤っ
たアドレスからデータを読みだす処理に限定することが
できる。従って、メモリ書き込み動作時のアドレスに障
害が発生し、誤ったアドレスにデータ書き込んでしまっ
た場合でもシステムを停止させることなく処理を継続で
き、計算機システムの信頼性を向上させることができる
といった効果がある。

【図面の簡単な説明】

【図１】本発明の一実施例を示す計算機システムの概略
ブロック構成図である。

【図２】図１のメモリ装置の中の書き込み時に動作する
部分について詳細に示したブロック構成図である。

【図３】図１のメモリ装置の中の読み出し時に動作する
部分について詳細に示したブロック構成図である。

【図４】本発明の別の実施例を示す計算機システムのブ
ロック構成図である。

【符号の説明】

１…命令処理装置、２…メモリ装置、３…障害処理装
置、２０…メモリ群、２１…アドレス分配回路、２２…
チェックビット生成回路、２３…メモリ制御回路、２４
…パリティチェック回路、２Ａ…エラー検出訂正回路、
２Ｃ…アドレスバッファ、２Ｄ…データバッファ。

Claims (2)

【特許請求の範囲】
1. 【請求項１】 メモリをアクセスするアドレスの誤りを
   検出する第１の検出手段と、メモリに記憶されたデータ
   の読出し時に、該データの書き込み時のアドレス誤りを
   検出する第２の検出手段とを有し、前記第１、第２の検
   出手段のいずれかが書き込みアドレスの誤りを検出した
   場合には、障害が発生したことおよび障害の発生アドレ
   スとをメモリをアクセスした処理装置に通知し、現在の
   メモリアクセスを含む処理を終了させて次の処理に進ま
   せることを特徴とするメモリアクセスにおける障害処理
   方法。
2. 【請求項２】 前記第１の検出手段が書き込みアドレス
   の誤りを検出した場合には、再書き込みを行い、再書き
   込みが成功したならば前記処理装置に処理を継続させ、
   再書き込みが失敗したならば、障害が発生したことおよ
   び障害の発生アドレスとをメモリをアクセスした処理装
   置に通知し、現在のメモリアクセスを含む処理を終了さ
   せて次の処理に進ませることを特徴とするメモリアクセ
   スにおける障害処理方法。