JPH03111953A - メモリアドレスの障害検出方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、特に記憶装置におけるメモリアドレスの障害
検出方法に関する。

〔従来の技術〕

従来、記憶装置におけるメモリアドレスに関する部分の
障害チエツクには、例えば特開昭５５−８６１７号公報
に記載されているように、エラー訂正コード（ＦＣＣ）
もしくはパリティピットを使用する方法がとられていた
ゆその場合、メモリ上へ格納しようとするデータおよび
アドレスを合わせてＦＣＣもしくはパリティを作成し、
これをデータに付加してメモリへ格納する。メモリから
データを読み出す場合、メモリに書き込んだデータに付
いているＦＣＣもしくはパリティ部分により、データお
よびアドレスの障害の有無をチエツクする。

〔発明が解決しようとする課題〕

従来技術では、格納するデータと一緒にメモリアドレス
がチエツクされる。しがし、ＥＣＣやパリティピットは
一般に１ビツトエラーに効果があるもので、アドレス部
に２ビツト障害が存在していた場合や、データ部、アド
レス部それぞれに障害が存在していた場合などでは、チ
エツクをすりぬけてしまう可能性があり、チエツクの確
実性については少なからず疑問がある。また、ＥＣＣも
しくはパリティの作成回路、チエツク回路など、い（つ
もの複雑な回路が必要である。

さらに、従来技術では、メモリへのライト動作時のアド
レスエラーは検出できない為、アドレス障害が存在した
ままライト動作を行ってしまい、間違えたアドレスへデ
ータを書き込んでしまう可能性がある。この障害が検出
できるのは、該当アドレスへリード動作を行った時で、
しかもデータの比較を行わなければ検出できない。

本発明の目的は、記憶装置におけるメモリアドレス関係
部分のチエツクにおいて、チエツクの確実性と簡単化を
はかるとともに、メモリライト動作時にもアドレスチエ
ツクを行うことで、アドレスエラーの検出、報告を早期
に行い、間違えたアドレスへの書き込みを防止するメモ
リアドレスの障害検出方法を提供することにある。

〔課題を解決するための手段〕

上記目的を達成するために、本発明は、データにアドレ
スを付加して、これをメモリに格納するようにし、メモ
リのアクセス場所を示すアドレスレジスタの値と、メモ
リへの書込みデータ又は読出しデータに組み込まれてい
るアドレスの値とを比較して、アドレスエラーの検出を
行うようにしたものである。

〔作　用〕

アドレスバスおよびアドレスレジスタなどのメモリアド
レスに関する部分の障害は、メモリライト動作、メモリ
リード動作に関係なく、アドレスレジスタのアクセスア
ドレスと書込み／読出しデータ内アドレスの比較によっ
て、アドレスエラーとして確実に検出できるので、アド
レス障害によるプログラム暴走のような重大障害は発生
しない。

また、メモリライト動作時のアドレスエラー検出では、
間違えたアドレスへデータを書き込むことを禁止するこ
とにより、メモリの内容を破壊することがなくなる。

〔実施例〕

以下、本発明の一実施例について図直により詳細に説明
する。

第１図は本発明の一実施例のブロック図である。

本実施例では、記憶装置はマイクロプログラムを格納す
るコントロールストレージ（Ｃ５）を対象としている。

Ｃ８６へ転送されるデータをＣＳデータと呼んでいる。

このＣＳデータの実体は、マイクロプログラム自身であ
る。ＣＳデータのフォーマットを第２図に示す。ＣＳデ
ータは１例えば６バイトで１ワードを構成し、上２バイ
トには対語；するＯＳアドレスを組み入れ、下４バイト
を実データ（マイクロプログラムのオブジェクト）とし
て使用している。

まず、電源投入時など、マイクロプログラムがハードデ
ィスクおよびフロッピーディスクなどの外部記憶装置（
図示せず）から読み出され、Ｃ８６に書き込まれる動作
（ＣＳライト動作）について説明する。ハードディスク
およびフロッピーディスク等の外部記憶装置に書かれて
いるＣＳデータをＣ８６のどこのアドレスに書くかをア
ドレスレジスタ４に、書こうとしているＣＳデータ　（
６バイト）をライト動作制御回路７を介してライトデー
タレジスタ１にセットする。このときのアドレスレジス
タ４に示されるアクセスアドレスと、選択回路３で選択
したライトデータレジスタ１の上２バイト（アドレス部
）の値をアドレス比較回路５で比較し、一致していれば
、ＣＳアドレスチエツクを完了し、そのままＣＳライト
動作を続けて、アドレスレジスタ４の値をデコーダでデ
コードして得られるＣ５６の番地へ、ライトデータレジ
スタ１のＣＳデータ（６バイト）を書き込む。

一方、不一致であれば、ＯＳアドレスエラー検出という
ことで、それ以上のＣＳライト動作をライト動作制御回
路７によって停止し、ＣＳアドレスエラー報告を行う。

これらの手順をＣ５６の最終アドレスまで繰り返すこと
でＣＳライト動作が行われる。

このようにして、従来は検出が困難であったメモリライ
ト動作中のアドレスエラーを検出することができ、間違
えたアドレスへのライト動作が防止できる。このため、
従来のようにＣ８６の内容を破壊することがない。

次に、ハードディスクおよびフロッピーディスクなどの
外部記憶装置（図示せず）へＣＳデータを読み出す動作
（ＣＳリード動作）について説明する。読み出そうとす
るＣＳアドレスをアドレスレジスタ４にセットし、その
値をデコーダ８でデコードして得られるＣ３６の番地か
らＣＳデータ（６バイト）を読み出し、リードデータレ
ジスタ２にセットする。このときのアドレスレジスタ４
に示されるアクセスアドレスと、選択回路３で選択した
リードデータレジスタ３の上２バイト（アドレス部）の
値をアドレス比較回路５で比較し。

一致していれば、ＯＳアドレスチエツクを完了し、リー
ドデータレジスタ２のＣＳデータを外部へ送出する。ま
た、不一致であれば、ＣＳアドレスエラー検出というこ
とで、それ以上のＣＳリード動作を停止し、アドレスエ
ラー報告を行う。これらの手順をＣ８６の最終アドレス
まで繰り返すことでＣＳリード動作が行われる。

以上、実施例ではＣ８を対象としたが、本発明はこれに
限定されるものでないことは云うまでもない。

〔発明の効果〕

以上の説明から明らかな如く、本発明によれば、メモリ
のアドレスチエツクが従来に比べ確実に行え、記憶シス
テム全体の信頼性向上がはかれる。

また、ＥＣ’Ｃやパリティピットを用いないので、チエ
ツク回路の論理が簡単になる。そのため、ゲート数が少
なくてすみ、メモリアクセス時間が縮少できる。さらに
、メモリラスト動作時もアドレスチエツクが行え、間違
ったアトＩノスへ書き込むことを防止することが出来、
メモリを破壊することを防ぐという効果がある。

【図面の簡単な説明】

第１図は本発明の一実施例のブロック図、第２図は転送
データ（ＣＳデータ）のフォーマットを示す図である。 １・・・ライトデータレジスタ、　　２・・・リードデ
ータレジスタ、　　３・・・アドレス選択回路、４・・
・アクセスアドレスレジスタ、　　５・・・アドレス比
較回路、　　６・・・コントロールストレージ（ＣＳ）
、　７・・・ライト動作制御回路、８・・・デコーダ。

Claims (1)

【特許請求の範囲】
1. （１）データ及びアドレスを格納するメモリと、前記メ
   モリのアクセスアドレスを格納するアドレスレジスタを
   有する記憶装置において、前記アドレスレジスタのアク
   セスアドレスと前記メモリへの書込みデータ又は読出し
   データに組み込まれているアドレスとを比較してアドレ
   スエラーの検出を行うことを特徴とするメモリアドレス
   の障害検出方法。