JPH0417535B2 - - Google Patents

Info

Publication number
JPH0417535B2
JPH0417535B2 JP60081511A JP8151185A JPH0417535B2 JP H0417535 B2 JPH0417535 B2 JP H0417535B2 JP 60081511 A JP60081511 A JP 60081511A JP 8151185 A JP8151185 A JP 8151185A JP H0417535 B2 JPH0417535 B2 JP H0417535B2
Authority
JP
Japan
Prior art keywords
word
bit error
memory
error
address
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP60081511A
Other languages
English (en)
Other versions
JPS6120166A (ja
Inventor
Jon Eikeruman Junia Furederitsuku
Miido Raian Fuiritsupu
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JPS6120166A publication Critical patent/JPS6120166A/ja
Publication of JPH0417535B2 publication Critical patent/JPH0417535B2/ja
Granted legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1012—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices using codes or arrangements adapted for a specific type of error
    • G06F11/1024—Identification of the type of error

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Detection And Correction Of Errors (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Description

【発明の詳細な説明】
〔産業上の利用分野〕 本発明はエラー・ビツトを検出することに係
り、更に詳細に説明すれば所与の符号のエラー検
出能力をその符号化ビツトの数を増加することな
く、拡充することに係る。 〔開示の概要〕 本発明は、１エラー訂正／２エラー検出
（SEC／DED）符号を利用したメモリ・システム
において、２ビツト・エラーが検出された各メモ
リ・ワードのアドレスを記録しておき、該アドレ
スと１ビツト・エラーが検出された各メモリ・ワ
ードのアドレスとを比較し、両アドレスの一致を
検出したとき、３ビツト・エラーの警告信号を発
生するとともに、エラー回復手順を開始させるこ
とにより、３ビツト・エラーの誤訂正を回避する
ようにしたものである。 〔従来の技術〕 通常のエラー訂正符号（ECC）論理は、メモ
リから取出されたメモリ・ワード中の１ビツト・
エラーを訂正しうるが、メモリ・ワード中の２ビ
ツト・エラーを訂正することはできない。この
ECC論理は、各メモリ・チツプが各メモリ・ワ
ードに対し１ビツトずつ与えるように配設されて
いる、代表的なメモリ・システムで使用するのに
適している。このようなメモリ・システムでは、
チツプ故障（たとえば、セル故障、ビツト線又は
ワード線故障、或いはチツプ・キル）の型に拘わ
らず、各メモリ・ワードの２以上のビツトがエラ
ーとなることはなく、従つてこれをECC論理に
よつて訂正することができるからである。 処で、前述のような通常のECC論理に簡素な
手段を追加することにより、そのエラー検出及
び／又は訂正能力を拡充することができる。その
１つの例は、IBMテクニカル・デイスクロージ
ヤ・ブレテン（Technical Disclosure Bulletin）
第13巻、第８号、1971年８月発行、第2190頁に記
述されている。この文献に記述されたものでは、
２ビツト・エラーが生じたメモリ・ワードのアド
レスを記録しておき、このようなメモリ・ワード
が読取られるたびに既知のエラー・ビツトを単に
反転させるようにしている。ここでは、２ビツ
ト・エラーを訂正するための複雑な補数化／再補
数化技法は使用されておらず、従つてシステム・
パフオーマンスが強化されている。しかしなが
ら、エラー検出能力は全く拡充されていない。 米国特許第3601798号には、１エラー訂正／２
エラー検出（SEC／DED）符号を利用した補数
化／再補数化技法が記述されている。すなわち、
メモリ・ワード中の２ビツト・エラーが検出され
る場合、このメモリ・ワードを１つのレジスタへ
書込むとともに、このメモリ・ワードを補数化し
たものを元のメモリ位置へ書戻す。次いで、この
補数化メモリ・ワードをメモリから取出し、これ
をレジスタ中の元のメモリ・ワードと比較してエ
ラー・ビツトの位置を識別する。この情報は、元
のメモリ・ワードにおけるエラー・ビツトを補数
化するために利用される。 米国特許第3656107号及び第3685014号には、２
ビツト・エラーの検出及び訂正を行ない且つ３ビ
ツト・エラーの検出を行なうための方法が記述さ
れているが、これらの方法はSEC／DED符号よ
りも多い検査ビツトを必要とする。このことは、
米国特許第3714629号についても同様である。 〔発明が解決しようとする問題点〕 前述の補数化／再補数化技法を利用すると、２
重故障が整列し且つそのうちの少くとも１つが縮
退（固定）故障であることに起因するような、２
ビツト・エラーを訂正することができる。かかる
２ビツト・エラーは訂正可能ではあるが、これを
訂正するには或る処理を行なわねばならない。す
なわち、大型のシステムでは、このような整列が
生じたメモリ・ワードを含むメモリ部分の割振り
を解除しておいて、このメモリ部分を適切な時間
に修復することが必要となる。一方、小型のシス
テムでは、故障を有するエレメントを取替えるま
で、メモリ（従つて、システム）を遮断しなけれ
ばならない。１以上のメモリ・ワードに２ビツ
ト・エラーを生ぜしめるような整列状態にある多
重故障は、許容することができない。というの
は、第３の故障が生じた場合、これが単一故障と
して誤まつて解釈され、かくて誤訂正されたデー
タがユーザのフアイルへ挿入されることがあるか
らである。 一方、整列状態にある２ビツト・エラーは、３
ビツト・エラーの発生が検出可能である場合にの
み、これを修復することなく放置することができ
るので、これにより保守コストが減少し且つシス
テムの可用性が増大する。この場合の問題は、
SEC／DED符号が任意の３ビツト・エラーを誤
訂正する、すなわちメモリ・ワード中の１ビツ
ト・エラーを誤まつて指手する蓋然性が大きい、
ということである。 本発明はこのような問題を解決するために創案
されたもので、SEC／DED符号を利用するにも
拘わらず、３ビツト・エラーの検出が可能なメモ
リ・システムを提供することを目的としている。 〔問題点を解決するための手段〕 本発明によれば、SEC／DED符号及び補数
化／再補数化論理を使用し、２重故障に遭遇する
たびにそのメモリ・アドレスを通知することによ
つて、２重故障のマツプ（デイレクトリ）が確立
される。また、SEC／DED符号によつて明白な
１ビツト・エラーが検出されるたびにこのマツプ
を検査することにより、SEC／DED符号のエラ
ー検出能力を３重故障の検出まで拡充することが
できる。もしマツプによつて指示された２ビツ
ト・エラー位置で明白な１ビツト・エラーが生ず
るならば、３ビツト・エラーが通知され、そして
補数化／再補数化論理及びECC論理を使用して
この３ビツト・エラーを訂正することができるか
否かを決定するために追加の論理が使用される。 〔実施例〕 図面を参照するに、ステツプ１でメモリ（図示
せず）からワードを取出すたびに、このワードは
ステツプ２で周知のECC論理によつてテストさ
れる。このテストの結果、ゼロ・シンドローム
（取出されたワードが正しいことを指示）、無効な
偶数シンドローム（２ビツト・エラー又はそれよ
り多い偶数ビツト・エラーを指示）又は奇数シン
ドロームのいずれかが得られる。奇数シンドロー
ムは、有効であるか（取出されたワード中の訂正
可能な１ビツト・エラーであると信じられるもの
を指示）又は無効であるか（ワード中に存在しな
い位置を指示）のいずれかである。偶数シンドロ
ーム及び無効な奇数シンドロームは訂正動作を伴
なわないから、これらのシンドロームはステツプ
３で補数化／再補数化（Ｃ／RC）手順を呼出す。
この補数化／再補数化手順は、取出されたワード
中のすべてのビツトを反転（補数化）し、該反転
したワードをメモリ中の元のアドレスに書戻し、
これを再びメモリから取出し、そのすべてのビツ
トを再び反転（再補数化）するとともに、該再反
転したワードをステツプ４でECC論理によつて
テストする。発見された縮退故障（正しい状態が
縮退状態と反対であるようなもの）はこの手順に
よつて除去されるが、隠れた縮退故障及び間欠故
障は再補数化ワード中のエラーとして顕在化して
くる。再補数化ワードをECC論理でテストする
と、ゼロ・シンドローム（再補数化ワードが正し
いことを指示）、有効な奇数シンドローム（再補
数化ワードが訂正可能な１ビツト・エラーを含む
ことを指示）、或いは無効な偶数又は奇数シンド
ローム（再補数化ワードが正しくないことを指
示）のいずれかが得られる。この最後の場合に
は、エラー・ビツトは回復不能である。 前述の説明は図面の右上部に関連するものであ
り、そこに表記された事例Ａ、Ｃ、Ｅ、Ｆ、Ｈ、
Ｊ、Ｌ、Ｍ、Ｒ、Ｓ及びＵは下記の表に示されて
いる。前述の説明は、従来技術に関連するもので
ある。 図面の左側は、取出シンドロームが有効である
が正しくない可能性が存在する場合に、本発明に
従つて取られる複数の追加ステツプを示してい
る。もし、ステツプ５において、複数の縮退故障
を含むことが知られているか又はその疑いがある
アドレスからワードが到来するならば、ステツプ
６においてこのワードを訂正するために有効な取
出シンドロームが使用され、その結果がＸとして
保存される。次いで、ステツプ７で補数化／再補
数化（Ｃ／RC）手順が呼出され、そしてステツ
プ８で再補数化されたワードがECC論理によつ
てテストされる。もし補数化／再補数化シンドロ
ームがゼロであれば、再補数化ワードは正しいワ
ードである。もし補数化／再補数化シンドローム
が偶数シンドローム又は無効な奇数シンドローム
であれば、Ｘが正しいワードである。もし補数
化／再補数化シンドロームが有効であれば、ステ
ツプ９で再補数化ワードの訂正が行なわれ、その
結果がＸと比較される。もし、ステツプ10で、両
ワードが等しければ、Ｘと訂正済みの再補数化ワ
ードは両者ともに正しい。もしこれらのワードが
等しくなければ、その一方が正しい。但し、追加
の情報が与えられない限り、どちらのワードが正
しいかを決定することはできず、従つてこのエラ
ーは回復不能である。 以下の表は、２重の縮退（固定）故障が修復さ
れないままに放置され且つ３重故障が修復される
という仮定の下で、発生することが予想される３
重の縮退故障までのすべての組合せを示したもの
である。各事例には記号が付されており、これに
より図面中の出口点との関係が明らかにされてい
る。
【表】
〔発明の効果〕
以上詳述したように、本発明によれば、１エラ
ー訂正／２エラー検出符号を使用するにも拘わら
ず、３ビツト・エラーを検出することができるの
で、実用的には極めて有利である。
【図面の簡単な説明】
図面は本発明の３ビツト・エラー検出方法を示
す論理流れ図である。

Claims (1)

  1. 【特許請求の範囲】 １ エラー訂正及び２エラー検出符号を利用する
    メモリ・システムにおいて、 前に２ビツト・エラーが検出されたアドレスを
    記憶しておき、 メモリから取出したメモリ・ワードのシンドロ
    ームを検査し、 前記シンドロームが１ビツト・エラーの発生を
    示していると、前記メモリ・ワードのアドレスを
    前記２ビツト・エラーが検出されたアドレスと比
    較し、 前記比較の結果が一致であれば、前記メモリ・
    ワードに３ビツト・エラーが生じているものとし
    てエラー回復手順を開始する、 メモリ・システムのエラー検出方法。
JP60081511A 1984-06-29 1985-04-18 メモリ・システムのエラー検出方法 Granted JPS6120166A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US626275 1984-06-29
US06/626,275 US4604751A (en) 1984-06-29 1984-06-29 Error logging memory system for avoiding miscorrection of triple errors

Publications (2)

Publication Number Publication Date
JPS6120166A JPS6120166A (ja) 1986-01-28
JPH0417535B2 true JPH0417535B2 (ja) 1992-03-26

Family

ID=24509703

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60081511A Granted JPS6120166A (ja) 1984-06-29 1985-04-18 メモリ・システムのエラー検出方法

Country Status (4)

Country Link
US (1) US4604751A (ja)
EP (1) EP0166217B1 (ja)
JP (1) JPS6120166A (ja)
DE (1) DE3584859D1 (ja)

Families Citing this family (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6134793A (ja) * 1984-07-27 1986-02-19 Hitachi Ltd ダイナミツクメモリ装置における診断及びエラ−訂正装置
DE3482509D1 (de) * 1984-12-28 1990-07-19 Ibm Geraet zum korrigieren von fehlern in speichern.
DE3882223T2 (de) * 1988-04-29 1994-01-27 Ibm Ausgebreitete Fehlerkorrekturvorrichtung mit Einzel-Paket-Fehlerkorrektur und Doppel-Paket-Fehlerdetektionscoden.
US4964130A (en) * 1988-12-21 1990-10-16 Bull Hn Information Systems Inc. System for determining status of errors in a memory subsystem
US5014273A (en) * 1989-01-27 1991-05-07 Digital Equipment Corporation Bad data algorithm
US5274646A (en) * 1991-04-17 1993-12-28 International Business Machines Corporation Excessive error correction control
US5456542A (en) * 1991-10-22 1995-10-10 Apple Computer, Inc. Adjustable data entry keyboard
US5751744A (en) * 1993-02-01 1998-05-12 Advanced Micro Devices, Inc. Error detection and correction circuit
US6370668B1 (en) * 1999-07-23 2002-04-09 Rambus Inc High speed memory system capable of selectively operating in non-chip-kill and chip-kill modes
US7051264B2 (en) * 2001-11-14 2006-05-23 Monolithic System Technology, Inc. Error correcting memory and method of operating same
US20030163769A1 (en) * 2002-02-27 2003-08-28 Sun Microsystems, Inc. Memory module including an error detection mechanism for address and control signals
US6941493B2 (en) * 2002-02-27 2005-09-06 Sun Microsystems, Inc. Memory subsystem including an error detection mechanism for address and control signals
US6981079B2 (en) 2002-03-21 2005-12-27 International Business Machines Corporation Critical datapath error handling in a multiprocessor architecture
US20030191978A1 (en) * 2002-04-04 2003-10-09 International Business Machines Corporation Multiple fault location in a series of devices
US6920587B2 (en) * 2002-04-25 2005-07-19 International Business Machines Corporation Handling multiple operating system capabilities in a logical partition data processing system
US6996766B2 (en) * 2002-06-28 2006-02-07 Sun Microsystems, Inc. Error detection/correction code which detects and corrects a first failing component and optionally a second failing component
US6973613B2 (en) * 2002-06-28 2005-12-06 Sun Microsystems, Inc. Error detection/correction code which detects and corrects component failure and which provides single bit error correction subsequent to component failure
US6976194B2 (en) * 2002-06-28 2005-12-13 Sun Microsystems, Inc. Memory/Transmission medium failure handling controller and method
US6996686B2 (en) * 2002-12-23 2006-02-07 Sun Microsystems, Inc. Memory subsystem including memory modules having multiple banks
US7779285B2 (en) * 2003-02-18 2010-08-17 Oracle America, Inc. Memory system including independent isolated power for each memory module
US7069494B2 (en) * 2003-04-17 2006-06-27 International Business Machines Corporation Application of special ECC matrix for solving stuck bit faults in an ECC protected mechanism
US7530008B2 (en) 2003-08-08 2009-05-05 Sun Microsystems, Inc. Scalable-chip-correct ECC scheme
US7188296B1 (en) 2003-10-30 2007-03-06 Sun Microsystems, Inc. ECC for component failures using Galois fields
US8302111B2 (en) 2003-11-24 2012-10-30 Time Warner Cable Inc. Methods and apparatus for hardware registration in a network device
US7266726B1 (en) 2003-11-24 2007-09-04 Time Warner Cable Inc. Methods and apparatus for event logging in an information network
US9213538B1 (en) 2004-02-06 2015-12-15 Time Warner Cable Enterprises Llc Methods and apparatus for display element management in an information network
US8078669B2 (en) 2004-02-18 2011-12-13 Time Warner Cable Inc. Media extension apparatus and methods for use in an information network
US7437653B2 (en) * 2004-12-22 2008-10-14 Sandisk Corporation Erased sector detection mechanisms
DE102005040917A1 (de) * 2005-08-30 2007-03-08 Robert Bosch Gmbh Datenverarbeitungssystem und Betriebsverfahren dafür
US8370818B2 (en) 2006-12-02 2013-02-05 Time Warner Cable Inc. Methods and apparatus for analyzing software interface usage
CN104658608B (zh) * 2013-11-22 2018-03-06 华为技术有限公司 存储设备的写入方法及写入装置
US10296405B2 (en) * 2016-07-05 2019-05-21 SK Hynix Inc. Nonvolatile memory system and error determination method thereof
RU2637426C1 (ru) * 2016-11-10 2017-12-04 Межрегиональное общественное учреждение "Институт инженерной физики" Устройство хранения и передачи данных с обнаружением ошибок
US11716558B2 (en) 2018-04-16 2023-08-01 Charter Communications Operating, Llc Apparatus and methods for integrated high-capacity data and wireless network services
US11129213B2 (en) 2018-10-12 2021-09-21 Charter Communications Operating, Llc Apparatus and methods for cell identification in wireless networks
US11129171B2 (en) 2019-02-27 2021-09-21 Charter Communications Operating, Llc Methods and apparatus for wireless signal maximization and management in a quasi-licensed wireless system
US11026205B2 (en) 2019-10-23 2021-06-01 Charter Communications Operating, Llc Methods and apparatus for device registration in a quasi-licensed wireless system
KR20210132784A (ko) 2020-04-27 2021-11-05 삼성전자주식회사 메모리 장치 및 메모리 장치로부터 데이터를 읽는 방법

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5371543A (en) * 1976-12-07 1978-06-26 Org Europeene De Rech Device for correcting error of information word

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3402390A (en) * 1965-03-01 1968-09-17 Motorola Inc System for encoding and decoding information which provides correction of random double bit and triple bit errors
US3504340A (en) * 1967-05-08 1970-03-31 Ibm Triple error correction circuit
US3622982A (en) * 1969-02-28 1971-11-23 Ibm Method and apparatus for triple error correction
US3601798A (en) * 1970-02-03 1971-08-24 Ibm Error correcting and detecting systems
US3685014A (en) * 1970-10-09 1972-08-15 Ibm Automatic double error detection and correction device
US3656107A (en) * 1970-10-23 1972-04-11 Ibm Automatic double error detection and correction apparatus
US3714629A (en) * 1971-06-01 1973-01-30 Ibm Double error correcting method and system
US4030067A (en) * 1975-12-29 1977-06-14 Honeywell Information Systems, Inc. Table lookup direct decoder for double-error correcting (DEC) BCH codes using a pair of syndromes
US4117458A (en) * 1977-03-04 1978-09-26 Grumman Aerospace Corporation High speed double error correction plus triple error detection system
US4174537A (en) * 1977-04-04 1979-11-13 Burroughs Corporation Time-shared, multi-phase memory accessing system having automatically updatable error logging means
US4371949A (en) * 1977-05-31 1983-02-01 Burroughs Corporation Time-shared, multi-phase memory accessing system having automatically updatable error logging means
US4139148A (en) * 1977-08-25 1979-02-13 Sperry Rand Corporation Double bit error correction using single bit error correction, double bit error detection logic and syndrome bit memory
US4163147A (en) * 1978-01-20 1979-07-31 Sperry Rand Corporation Double bit error correction using double bit complementing
US4506362A (en) * 1978-12-22 1985-03-19 Gould Inc. Systematic memory error detection and correction apparatus and method
JPS592057B2 (ja) * 1979-02-07 1984-01-17 株式会社日立製作所 エラ−訂正・検出方式
US4251863A (en) * 1979-03-15 1981-02-17 Sperry Corporation Apparatus for correction of memory errors
US4334307A (en) * 1979-12-28 1982-06-08 Honeywell Information Systems Inc. Data processing system with self testing and configuration mapping capability
US4371930A (en) * 1980-06-03 1983-02-01 Burroughs Corporation Apparatus for detecting, correcting and logging single bit memory read errors
US4319901A (en) * 1980-12-10 1982-03-16 Owens-Corning Fiberglas Corporation Electro-optic fiber monitor
US4535455A (en) * 1983-03-11 1985-08-13 At&T Bell Laboratories Correction and monitoring of transient errors in a memory system

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5371543A (en) * 1976-12-07 1978-06-26 Org Europeene De Rech Device for correcting error of information word

Also Published As

Publication number Publication date
EP0166217A3 (en) 1988-08-10
DE3584859D1 (de) 1992-01-23
EP0166217A2 (en) 1986-01-02
JPS6120166A (ja) 1986-01-28
US4604751A (en) 1986-08-05
EP0166217B1 (en) 1991-12-11

Similar Documents

Publication Publication Date Title
JPH0417535B2 (ja)
US4661955A (en) Extended error correction for package error correction codes
KR920005297B1 (ko) 고장 방지 컴퓨터 메모리 시스템
US7900100B2 (en) Uncorrectable error detection utilizing complementary test patterns
US4964130A (en) System for determining status of errors in a memory subsystem
JP3325914B2 (ja) データ用誤り訂正検出方法及びコンピュータ・メモリ用 誤り検出回路
US4319357A (en) Double error correction using single error correcting code
US4740968A (en) ECC circuit failure detector/quick word verifier
US4817095A (en) Byte write error code method and apparatus
JPS6061837A (ja) エラ−訂正装置
EP0339166B1 (en) Extended errors correcting device having single package error correcting and double package error detecting codes
JPS592057B2 (ja) エラ−訂正・検出方式
US4926426A (en) Error correction check during write cycles
JP2519286B2 (ja) アドレス・ライン・テスト方法
JPH03248251A (ja) 情報処理装置
US6675341B1 (en) Extended error correction for SEC-DED codes with package error detection ability
US6463563B1 (en) Single symbol correction double symbol detection code employing a modular H-matrix
KR920010972B1 (ko) 고장 방지 컴퓨터 메모리 시스템
JPH05216771A (ja) データ処理装置内の重要データの回復可能性を保証する方法と装置
TW202246979A (zh) 用於具有內建的錯誤校正和偵測的記憶體的錯誤率
JPS6327940A (ja) 記憶制御装置
JPS6010661B2 (ja) 誤り検査方式
JPS62221756A (ja) 記憶装置
JPH04106628A (ja) メモリエラー検出方式
JPS6224343A (ja) 交替メモリ回路診断方式