JPS60239840A - 擬似障害発生装置 - Google Patents
擬似障害発生装置Info
- Publication number
- JPS60239840A JPS60239840A JP59097029A JP9702984A JPS60239840A JP S60239840 A JPS60239840 A JP S60239840A JP 59097029 A JP59097029 A JP 59097029A JP 9702984 A JP9702984 A JP 9702984A JP S60239840 A JPS60239840 A JP S60239840A
- Authority
- JP
- Japan
- Prior art keywords
- pseudo
- address
- fault
- main memory
- failure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
- G06F11/2205—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested
- G06F11/2215—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested to test error correction or detection circuits
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔技術分野〕
本発明は主記憶アクセス制御装置において擬似障害を発
生させる擬似障害発生装置に関する。
生させる擬似障害発生装置に関する。
従来、擬似障害を発生する方法としては、外部からラン
ダムにエラーを植付ける、つまクー。パッケージとパッ
ケージをつなぐコネクタのビンを手ではずしてエラーを
発生させる方法が考えられているが、これではある一定
の条件下でしか擬似障害を発生させることができず、し
かもうまくいかなかった場合に再現できず、障害処理方
法のチェックな十分できないという欠点があった。
ダムにエラーを植付ける、つまクー。パッケージとパッ
ケージをつなぐコネクタのビンを手ではずしてエラーを
発生させる方法が考えられているが、これではある一定
の条件下でしか擬似障害を発生させることができず、し
かもうまくいかなかった場合に再現できず、障害処理方
法のチェックな十分できないという欠点があった。
したがって、本発明の目的は、主記憶の任意のアドレス
なアクセスするときに擬似障害を発生することができる
擬似障害発生装置を提供することにある。
なアクセスするときに擬似障害を発生することができる
擬似障害発生装置を提供することにある。
本発明の擬似障害発生装置は、擬似障害を発生させる主
記憶のアドレスを保持する擬似障害アドレスレジスタと
、この擬似障害アドレスレジスタに主記憶のアドレスを
設定する擬似障害アドレス設定手段と、擬似障害アドレ
スレジスタに保持されている主記憶のアドレスと主記憶
をアクセスするアドレスの一致を検出する一致回路と、
この−数回路のアドレスの一致が検出されたときの出力
により主記憶アクセス要求元に障害情報を通知する障害
情報通知手段と？有する。
記憶のアドレスを保持する擬似障害アドレスレジスタと
、この擬似障害アドレスレジスタに主記憶のアドレスを
設定する擬似障害アドレス設定手段と、擬似障害アドレ
スレジスタに保持されている主記憶のアドレスと主記憶
をアクセスするアドレスの一致を検出する一致回路と、
この−数回路のアドレスの一致が検出されたときの出力
により主記憶アクセス要求元に障害情報を通知する障害
情報通知手段と？有する。
以下、図面を参照しながら本発明の詳細な説明する。第
１図は本発明の擬似障害発生装置な有する情報処理装置
のブロック図で、主記憶装置１、主記憶アクセス制御装
置２、中央処理装置３、入出力処理装置４からなる。第
２図は、第１図の主記憶アクセス制御装置２に設けられ
た本発明の一実施例に係る擬似障害発生装置のブロック
図である。
１図は本発明の擬似障害発生装置な有する情報処理装置
のブロック図で、主記憶装置１、主記憶アクセス制御装
置２、中央処理装置３、入出力処理装置４からなる。第
２図は、第１図の主記憶アクセス制御装置２に設けられ
た本発明の一実施例に係る擬似障害発生装置のブロック
図である。
本実施例の擬似障害発生装置は、中央処理装置６からの
信号線２０４または入出力処理装置４からの信号線２０
５により設定された主記憶装置１をアクセスする主記憶
アクセスアドレス１０５な保持する主記憶アクセスアド
レスレジスタ１０と、擬似障害を発生させる主記憶装置
１のアドレス（擬似障害アドレス）１０６を保持する擬
似障害アドレスレジスタ１１と、この擬似障害アドレス
レジスタ１１にアドレスを設定する手段であるソフト命
令からのアドレス設定パス１０１、サービスプロセッサ
からの設定パス１０２、保守盤からの設定パス１０６、
主記憶アクセスアドレス１０５と擬似障害アドレス１０
６の一致を検出して信号線１０７を有効にする一致回路
１２と、中央処理装置６から信号線２００または入出力
処理装置４から信号線２０１により主記憶アクセス要求
が送出され、かつ信号線１０７が有効になると主記憶ア
クセス要求元（中央処理装置６または入出力処理装置４
）に信号線２０２または２０６を通じてリプライし、信
号線２０６により障害情報を通知する主記憶アクセス要
求処理ブロック１５からなる。
信号線２０４または入出力処理装置４からの信号線２０
５により設定された主記憶装置１をアクセスする主記憶
アクセスアドレス１０５な保持する主記憶アクセスアド
レスレジスタ１０と、擬似障害を発生させる主記憶装置
１のアドレス（擬似障害アドレス）１０６を保持する擬
似障害アドレスレジスタ１１と、この擬似障害アドレス
レジスタ１１にアドレスを設定する手段であるソフト命
令からのアドレス設定パス１０１、サービスプロセッサ
からの設定パス１０２、保守盤からの設定パス１０６、
主記憶アクセスアドレス１０５と擬似障害アドレス１０
６の一致を検出して信号線１０７を有効にする一致回路
１２と、中央処理装置６から信号線２００または入出力
処理装置４から信号線２０１により主記憶アクセス要求
が送出され、かつ信号線１０７が有効になると主記憶ア
クセス要求元（中央処理装置６または入出力処理装置４
）に信号線２０２または２０６を通じてリプライし、信
号線２０６により障害情報を通知する主記憶アクセス要
求処理ブロック１５からなる。
次に、本実施例の擬似障害発生装置の動作について説明
する。まず、擬似障害アドレスレジスタ１１に、ソフト
命令からのアドレス設定パス１０１、サービスプロセッ
サからの設定パス１０２、保守盤からの設定パス１０６
のいずれかから主記憶アドレス１０６が設定される。こ
の状態で中央処理装置６または入出力処理装置４から信
号線２００または２０１で主記憶アクセス要求が送出さ
れるとともに信号線２０４または２０５で主記憶アクツ
ク１５では優先順位に従い要求な受付け、主記憶アクセ
スアドレスレジスタ１０にアドレス１０５が取込まれる
。−数回路１２でアドレス１０５とアドレス１０６の一
致が検出されると信号線１０７が有効となり主記憶アク
セス要求処理ブロック１５に通知され、主記憶アクセス
要求元にリプライが信号線２０２または２０３を通じて
通知されるとともに信号線２０６により障害情報を通知
する。
する。まず、擬似障害アドレスレジスタ１１に、ソフト
命令からのアドレス設定パス１０１、サービスプロセッ
サからの設定パス１０２、保守盤からの設定パス１０６
のいずれかから主記憶アドレス１０６が設定される。こ
の状態で中央処理装置６または入出力処理装置４から信
号線２００または２０１で主記憶アクセス要求が送出さ
れるとともに信号線２０４または２０５で主記憶アクツ
ク１５では優先順位に従い要求な受付け、主記憶アクセ
スアドレスレジスタ１０にアドレス１０５が取込まれる
。−数回路１２でアドレス１０５とアドレス１０６の一
致が検出されると信号線１０７が有効となり主記憶アク
セス要求処理ブロック１５に通知され、主記憶アクセス
要求元にリプライが信号線２０２または２０３を通じて
通知されるとともに信号線２０６により障害情報を通知
する。
第６図は、主記憶アクセス要求処理ブロック１５内の擬
似障害発生回路の実施例の回路図で、−数回路１２の信
号線１０７が有効になると、微分パルス２００を発生す
る微分回路２０と、信号線２０２で任意の擬似障害発生
回数が設定されるカウンタ２４と、カウンタ２４に擬似
障害発生回数が設定されると信号線２０１でセットされ
る擬似障害有効表示フリップフロップ２２と、微分回路
２０の微分パルス２００と擬似障害有効表示フリップフ
ロップ２２の出力２０３の論理積をとるアンドゲート２
１と、アンドゲート２゛１の出力２０４によりセットさ
れるフリップフロップ２６、フリップフロップ２６の出
力２０６で起動されて障害処理がなされ、主記憶アクセ
ス要求元に障害情報を通知する障害処理ブロック２５か
らなる。なお、カウンタ２４はアンドゲート２１の出力
２０４によりダウンカウントされ、アンダーフローする
と信号線２０５が有効となってフリップフロップ２２を
リセットする。
似障害発生回路の実施例の回路図で、−数回路１２の信
号線１０７が有効になると、微分パルス２００を発生す
る微分回路２０と、信号線２０２で任意の擬似障害発生
回数が設定されるカウンタ２４と、カウンタ２４に擬似
障害発生回数が設定されると信号線２０１でセットされ
る擬似障害有効表示フリップフロップ２２と、微分回路
２０の微分パルス２００と擬似障害有効表示フリップフ
ロップ２２の出力２０３の論理積をとるアンドゲート２
１と、アンドゲート２゛１の出力２０４によりセットさ
れるフリップフロップ２６、フリップフロップ２６の出
力２０６で起動されて障害処理がなされ、主記憶アクセ
ス要求元に障害情報を通知する障害処理ブロック２５か
らなる。なお、カウンタ２４はアンドゲート２１の出力
２０４によりダウンカウントされ、アンダーフローする
と信号線２０５が有効となってフリップフロップ２２を
リセットする。
第４図は、擬似障害発生回路の他の実施例の回路図で、
第６図の回路図においてカウンタ２４を除いて、フリッ
プフロップ６０とアンドゲート６１を付加したものであ
る。信号線２０１，２１３を有効にして、フリップフロ
ップ２２をセットするとともにフリップフロップ６０を
リセットすることにより間欠擬似障害モードがセットさ
れ、信号線２０１．２１０を有効にしてソリツブフロッ
プ２２．３０をセットすることに上り固定擬似障害モー
ドがセットされる。一致回路１２の信号線１０７が有効
になると微分回路２０で微分がとられ、アンドゲート２
１が有効となりフリップフロッグ２６がセットされると
ともに間欠擬似障害モードであればフリップフロップ２
２がリセットされる。フリップフロップ２６の出力２０
６により第６図のときと同様に障害処理ブロック２５が
起動されて障害処理が行なわれ、主記憶アクセス要求元
に障害情報が通知される。固定擬似障害モードのときは
、フリップフロップ２２がいつまでもリセットされない
ので、何回も擬似障害が発生する。
第６図の回路図においてカウンタ２４を除いて、フリッ
プフロップ６０とアンドゲート６１を付加したものであ
る。信号線２０１，２１３を有効にして、フリップフロ
ップ２２をセットするとともにフリップフロップ６０を
リセットすることにより間欠擬似障害モードがセットさ
れ、信号線２０１．２１０を有効にしてソリツブフロッ
プ２２．３０をセットすることに上り固定擬似障害モー
ドがセットされる。一致回路１２の信号線１０７が有効
になると微分回路２０で微分がとられ、アンドゲート２
１が有効となりフリップフロッグ２６がセットされると
ともに間欠擬似障害モードであればフリップフロップ２
２がリセットされる。フリップフロップ２６の出力２０
６により第６図のときと同様に障害処理ブロック２５が
起動されて障害処理が行なわれ、主記憶アクセス要求元
に障害情報が通知される。固定擬似障害モードのときは
、フリップフロップ２２がいつまでもリセットされない
ので、何回も擬似障害が発生する。
本発明によれば、主記憶の任意のアドレスをアクセスす
るときに擬似障害を発生させ、かつ再現することができ
る。
るときに擬似障害を発生させ、かつ再現することができ
る。
第１図は本発明の擬似障害発生装置４：有する情報処理
装隨のブロック図、第２図は本発明の一実施例に係る擬
似障害発生装置のブロック図、第６図および第４図は第
２図の擬似障害発生回路の実施例の回路図である。 １０−°°主記憶アクセスアドレスレジスタ、１１・・
・擬似障害アドレスレジスタ、１２９１．一致回路、 １４・・・主記憶アクセス要求処理ブロック、２０・・
・微分回路、 ２１．３１・・・アンドゲート、 ２２．２３．３０・・・ソリツブフロップ、２４・・・
カウンタ、 ２５、・・障害処理ブロック。 代理人 内 原 晋、゛（ ： 、／ 第 １ 図 第 ２ 図
装隨のブロック図、第２図は本発明の一実施例に係る擬
似障害発生装置のブロック図、第６図および第４図は第
２図の擬似障害発生回路の実施例の回路図である。 １０−°°主記憶アクセスアドレスレジスタ、１１・・
・擬似障害アドレスレジスタ、１２９１．一致回路、 １４・・・主記憶アクセス要求処理ブロック、２０・・
・微分回路、 ２１．３１・・・アンドゲート、 ２２．２３．３０・・・ソリツブフロップ、２４・・・
カウンタ、 ２５、・・障害処理ブロック。 代理人 内 原 晋、゛（ ： 、／ 第 １ 図 第 ２ 図
Claims (1)
- 【特許請求の範囲】 １、主記憶アクセス制御装置において、擬似障害を発生
させる主記憶のアドレスを保持する擬似障害アドレスレ
ジスタと、この擬似障害アドレスレジスタに主記憶のア
ドレスを設定する擬似障害アドレス設定手段と、擬似障
害アドレスレジスタに保持されている主記憶のアドレス
と主記憶をアクセスするアドレスの一致を検出する一致
回路と、この一致回路のアドレスの一致が検出されたと
きの出力により主記憶アクセス要求元に障害情報を通知
する障害情報通知手段とを有することを特徴とする擬似
障害発生装置。 ２、擬似障害アドレス設定手段がソフト命令である特許
請求の範囲第１項記載の擬似障害発生装置０ ３、擬似障害アドレス設定手段がサービスプロセッサで
ある特許請求の範囲第１項記載の擬似障害発生装置。 ４、擬似障害アドレス設定手段が保守盤である特許請求
の範囲第１項記載の擬似障害発生装置。 ５、障害情報通知手段が、一致回路の出力により固定的
に障害情報を通知するモードと１回だけ障害情報を通知
するモードとを切替える切替手段を有する特許請求の範
囲第１項ないし第４項のいずれかζ二記載の擬似障害発
生装置。 ６６ 障害情報通知手段が、一致回路の出力により複数
回、障害情報を通知する手段を有する特許請求の範囲第
１項ないし第４項のいずれかに記載の擬似障害発生装置
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59097029A JPS60239840A (ja) | 1984-05-15 | 1984-05-15 | 擬似障害発生装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59097029A JPS60239840A (ja) | 1984-05-15 | 1984-05-15 | 擬似障害発生装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60239840A true JPS60239840A (ja) | 1985-11-28 |
Family
ID=14181026
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59097029A Pending JPS60239840A (ja) | 1984-05-15 | 1984-05-15 | 擬似障害発生装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60239840A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6482140A (en) * | 1987-09-24 | 1989-03-28 | Shikoku Nippon Denki Software | Pseudo fault generating system |
| US11786930B2 (en) | 2016-12-13 | 2023-10-17 | Hzo, Inc. | Protective coating |
-
1984
- 1984-05-15 JP JP59097029A patent/JPS60239840A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6482140A (en) * | 1987-09-24 | 1989-03-28 | Shikoku Nippon Denki Software | Pseudo fault generating system |
| US11786930B2 (en) | 2016-12-13 | 2023-10-17 | Hzo, Inc. | Protective coating |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6604161B1 (en) | Translation of PCI level interrupts into packet based messages for edge event drive microprocessors | |
| JPS60239840A (ja) | 擬似障害発生装置 | |
| US10565076B2 (en) | Device for supervising and initializing ports | |
| JPS60239838A (ja) | 擬似障害発生装置 | |
| JPH03132829A (ja) | パリテイ検査システム | |
| JPH064301A (ja) | 時分割割込制御方式 | |
| JPH06309185A (ja) | 情報処理装置 | |
| JPS60239839A (ja) | 擬似障害発生装置 | |
| JPS6322342B2 (ja) | ||
| JPH02230356A (ja) | 情報処理装置のバス拡張装置 | |
| JPS6260035A (ja) | 擬似障害発生方式 | |
| JPH0496167A (ja) | マルチプロセッサシステムの割込み方式 | |
| JP2988139B2 (ja) | 割込み制御装置 | |
| JPS6010343B2 (ja) | 情報処理系の制御方式 | |
| JPS6042496B2 (ja) | パリテイエラ−処理方式 | |
| JPS63193248A (ja) | 擬似障害発生回路 | |
| JPS58107932A (ja) | 共通バス障害チエツク方式 | |
| JPH0273447A (ja) | ローカルｃｐｕのログオン方法 | |
| JPH02113648A (ja) | エラー情報格納装置 | |
| JPS59106057A (ja) | アドレス・ストツプ方式 | |
| JPS62105242A (ja) | 情報処理装置 | |
| JPH04367955A (ja) | メモリ保護方式 | |
| JPH04123439U (ja) | パリテイデバツグ回路 | |
| JPS59221131A (ja) | デ−タ伝送ステ−シヨン | |
| JPH113310A (ja) | ダイレクトメモリアクセスリクエスト制御装置 |